JP6226788B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP6226788B2 JP6226788B2 JP2014057971A JP2014057971A JP6226788B2 JP 6226788 B2 JP6226788 B2 JP 6226788B2 JP 2014057971 A JP2014057971 A JP 2014057971A JP 2014057971 A JP2014057971 A JP 2014057971A JP 6226788 B2 JP6226788 B2 JP 6226788B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- film
- memory device
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000003860 storage Methods 0.000 claims description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 81
- 239000000758 substrate Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Description
本発明の実施形態は、不揮発性半導体記憶装置及びその製造方法に関する。
３次元構造の不揮発性半導体記憶装置がある。例えば、電極膜と絶縁膜とが交互に複数積層された積層体に貫通ホールが形成され、その貫通ホールの側壁に電荷蓄積層を介してチャネルとなる半導体ピラーが設けられる。このような不揮発性半導体記憶装置においては、さらに特性のばらつきを抑制することが望まれる。
本発明の実施形態は、特性のばらつきを抑制した不揮発性半導体記憶装置及びその製造方法を提供する。
本発明の実施形態によれば、配線層と、積層体と、絶縁層と、半導体ピラーと、芯部絶縁膜と、電荷蓄積層と、第１導電部と、を含む不揮発性半導体記憶装置が提供される。前記積層体は、第１方向において前記配線層と離間し、メモリ部と選択ゲートとを含む。前記メモリ部は、前記第１方向に交互に積層された複数の電極膜と複数の電極間絶縁膜とを含む。前記選択ゲートは、前記メモリ部と前記配線層との間に設けられる。前記絶縁層は、前記配線層と前記積層体との間に設けられる。前記半導体ピラーは、前記第１方向に前記積層体を貫通する。前記芯部絶縁膜は、前記半導体ピラーの内側に設けられる。前記電荷蓄積層は、前記複数の電極膜のそれぞれと前記半導体ピラーとの間に設けられる。前記第１導電部は、前記半導体ピラーと前記配線層とを接続する。前記絶縁層は、第１部分と、前記第１部分と前記積層体との間に設けられた第２部分と、を含む。前記半導体ピラー、前記芯部絶縁膜及び前記第１導電部は、前記積層体及び前記絶縁層を前記第１方向において貫通する貫通ホールに設けられる。前記第１部分における前記貫通ホールの内径は、前記第２部分における前記貫通ホールの内径よりも大きい。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
図２は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的斜視図である。
なお、図２においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図１は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
図２は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的斜視図である。
なお、図２においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
まず、図１及び図２を用いて、本実施形態に係る不揮発性半導体記憶装置の概要の一例を説明する。
本実施形態に係る不揮発性半導体記憶装置１１０は、３次元積層型のフラッシュメモリであり、不揮発性半導体記憶装置１１０においては、セルトランジスタが３次元マトリクス状に配列される。また、各セルトランジスタには電荷蓄積層が設けられており、この電荷蓄積層に電荷を蓄積させることにより、各セルトランジスタがデータを記憶するメモリセルとして機能する。
本実施形態に係る不揮発性半導体記憶装置１１０は、３次元積層型のフラッシュメモリであり、不揮発性半導体記憶装置１１０においては、セルトランジスタが３次元マトリクス状に配列される。また、各セルトランジスタには電荷蓄積層が設けられており、この電荷蓄積層に電荷を蓄積させることにより、各セルトランジスタがデータを記憶するメモリセルとして機能する。
図１に表したように、不揮発性半導体記憶装置１１０は、積層体ＭＬと、絶縁層１６と、配線層２１と、半導体ピラーＳＰと、電荷蓄積層６３と、第１導電部３１と、を含む。
積層体ＭＬは、第１方向において配線層２１と離間している。絶縁層１６は、配線層２１と積層体ＭＬとの間に設けられる。配線層２１、絶縁層１６、及び積層体ＭＬは、第１方向において積層されている。絶縁層１６には、例えば、酸化シリコンが用いられる。
配線層２１と積層体ＭＬとの積層方向（第１方向）をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向に対して垂直で、Ｘ軸方向に対して垂直な１つの方向をＹ軸方向とする。
不揮発性半導体記憶装置１１０においては、例えば、基板１１が設けられる。基板１１には、例えば、単結晶シリコン等の半導体が用いられる。なお、基板１１においては、メモリセルが形成されるメモリアレイ領域と、メモリセルを駆動する回路領域とが設定されている。図１及び図２は、メモリアレイ領域を例示しており、回路領域の図示は省略されている。図２に表したように、配線層２１は、ソース線ＳＬ及びビット線ＢＬを含む。
メモリアレイ領域において、基板１１の主面１１ａ上に、積層体ＭＬが形成されている。この例では、基板１１の主面１１ａの上に層間絶縁膜１１ｂが設けられ、その上にバックゲートＢＧが設けられ、その上に積層体ＭＬが設けられる。
積層体ＭＬは、メモリ部ＭＰと、選択ゲートＳＧと、を含む。選択ゲートＳＧは、メモリ部ＭＰと配線層２１との間に設けられる。選択ゲートＳＧには、任意の導電材料を用いることができ、例えばポリシリコンを用いることができる。選択ゲートＳＧは、導電膜が一定の方向に沿って分断されて形成されたものであり、この例では選択ゲートＳＧは、Ｙ軸方向に沿って分断されている。すなわち、選択ゲートＳＧは、Ｘ軸方向に延在する複数本の配線状の導電部材である。
メモリ部ＭＰにおいては、複数の電極膜ＷＬと複数の電極間絶縁膜１４とがＺ軸方向に交互に積層されている。
電極膜ＷＬには、任意の導電材料を用いることができ、例えば、不純物が導入されて導電性が付与されたアモルファスシリコンまたはポリシリコンを用いることができ、また、金属及び合金なども用いることができる。電極膜ＷＬには、回路領域に形成されたドライバ回路（図示せず）によって所定の電位が印加され、不揮発性半導体記憶装置１１０のワード線として機能する。電極膜ＷＬは、例えばＸ−Ｙ平面に平行な導電膜であり、例えば、消去ブロック単位で分断される。なお、電極膜ＷＬも、選択ゲートＳＧと同様に、例えばＸ軸方向に延在するように分断されていても良い。
半導体ピラーＳＰは、積層体ＭＬをＺ軸方向において貫通する。例えば、積層体ＭＬに、Ｚ軸方向に延びる複数の貫通ホールＴＨが形成され、その内部の側面に絶縁膜が設けられ、その内側の空間に半導体材料が埋め込まれて半導体ピラーＳＰとなる。半導体ピラーＳＰには、例えば、アモルファスシリコンが用いられる。
半導体ピラーＳＰは、Ｘ−Ｙ平面に複数設けられ、本具体例では、Ｙ軸方向に隣接して並ぶ２つの半導体ピラーＳＰは１つのペアとなる。すなわち、不揮発性半導体記憶装置１１０は、第１半導体ピラーＳＰ１と第２半導体ピラーＳＰ２とを基板１１の側で電気的に接続する第１接続部ＣＰ１（接続部ＣＰ）をさらに含む。すなわち、第１及び第２半導体ピラーＳＰ１及びＳＰ２は、第１接続部ＣＰ１によって接続され、Ｕ字形状の１つのＮＡＮＤストリングとして機能する。第２半導体ピラーＳＰ２において、Ｙ軸方向において第１半導体ピラーＳＰ１とは反対の側で隣接する第３及び第４半導体ピラーＳＰ３及びＳＰ４とが第２接続部ＣＰ２によって接続され、Ｕ字形状の別のＮＡＮＤストリングとして機能する。このように、２つずつの半導体ピラーＳＰがペアとなる。
そして、例えば、２つのＵ字形状のＮＡＮＤストリングにおいて内側で隣接する２本の半導体ピラー（半導体ピラーＳＰ２及びＳＰ３）はソース線ＳＬに接続され、外側の２本の半導体ピラー（半導体ピラーＳＰ１及びＳＰ４）は、貫通電極Ｖ１及びＶ２によってそれぞれ同一のビット線ＢＬに接続されている。ただし、実施形態においては、これに限らず、それぞれの半導体ピラーＳＰが独立していても良い。この場合には、半導体ピラーＳＰのそれぞれは、接続部ＣＰによって接続されない。
例えば、半導体ピラーＳＰ１及びＳＰ４に対応する電極膜ＷＬが共通に接続され、半導体ピラーＳＰ２及びＳＰ３に対応する電極膜ＷＬが共通に接続される。電極膜ＷＬは、Ｘ軸方向に対向して櫛歯状に互いに組み合わされた、交叉指形電極（inter digital electrodeまたはmulti-finger electrode）の構造を有することができる。
例えば、Ｘ軸方向における両端において、半導体ピラーＳＰ１及びＳＰ４に対応する電極膜ＷＬと、半導体ピラーＳＰ２及びＳＰ３に対応する電極膜ＷＬと、は、基板１１に設けられる周辺回路と電気的に接続される。例えば、Ｘ軸方向のそれぞれの端で、それぞれの電極膜ＷＬは周辺回路と接続される。
これにより、半導体ピラーＳＰ１と半導体ピラーＳＰ２とに対応する同層のメモリセルは互いに独立して動作でき、そして、半導体ピラーＳＰ３と半導体ピラーＳＰ４とに対応する同層のメモリセルは互いに独立して動作できる。
なお、半導体ピラーＳＰ１及びＳＰ４に対応する電極膜ＷＬと、半導体ピラーＳＰ２及びＳＰ３に対応する電極膜ＷＬと、の組み合せを１つの消去ブロックとすることができ、消去ブロックごとに、それぞれの電極膜が分断される。なお、各消去ブロックに含まれる半導体ピラーのＸ軸方向及びＹ軸方向における数は任意である。
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
図３（ａ）は、図１に表したメモリ部ＭＰに対応する部分を拡大して例示している。図３（ｂ）は、図１に表した絶縁層１６に対応する部分を拡大して例示している。
図３（ａ）は、図１に表したメモリ部ＭＰに対応する部分を拡大して例示している。図３（ｂ）は、図１に表した絶縁層１６に対応する部分を拡大して例示している。
例えば、半導体ピラーＳＰを、Ｚ軸方向に直交する平面で切断したときの断面は、環状である。図３（ａ）に表したように、半導体ピラーＳＰの内側には、芯部６８が埋めこまれている。芯部６８には、例えば、酸化シリコンが用いられる。
電荷蓄積層６３は、複数の電極膜ＷＬのそれぞれと半導体ピラーＳＰとの間、及び、複数の電極間絶縁膜１４のそれぞれと半導体ピラーＳＰとの間に設けられる。さらに、複数の電極膜ＷＬのそれぞれと電荷蓄積層６３との間、及び、複数の電極間絶縁膜１４のそれぞれと電荷蓄積層６３との間に、第１メモリ絶縁膜６１ａが設けられる。また、半導体ピラーＳＰと電荷蓄積層６３との間に第２メモリ絶縁膜６１ｂが設けられる。電荷蓄積層６３には、例えばシリコン窒化膜を用いられる。第１メモリ絶縁膜６１ａ及び第２メモリ絶縁膜６１ｂには、例えば酸化シリコンが用いられる。
例えば、半導体ピラーＳＰと電極膜ＷＬとの間に電界が印加される。これにより、電荷蓄積層６３は、電化を蓄積または放出し、記憶層として機能する。電極間絶縁膜１４は、電極膜ＷＬどうしを絶縁する層間絶縁膜として機能する。電極膜ＷＬと電荷蓄積層６３との間に設けられる第１メモリ絶縁膜６１ａはブロック絶縁膜として機能し、半導体ピラーＳＰと電荷蓄積層６３との間に設けられる第２メモリ絶縁膜６１ｂはトンネル絶縁膜として機能する。半導体ピラーＳＰと電極膜ＷＬとが対向する部分の近傍領域が１つのメモリセルＭＣとなる。
図３（ｂ）に表したように、芯部６８と、配線層２１との間に、導電層１８が設けられる。導電層１８は、芯部６８と配線層２１とを接続し、例えば柱状である。配線層２１は、例えば、Ｗ膜２１ｂ及びＴｉＮ膜２１ａと、層間絶縁膜１９と、を含む。Ｗ膜２１ｂと導電層１８との間にＴｉＮ膜２１ａが設けられる。
不揮発性半導体記憶装置１１０においては、半導体ピラーＳＰと配線層２１とを接続する第１導電部３１が設けられる。第１導電部３１は、導電層１８と絶縁層１６との間に設けられる。第１導電部３１には、例えば、アモルファスシリコンが用いられる。第１導電部３１は、例えば、リン（Ｐ）を含むソースドレイン拡散領域である。
第１導電部３１をＸ−Ｙ平面に平行な平面で切断した断面の形状は、環状である。第１導電部３１は、Ｘ−Ｙ平面において導電層１８を囲うように設けられている。Ｚ軸方向と垂直な第２方向に沿った第１導電部３１の幅Ｒ３１（すなわち第１導電部３１の外径）は、第２方向に沿った半導体ピラーＳＰの幅ＲＳＰ（すなわち半導体ピラーＳＰの外径）よりも広い。
この例では、第１導電部３１は、第１領域３１ａと、第２領域３１ｂと、を含む。第２領域３１ｂは、Ｚ軸方向において、第１領域３１ａと半導体ピラーＳＰとの間の位置に設けられる。第２方向に沿った第１領域３１ａの幅Ｒ３１ａ（すなわち第１領域３１ａの外径）は、第２方向に沿った第２領域３１ｂの幅Ｒ３１ｂ（すなわち第２領域３１ｂの外径）よりも広い。
第１導電部３１と絶縁層１６との間に第１絶縁膜６４が設けられている。第１絶縁膜６４は、電荷蓄積層６３と同時に形成され、電荷蓄積層６３と連続して設けられる。第１絶縁膜６４は、Ｘ−Ｙ平面において、第１導電部３１を囲うように設けられる。第１絶縁膜６４は、例えば、窒化シリコン膜である。この例では、第１絶縁膜６４は、第１膜部６４ａと第２膜部６４ｂとを含む。第２膜部６４ｂは、Ｚ軸方向において、第１膜部６４ａと電荷蓄積層６３との間の位置に設けられる。第２方向に沿った第１膜部６４ａの幅Ｒ６４ａ（すなわち第１膜部６４ａの外径）は、第２方向に沿った第２膜部６４ｂの幅Ｒ６４ｂよりも広い。
絶縁層１６は、第１部分１６ａと第２部分１６ｂとを含む。第２部分１６ｂは、第１部分１６ａと積層体ＭＬとの間に設けられる。第１部分１６ａの第２方向に沿った幅は、第２部分１６ｂの第２方向に沿った幅よりも狭い。
第１部分１６ａのＺ軸方向に沿った長さは、第２部分１６ｂのＺ軸方向に沿った長さの０．２５倍以上である。第１部分１６ａのＺ軸方向に沿った長さ（高さ）は、第２部分１６ｂのＺ軸方向に沿った長さ（高さ）よりも長いことが好ましい。
第１部分１６ａに用いられる材料は、第２部分１６ｂに用いられる材料とは、異なる。例えば、第１部分１６ａの密度は、第２部分１６ｂの密度よりも低い。例えば、第１部分１６ａの希フッ酸によるエッチングレートは、第２部分１６ｂの希フッ酸によるエッチングレートよりも高い。これにより、例えば、後述する製造工程において、前述のように第１膜部６４ａの外径を、第２膜部６４ｂの外径よりも大きくすることができる。後述する芯部６８を埋め込む工程において、埋め込みをしやすくなる。
図４（ａ）〜図４（ｃ）及び図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体装置の製造工程の一部を例示する模式図である。
基板１１の上に、層間絶縁膜１１ｂ及びバックゲートＢＧを形成する。その上に、電極間絶縁膜１４と電極膜ＷＬとを交互に積層する。さらに、その上に選択ゲートＳＧを積層し、積層体ＭＬを形成する。
図４（ａ）に表したように、積層体ＭＬの上に、絶縁層１６を形成する。例えば、積層体ＭＬの上に、第２部分１６ｂ（第１絶縁部）を積層し、その上に、第１部分１６ａ（第２絶縁部）を積層する。その後、フォトリソグラフィとＲＩＥ（Reactive Ion Etching）法によって、貫通ホールＴＨを形成する。貫通ホールＴＨは、積層体ＭＬと絶縁層１６とをＺ軸方向（積層体ＭＬから第１絶縁部へ向かう方向）において貫通する。
その後、例えば、希フッ酸（ＤＨＦ）を用いて、ウェットエッチングを行う。前述のように、例えば、第１部分１６ａのエッチングレートと、第２部分１６ｂのエッチングレートとは、異なる。これにより、貫通ホールＴＨのうちの第２絶縁部（第１部分１６ａ）を貫通する部分の幅を、貫通ホールＴＨのうちの第１絶縁部（第２部分１６ｂ）を貫通する部分の幅よりも大きくする。
図４（ｂ）に表したように、その後、電荷蓄積層６３及び第１絶縁膜６４となる絶縁膜６４ｆを貫通ホールＴＨの内側面に積層する。絶縁膜６４の上に、半導体ピラーＳＰ及び第１導電部３１となる半導体膜３１ｆを積層する。
図４（ｃ）に表したように、その後、半導体膜３１ｆの内側に芯部６８となる芯部絶縁膜６８ｆを埋め込む。埋め込みには、例えば、ＣＶＤ（Chemical Vapor Deposition）法が用いられる。このとき、前述のように、内径Ｒｔ２よりも内径Ｒｔ１の方が大きい。これにより、芯部絶縁膜６８ｆの埋め込み性が向上する。
図５（ａ）〜図５（ｃ）は、図４（ａ）〜図４（ｃ）の後の工程を例示している。図５（ａ）に表したように、芯部絶縁膜６８ｆの上部をエッチバックする。このとき、例えば、芯部絶縁膜６８ｆの上端６８ｅが選択ゲートＳＧの上端ＳＧｅよりも上側となるように、リセス（後退）させる。これにより芯部６８が形成される。その後、導電層１８となる半導体層１８ｆを、芯部６８の上に埋め込む。
半導体層１８ｆには、不純物（Ｐ）がドープされており、熱処理を行うことで、不純物が半導体膜３１ｆへ拡散する。これにより、不純物がドープされたソースドレイン拡散領域（第１導電部３１）が形成される。
図５（ｃ）に表したように、その後、半導体層１８ｆ、半導体膜３１ｆ及び絶縁膜６４ｆの上部が除去され、その上に配線層２１が形成される。層間絶縁膜１９を堆積し、層間絶縁膜１９に溝２０を形成し、溝２０にＴｉＮ膜２１ａとＷ膜２１ｂとを埋め込む。
このようにして、図１に例示した不揮発性半導体記憶装置１１０が製造される。
このようにして、図１に例示した不揮発性半導体記憶装置１１０が製造される。
実施形態においては、このように、エッチングレートが互いに異なる第１部分１６ａ及び第２部分１６ｂを設ける。これにより、前述したように、第１部分１６ａにおける貫通ホールＴＨの内径Ｒｔ１（第２方向に沿った長さ）は、第２部分１６ｂにおける貫通ホールＴＨの内径Ｒｔ２よりも大きくなる。すなわち、Ｘ軸方向に沿った第１導電部３１の幅Ｒ３１は、Ｘ軸方向に沿った半導体ピラーＳＰの幅ＲＳＰよりも広くなる。このため、図４（ｃ）において説明したように、芯部絶縁膜６８ｆの埋め込み性を向上させることができる。
これに対して、絶縁層１６において、第１部分１６ａ及び第２部分１６ｂを設けない参考例の不揮発性半導体記憶装置がある。このような不揮発性半導体装置の製造工程においては、貫通ホールＴＨの形状は、上部に向かって（積層体ＭＬから絶縁層１６へ向かう方向にそって）内径が小さくなりやすい。すなわち、貫通ホールＴＨの形状は、逆テーパ形状となりやすい。この場合、芯部絶縁膜６８ｆの埋め込み工程の後に、貫通ホールＴＨ内に空洞（ボイド）が形成される場合がある。
このようなボイドが形成されると、図５（ａ）において説明した芯部絶縁膜６８ｆの上部をエッチバックする工程において、芯部６８の上端６８ｅの位置が変動しやすい。すなわち、その後に形成される半導体層１８ｆと、選択ゲートＳＧと、の間のＺ軸方向に沿った距離のばらつきが大きくなる。第１導電部３１（ソースドレイン拡散領域）は、半導体層１８ｆの位置に応じて形成されるため、ソースドレイン拡散領域と選択ゲートＳＧとの間の距離のばらつきが大きくなる。このため、選択ゲートＳＧを含むトランジスタの特性のばらつきが大きくなってしまう。
例えば、ボイドの形成を避けるために、芯部絶縁膜６８ｆの埋め込みを２回以上に分けて行う別の参考例の方法がある。この場合、芯部絶縁膜６８ｆの埋め込みとエッチバックを繰り返すため、製造効率が低下してしまう。
これに対して、実施形態においては、芯部絶縁膜６８ｆの埋め込み性が向上することで、１回の埋め込みで、芯部６８の上端６８ｅの位置のばらつきが低減される。これにより、選択ゲートＳＧにおけるトランジスタの特性のばらつきを抑制することができる。
さらに、実施形態においては、貫通ホールＴＨの内径を大きくすることで、電極の径を大きくすることができ、電気抵抗を低減することができる。配線層２１を形成する際の、配線層２１と貫通ホールＴＨとの位置合わせにおいて、プロセスマージンを大きくすることができる。
（第２の実施形態）
図６は、第２の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
不揮発性半導体記憶装置１１１においても、積層体ＭＬ、絶縁層１６、配線層２１、半導体ピラーＳＰ、電荷蓄積層６３、第１導電部３１及び芯部６８などが設けられる。
（第２の実施形態）
図６は、第２の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
不揮発性半導体記憶装置１１１においても、積層体ＭＬ、絶縁層１６、配線層２１、半導体ピラーＳＰ、電荷蓄積層６３、第１導電部３１及び芯部６８などが設けられる。
図６は、不揮発性半導体記憶装置１１１の絶縁層１６に対応する部分を拡大して例示している。
図６に表したように、不揮発性半導体記憶装置１１１においては、芯部６８の上端６８ｅ（芯部６８と導電層１８との境界）のＺ軸方向における位置は、第１部分１６ａと第２部分１６ｂとの境界のＺ軸方向における位置よりも上部に位置する。すなわち、上端６８ｅのＺ軸方向における位置は、第２部分１６ｂのＺ軸方向における位置と配線層２１のＺ軸方向における位置との間に位置する。
図６に表したように、不揮発性半導体記憶装置１１１においては、芯部６８の上端６８ｅ（芯部６８と導電層１８との境界）のＺ軸方向における位置は、第１部分１６ａと第２部分１６ｂとの境界のＺ軸方向における位置よりも上部に位置する。すなわち、上端６８ｅのＺ軸方向における位置は、第２部分１６ｂのＺ軸方向における位置と配線層２１のＺ軸方向における位置との間に位置する。
不揮発性半導体記憶装置１１１においても、例えば、第１絶縁膜６４は、第１膜部６４ａと第２膜部６４ｂとを含む。第２方向に沿った第１膜部６４ａの幅Ｒ６４ａ（すなわち第１膜部６４ａの外径）は、第２方向に沿った第２膜部６４ｂの幅Ｒ６４ｂよりも広い。第１部分１６ａの第２方向に沿った幅は、第２部分１６ｂの第２方向に沿った幅よりも狭い。これにより、芯部絶縁膜６８ｆの埋め込み性が向上し、選択ゲートＳＧにおけるトランジスタの特性のばらつきを抑制することができる。
実施形態によれば、特性のばらつきを抑制した不揮発性半導体装置及びその製造方法が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、配線層、メモリ部、選択ゲート、半導体ピラー、絶縁層、導電部、電荷蓄積層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性半導体記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性半導体記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…基板、 １１ａ…主面、 １１ｂ…層間絶縁膜、 １４…電極間絶縁膜、 １６…絶縁層、 １６ａ…第１部分（第２絶縁部）、 １６ｂ…第２部分（第１絶縁部）、 １８…導電層、 １８ｆ…半導体層、 １９…層間絶縁膜、 ２０…溝、 ２１…配線層、 ２１ａ…ＴｉＮ膜、 ２１ｂ…Ｗ膜、 ３１…第１導電部、 ３１ａ…第１領域、 ３１ｂ…第２領域、 ３１ｆ…半導体膜、 ６１ａ…メモリ絶縁膜、 ６１ｂ…メモリ絶縁膜、 ６３…電荷蓄積層、 ６４…第１絶縁膜、 ６４ａ…第１膜部、 ６４ｂ…第２膜部、 ６４ｆ…絶縁膜、 ６８…芯部、 ６８ｅ…上端、 ６８ｆ…芯部絶縁膜、 １１０、１１１…不揮発性半導体記憶装置、 ＢＧ…バックゲート、 ＢＬ…ビット線、 ＣＰ…接続部、 ＣＰ１、ＣＰ２…第１、２接続部、 ＭＣ…メモリセル、 ＭＬ…積層体、 ＭＰ…メモリ部、 Ｒ３１、Ｒ３１ａ、Ｒ３１ｂ、Ｒ６４ａ、Ｒ６４ｂ、ＲＳＰ…幅、 Ｒｔ１、Ｒｔ２…内径、 ＳＧ…選択ゲート、 ＳＧｅ…上端、 ＳＬ…ソース線、 ＳＰ…半導体ピラー、 ＳＰ１〜ＳＰ４…第１〜第４半導体ピラー、 ＴＨ…貫通ホール、 Ｖ１、Ｖ２…貫通電極、 ＷＬ…電極膜
Claims (7)
- 配線層と、
第１方向において前記配線層と離間した積層体であって、
前記第１方向に交互に積層された複数の電極膜と複数の電極間絶縁膜とを含むメモリ部と、
前記メモリ部と前記配線層との間に設けられた選択ゲートと、
を含む積層体と、
前記配線層と前記積層体との間に設けられた絶縁層と、
前記第１方向に前記積層体を貫通する半導体ピラーと、
前記半導体ピラーの内側に設けられた芯部絶縁膜と、
前記複数の電極膜のそれぞれと前記半導体ピラーとの間に設けられた電荷蓄積層と、
前記半導体ピラーと前記配線層とを接続する第１導電部と、
を備え、
前記絶縁層は、
第１部分と、
前記第１部分と前記積層体との間に設けられた第２部分と、
を含み、
前記半導体ピラー、前記芯部絶縁膜及び前記第１導電部は、前記積層体及び前記絶縁層を前記第１方向において貫通する貫通ホールに設けられ、
前記第１部分における前記貫通ホールの内径は、前記第２部分における前記貫通ホールの内径よりも大きい不揮発性半導体記憶装置。 - 前記第１導電部は、
第１領域と、
前記第１領域と前記半導体ピラーとの間に設けられた第２領域と、
を含み、
前記第１領域の前記第１方向に対して垂直な第２方向に沿った幅は、前記第２領域の前記第２方向に沿った幅よりも広い請求項１記載の不揮発性半導体記憶装置。 - 前記第１導電部と前記絶縁層との間に設けられた第１絶縁膜をさらに備え、
前記第１絶縁膜は、
第１膜部と、
前記第１膜部と前記電荷蓄積層との間に設けられた第２膜部と、
を含み、
前記第１膜部の前記第１方向に対して垂直な第２方向に沿った幅は、前記第２膜部の前記第２方向に沿った幅よりも広い請求項１または２に記載の不揮発性半導体記憶装置。 - 前記第１部分の前記第１方向に沿った長さは、前記第２部分の前記第１方向に沿った長さの０．２５倍以上である請求項１〜３のいずれか１つに記載の不揮発性半導体記憶装置。
- 前記第１部分の密度は、前記第２部分の密度よりも低い請求項１〜４のいずれか１つに記載の不揮発性半導体記憶装置。
- 前記第１部分の希フッ酸によるエッチングレートは、前記第２部分の希フッ酸によるエッチングレートよりも高い請求項１〜５のいずれか１つに記載の不揮発性半導体記憶装置。
- 第１方向において交互に積層された複数の電極膜及び複数の電極間絶縁膜の上に選択ゲートを積層して積層体を形成し、
前記積層体の上に第１絶縁部を形成し、
前記第１絶縁部の上に前記第１絶縁部の希フッ酸によるエッチングレートよりも希フッ酸によるエッチングレートが高い第２絶縁部を形成し、
前記第１方向において、前記積層体と前記第１絶縁部と前記第２絶縁部とを貫通する貫通ホールを形成し、
前記第１絶縁部と前記第２絶縁部とを希フッ酸を用いてエッチングして、前記貫通ホールのうちの前記第２絶縁部を貫通する部分の幅を、前記貫通ホールのうちの第１絶縁部を貫通する部分の幅よりも大きくし、
前記貫通ホールの内側面に絶縁膜を形成し、
前記貫通ホールの残余の空間に半導体膜を形成し、
前記半導体膜の内側に芯部絶縁膜を埋め込む不揮発性半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014057971A JP6226788B2 (ja) | 2014-03-20 | 2014-03-20 | 不揮発性半導体記憶装置及びその製造方法 |
| US14/613,489 US9627400B2 (en) | 2014-03-20 | 2015-02-04 | Nonvolatile semiconductor memory device and method for manufacturing same |
| TW104107305A TWI578449B (zh) | 2014-03-20 | 2015-03-06 | Nonvolatile semiconductor memory device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014057971A JP6226788B2 (ja) | 2014-03-20 | 2014-03-20 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015185557A JP2015185557A (ja) | 2015-10-22 |
| JP6226788B2 true JP6226788B2 (ja) | 2017-11-08 |
Family
ID=54142863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014057971A Active JP6226788B2 (ja) | 2014-03-20 | 2014-03-20 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9627400B2 (ja) |
| JP (1) | JP6226788B2 (ja) |
| TW (1) | TWI578449B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741734B2 (en) * | 2015-12-15 | 2017-08-22 | Intel Corporation | Memory devices and systems having reduced bit line to drain select gate shorting and associated methods |
| US9806092B1 (en) * | 2016-09-12 | 2017-10-31 | Toshiba Memory Corporation | Semiconductor memory device and methods for manufacturing the same |
| JP2018160634A (ja) | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
| CN107527918B (zh) * | 2017-08-31 | 2019-02-12 | 长江存储科技有限责任公司 | 一种3d nand存储器存储单元结构及其制造方法 |
| JP2019161056A (ja) * | 2018-03-14 | 2019-09-19 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
| KR20200007212A (ko) * | 2018-07-12 | 2020-01-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 형성방법 |
| JP7301688B2 (ja) * | 2019-09-13 | 2023-07-03 | キオクシア株式会社 | 半導体記憶装置の製造方法 |
| JP2022139975A (ja) * | 2021-03-12 | 2022-09-26 | キオクシア株式会社 | 半導体記憶装置 |
| CN117356177A (zh) * | 2021-05-20 | 2024-01-05 | 铠侠股份有限公司 | 存储器设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282707A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
| WO2009095996A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| KR101539697B1 (ko) * | 2008-06-11 | 2015-07-27 | 삼성전자주식회사 | 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법 |
| JP2010118530A (ja) | 2008-11-13 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR20100087915A (ko) | 2009-01-29 | 2010-08-06 | 삼성전자주식회사 | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 |
| JP4897009B2 (ja) * | 2009-03-24 | 2012-03-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP2011129690A (ja) * | 2009-12-17 | 2011-06-30 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP5422530B2 (ja) * | 2010-09-22 | 2014-02-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US8630114B2 (en) | 2011-01-19 | 2014-01-14 | Macronix International Co., Ltd. | Memory architecture of 3D NOR array |
| JP5398766B2 (ja) | 2011-03-16 | 2014-01-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2014011389A (ja) | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2014
- 2014-03-20 JP JP2014057971A patent/JP6226788B2/ja active Active
-
2015
- 2015-02-04 US US14/613,489 patent/US9627400B2/en active Active
- 2015-03-06 TW TW104107305A patent/TWI578449B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150270282A1 (en) | 2015-09-24 |
| TW201537690A (zh) | 2015-10-01 |
| JP2015185557A (ja) | 2015-10-22 |
| TWI578449B (zh) | 2017-04-11 |
| US9627400B2 (en) | 2017-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6226788B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US11849586B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8436414B2 (en) | Non-volatile semiconductor stacked memory device having two semiconductor pillars in a through hole and method for manufacturing same | |
| TWI645474B (zh) | 半導體裝置及其製造方法 | |
| JP5411193B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| TWI644397B (zh) | 半導體裝置 | |
| TWI550833B (zh) | 高深寬比蝕刻方法 | |
| US10483277B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| TWI647792B (zh) | Semiconductor memory device | |
| JP2013065636A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2010205904A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
| TWI698004B (zh) | 半導體記憶體裝置 | |
| JP2019050271A (ja) | 記憶装置 | |
| JP2018160529A (ja) | 記憶装置 | |
| JP2018160634A (ja) | 半導体記憶装置 | |
| JP2019121717A (ja) | 半導体記憶装置 | |
| JP2011192879A (ja) | 不揮発性記憶装置および不揮発性記憶装置の製造方法 | |
| JP2015095650A (ja) | 不揮発性半導体記憶装置 | |
| US20150262932A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| US9735167B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP2015028966A (ja) | 半導体記憶装置及びその製造方法 | |
| US11825654B2 (en) | Memory device | |
| JP2019169517A (ja) | 半導体記憶装置 | |
| JP2016058652A (ja) | 半導体記憶装置の製造方法 | |
| JP2013187506A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6226788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |