JP2019050271A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2019050271A
JP2019050271A JP2017173288A JP2017173288A JP2019050271A JP 2019050271 A JP2019050271 A JP 2019050271A JP 2017173288 A JP2017173288 A JP 2017173288A JP 2017173288 A JP2017173288 A JP 2017173288A JP 2019050271 A JP2019050271 A JP 2019050271A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
semiconductor
storage device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017173288A
Other languages
English (en)
Inventor
秀雄 和田
Hideo Wada
秀雄 和田
秀人 武木田
Hidehito Takekida
秀人 武木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017173288A priority Critical patent/JP2019050271A/ja
Priority to US15/905,302 priority patent/US11056501B2/en
Publication of JP2019050271A publication Critical patent/JP2019050271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/50—ROM only having transistors on different levels, e.g. 3D ROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Abstract

【課題】ウェーハの反りを抑制することが可能な記憶装置を提供する。
【解決手段】実施形態に係る記憶装置は、金属元素を含む導電層と、前記導電層上に設けられた半導体層と、前記半導体層上に積層された電極層と、前記電極層をその積層方向に貫き、前記半導体層に電気的に接続された半導体ピラーと、前記電極層と前記半導体ピラーとの間に位置する電荷保持層と、を備える。前記導電層は、前記半導体ピラーの下方に設けられたリセスもしくは貫通孔を有する。
【選択図】図１

Description

実施形態は、記憶装置に関する。
３次元配置されたメモリセルを含む記憶装置の開発が進められている。例えば、ＮＡＮＤ型記憶装置は、基板上に積層された複数のワード線と、ワード線を積層方向に貫く複数の半導体チャネルと、を備え、メモリセルは、ワード線と半導体チャネルとが交差する部分に配置される。そして、ワード線と基板との間にメモリセルを駆動する回路を設けることによりチップサイズを縮小、もしくは、記憶容量を増すことも可能となる。このような構造の記憶装置では、プレート状のソース線がワード線と回路との間に配置され、複数の半導体チャネルに電気的に接続される。ソース線には、その電位分布を均一化するために低抵抗の金属材料を用いることが好ましい。しかしながら、金属材料を含むソース線の応力に起因したウェーハの反り等が発生する場合がある。
米国特許出願公開第２０１１／００７３８６６号明細書
実施形態は、ウェーハの反りを抑制することが可能な記憶装置を提供する。
実施形態に係る記憶装置は、金属元素を含む導電層と、前記導電層上に設けられた半導体層と、前記半導体層上に積層された電極層と、前記電極層をその積層方向に貫き、前記半導体層に電気的に接続された半導体ピラーと、前記電極層と前記半導体ピラーとの間に位置する電荷保持層と、を備える。前記導電層は、前記半導体ピラーの下方に設けられたリセスもしくは貫通孔を有する。
実施形態に係る記憶装置を示す模式断面図である。 実施形態に係る記憶装置の導電層を示す模式平面図である。 実施形態に係る記憶装置の導電層を示す模式断面図である。 実施形態に係る記憶装置の特性を示す模式断面図である。 実施形態の変形例に係る記憶装置の導電層を示す模式平面図である。 実施形態の変形例に係る記憶装置の導電層を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１（ａ）および（ｂ）は、実施形態に係る記憶装置１を示す模式断面図である。記憶装置１は、ＮＡＮＤ型記憶装置であり、３次元配置されたメモリセルを備える。
図１（ａ）に示すように、記憶装置１は、基板１０上に設けられた回路ＤＣと、回路ＤＣの上に設けられたソース線ＳＬと、ソース線ＳＬ上に積層された複数のワード線ＷＬと、ワード線ＷＬの上方に設けられた配線層ＩＬと、を備える。図１（ａ）は、ワード線ＷＬの延在方向に平行な断面を示す模式図であり、便宜上、各構成要素間に設けられる絶縁膜を省略している。
ソース線ＳＬは、導電層２０と、半導体層３０と、を含む。導電層２０は、タングステン（Ｗ）などの金属元素を含む低抵抗の材料を用いて形成される。導電層２０は、例えば、Ｘ方向およびＹ方向に広がる板状の金属層である。半導体層３０は、例えば、ポリシリコン層である。
ワード線ＷＬは、図示しない層間絶縁膜を介してソース線ＳＬ上に積層される。ワード線ＷＬは、それぞれＸ方向に延在し、その端部は、階段状に加工される。ワード線ＷＬは、例えば、タングステンなどを含む金属層である。
記憶装置１は、ワード線ＷＬを貫いて、その積層方向（Ｚ方向）に延びる柱状の半導体層（以下、半導体ピラー４０）をさらに備える。半導体ピラー４０は、例えば、シリコンを含み、その下端においてソース線ＳＬの半導体層３０に接続される。また、ソース線ＳＬの導電層２０は、半導体ピラー４０の下方に位置する応力緩和部２１（リセスもしくは貫通孔）を含む。
配線層ＩＬは、ワード線ＷＬの上方に設けられ、半導体ピラー４０に電気的に接続されるビット線ＢＬを含む。また、配線層ＩＬは、コンタクトプラグＣＰ１を介してワード線ＷＬの各端部に電気的に接続された配線を含む。さらに、ワード線ＷＬを貫通してＺ方向に延びるコンタクトプラグＣＰ２を介してソース線ＳＬに電気的に接続される配線（図示しない）を含む。また、配線層ＩＬは、コンタクトプラグＣＰ３を介して回路ＤＣに電気的に接続される配線を含む。すなわち、ソース線ＳＬおよびワード線ＷＬは、配線層ＩＬを介して回路ＤＣに電気的に接続される。
また、記憶装置１は、ワード線ＷＬおよびソース線ＳＬを貫いて、Ｚ方向に延びるコンタクトプラグＣＰ４をさらに含んでも良い。コンタクトプラグＣＰ４は、例えば、図配線層ＩＬの配線（図示しない）と、回路ＤＣを電気的に接続する。導電層２０および半導体層３０は、コンタクトプラグＣＰ４を通す貫通孔をそれぞれ有する。
図１（ｂ）は、ワード線ＷＬに直交する断面を示す模式図である。図１（ｂ）に示すように、ソース線ＳＬの上には、ワード線ＷＬを含む積層体１００が設けられる。積層体１００は、選択ゲートＳＧＳおよびＳＧＤをさらに含む。選択ゲートＳＧＳは、ソース線ＳＬとワード線ＷＬとの間に位置する。選択ゲートＳＧＤは、ワード線ＷＬと配線層ＩＬとの間に位置する。積層体１００は、スリットＳＴにより複数の部分に分断されている。スリットＳＴは、Ｘ方向に延在し、ワード線ＷＬ、選択ゲートＳＧＳおよびＳＧＤの形状を画する。スリットＳＴの内部には、例えば、図示しない絶縁層が設けられる。
半導体ピラー４０は、選択ゲートＳＧＳ、ワード線ＷＬおよび選択ゲートＳＧＤを貫いてＺ方向に延びる。記憶装置１は、選択ゲートＳＧＳ、ワード線ＷＬおよび選択ゲートＳＧＤのそれぞれと、半導体ピラー４０と、の間に位置する絶縁層５０をさらに備える。絶縁層５０は、半導体ピラー４０の側面を囲み、Ｚ方向に延びる。
絶縁層５０は、例えば、半導体ピラー４０からワード線ＷＬに向かう方向に複数の絶縁膜を積層した構造を有し、半導体ピラー４０と各ワード線ＷＬとの間に位置する部分において、電荷保持層として機能する。すなわち、記憶装置１は、半導体ピラー４０がワード線ＷＬと交差する部分に設けられたメモリセルを含む。また、半導体ピラー４０が選択ゲートＳＧＳおよびＳＧＤと交差する部分には、それぞれ選択トランジスタが設けられる。
図２（ａ）および（ｂ）は、実施形態に係る記憶装置１の導電層２０を示す模式平面図である。図２（ｂ）は、図２（ａ）中に示す領域２Ｂを拡大して示す模式図である。
図２（ａ）に示すように、導電層２０は、Ｘ方向およびＹ方向に広がるプレート状に設けられる。スリットＳＴは、Ｘ方向に延在し、積層体１００を複数の部分に分断する。導電層２０は、この例に限定される訳ではなく、例えば、スリットＳＴと同方向に延在する複数の部分に分割されても良い。
導電層２０は、例えば、金属材料を用いて形成すると、シリコン酸化膜などの層間絶縁膜もしくはワード線ＷＬとの間の熱膨張差に起因した応力を含む場合がある。これに対し、本実施形態に係る記憶装置１では、複数の応力緩和部２１を形成し、導電層２０中に生じる応力を低減する。
図２（ｂ）に示すように、応力緩和部２１は、それぞれスリットＳＴの延在方向と交差する方向、例えば、Ｙ方向に並ぶように配置される。応力緩和部２１は、例えば、導電層２０の一部を除去した貫通孔ＴＨもしくはリセスＲＨである。応力緩和部２１は、Ｘ方向において隣合う列においてＹ方向の位置が相互にずれるように配置される、所謂、千鳥状の配置となることが好ましい。応力緩和部２１をこのように配置することにより、例えば、スリットＳＴの延在方向に延びるワード線ＷＬと導電層２０との間の熱膨張差に起因した応力を軽減することが可能となる。
図３（ａ）および（ｂ）は、ソース線ＳＬを示す模式断面図である。図３（ａ）には、貫通孔ＴＨを含む導電層２０が示されている。図３（ｂ）には、リセスＲＨを含む導電層２０が示されている。
図３（ａ）に示すソース線ＳＬは、層間絶縁膜１５の上に積層された導電層２０と半導体層３０とを含む。導電層２０は、その上面から層間絶縁膜１５に連通する貫通孔ＴＨを応力緩和部２１として含む。半導体層３０は、導電層２０の上に、貫通孔ＴＨを埋め込むように設けられる。
導電層２０は、例えば、タングステンを含む金属層であり、層間絶縁膜１５の上にＣＶＤ（Chemical Vapor Deposition）を用いて堆積される。貫通孔ＴＨは、例えば、ドライエッチングを用いて導電層２０を選択的に除去することにより形成される。半導体層３０は、例えば、ＣＶＤを用いて堆積されるポリシリコン層である。
図３（ｂ）に示すソース線ＳＬでは、導電層２０は、その上面から層間絶縁膜１５の方向に設けられたリセスＲＨを応力緩和部２１として含む。半導体層３０は、導電層２０の上に、リセスＲＨを埋め込むように設けられる。リセスＲＨは、例えば、ドライエッチングを用いて導電層２０を選択的に除去することにより形成される。この場合、ドライエッチングは、層間絶縁膜１５を露出させる前に停止される。
図４は、実施形態に係る記憶装置１の特性を示す模式断面図である。図４には、コンタクトプラグＣＰ２から半導体ピラー４０へ流れるセル電流ＩＣの流路が示されている。また、コンタクトプラグＣＰ２の下端は、導電層２０に接続され、半導体ピラー４０の下端は、半導体層３０に接続されている。これにより、それぞれの接触抵抗を低減することができる。
コンタクトプラグＣＰ２から流れるセル電流ＩＣは、その一部が半導体層３０中を流れるものの、大部分は、導電層２０を介して流れる。そして、半導体ピラー４０の近傍において、導電層２０と半導体層３０との境界を越えて半導体ピラー４０に向かう。このため、ソース線ＳＬに対する導電層２０と半導体層３０との間の界面におけるエネルギー障壁の影響を小さくすることが望ましい。本実施形態では、導電層２０に設けられた貫通孔ＴＨもしくはリセスＲＨ（図３（ａ）および（ｂ）参照）の内部に半導体層３０の一部を設けることにより、導電層２０と半導体層３０との間の接触面積を拡大することができる。これにより、セル電流ＩＣに対するソース線ＳＬの抵抗を小さくすることができる。
図５は、実施形態の変形例に係る記憶装置２の導電層２０を示す模式平面図である。この例では、導電層２０は、複数の応力緩和部２３を含む。応力緩和部２３は、スリットＳＴの延在方向と交差する方向、例えば、Ｙ方向に延在する。また、複数の応力緩和部２３がＹ方向に並んで配置される。応力緩和部２３は、例えば、溝状の貫通孔ＴＨもしくはリセスＲＨである。また、応力緩和部２３は、Ｙ方向に並んだ応力緩和部２３の間の部分Ｐｗが、Ｘ方向に見て隣接する応力緩和部２３にオーバラップするように配置されることが好ましい。これにより、例えば、スリットＳＴの延在方向に延びるワード線ＷＬと導電層２０との間の熱膨張差に起因した応力を軽減することが可能となる。
図６（ａ）および（ｂ）は、実施形態の変形例に係る記憶装置３および４のソース線ＳＬを示す模式断面図である。図６（ａ）および（ｂ）に示す例では、導電層２０は、応力緩和部２５としてリセスＲＨを含む。
図６（ａ）に示す記憶装置３では、ソース線ＳＬの導電層２０は、層間絶縁膜１５の上に設けられた第１層２０ａと、第１層２０ａの上に設けられた第２層２０ｂとを含む。リセスＲＨは、第２層２０ｂの上面から第１層２０ａに連通するように設けられる。第１層２０ａおよび第２層２０ｂは、それぞれ異なる金属元素を含む。半導体層３０は、リセスＲＨを埋め込む部分を有する。
例えば、層間絶縁膜１５の上に第１層２０ａおよび第２層２０ｂを連続して積層する。続いて、リセスＲＨを形成する。リセスＲＨは、第１層２０ａがエッチングストップ層として機能するエッチング条件下において、第２層２０ｂを選択的に除去することにより形成される。これにより、層間絶縁膜１５に連通しないリセスＲＨを形成することが容易となる。
図６（ｂ）に示す記憶装置４では、ソース線ＳＬの導電層２０は、層間絶縁膜１５の上に設けられた第１層２０ｃと、第１層２０ｃの上に設けられた第２層２０ｄとを含む。リセスＲＨは、第１層２０ｃに設けられる。リセスＲＨの内部には、例えば、絶縁体１７が埋め込まれる。
例えば、層間絶縁膜１５の上に第１層２０ｃを形成し、その後、第１層の上面から層間絶縁膜１５に連通するリセスＲＨを形成する。続いて、リセスＲＨの内部に絶縁体１７を埋め込んだ後、第２層２０ｄを形成する。絶縁体１７は、例えば、酸化シリコンを含む。また、第１層２０ｃは、第２層２０ｄと異なる金属元素を含んでも良いし、また、第２層２０ｄと同じ金属元素を含んでも良い。
上記の通り、本実施形態に係る記憶装置では、金属元素を含む導電層２０に応力緩和部を設けることにより、その製造過程において生じる応力を低減し、ウェーハの反りを抑制することができる。また、応力緩和部として設けられた貫通孔もしくはリセスの内部に半導体層３０の一部を埋め込むことにより、導電層２０と半導体層３０との間の接触面積を拡大し、セル電流Ｉｃに対するソース線ＳＬの抵抗を低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４…記憶装置、 １０…基板、 １５…層間絶縁膜、 １７…絶縁体、 ２０…導電層、 ２０ａ、２０ｃ…第１層、 ２０ｂ、２０ｄ…第２層、 ２１、２３、２５…応力緩和部、 ３０…半導体層、 ４０…半導体ピラー、 ５０…絶縁層、 １００…積層体、 ＢＬ…ビット線、 ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４…コンタクトプラグ、 ＤＣ…回路、 ＩＬ…配線層、 ＲＨ…リセス、 ＳＧＤ、ＳＧＳ…選択ゲート、 ＳＬ…ソース線、 ＳＴ…スリット、 ＴＨ…貫通孔、 ＷＬ…ワード線

Claims (5)

  1. 金属元素を含む導電層と、
    前記導電層上に設けられた半導体層と、
    前記半導体層上に積層された電極層と、
    前記電極層をその積層方向に貫き、前記半導体層に電気的に接続された半導体ピラーと、
    前記電極層と前記半導体ピラーとの間に位置する電荷保持層と、
    を備え、
    前記導電層は、前記半導体ピラーの下方に設けられたリセスもしくは貫通孔を有する記憶装置。
  2. 前記半導体層は、前記リセスもしくは前記貫通孔の内部に位置する部分を含む請求項１記載の記憶装置。
  3. 前記電極層は、前記半導体層の上面に沿った第１方向に延在し、
    前記導電層は、前記リセスを含む複数のリセス、もしくは、前記貫通孔を含む複数の貫通孔を有し、
    前記複数のリセスもしくは前記複数の貫通孔は、前記第１方向と交差する第２方向に配置される請求項１または２に記載の記憶装置。
  4. 前記電極層は、前記半導体層の上面に沿った第１方向に延在し、
    前記リセスもしくは前記貫通孔は、前記第１方向と交差する第２方向に延在する請求項１または２に記載の記憶装置。
  5. 基板上に設けられた回路をさらに備え、
    前記導電層は、前記電極層と前記回路との間に位置する請求項１から４のいずれか１つに記載の記憶装置。
JP2017173288A 2017-09-08 2017-09-08 記憶装置 Pending JP2019050271A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017173288A JP2019050271A (ja) 2017-09-08 2017-09-08 記憶装置
US15/905,302 US11056501B2 (en) 2017-09-08 2018-02-26 Three-dimensional NAND memory device with source line comprising metallic and semiconductor layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017173288A JP2019050271A (ja) 2017-09-08 2017-09-08 記憶装置

Publications (1)

Publication Number Publication Date
JP2019050271A true JP2019050271A (ja) 2019-03-28

Family

ID=65631629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173288A Pending JP2019050271A (ja) 2017-09-08 2017-09-08 記憶装置

Country Status (2)

Country Link
US (1) US11056501B2 (ja)
JP (1) JP2019050271A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021191951A1 (ja) * 2020-03-23 2021-09-30 キオクシア株式会社 半導体記憶装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002139A (ko) * 2019-06-21 2021-01-07 삼성전자주식회사 수직형 메모리 장치
JP2021028950A (ja) 2019-08-09 2021-02-25 キオクシア株式会社 半導体記憶装置
KR20210035558A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 집적회로 소자
US11456317B2 (en) * 2019-09-24 2022-09-27 Samsung Electronics Co., Ltd. Memory device
KR20210108016A (ko) * 2020-02-25 2021-09-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP2021150408A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置
KR20210129847A (ko) 2020-04-21 2021-10-29 삼성전자주식회사 콘택 플러그들을 갖는 반도체 소자들
KR20220108627A (ko) * 2021-01-27 2022-08-03 삼성전자주식회사 열전 소자를 구비한 수직형 비휘발성 메모리 소자, 그 메모리 소자를 구비한 반도체 패키지, 및 그 메모리 소자의 방열 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
US10381371B2 (en) * 2015-12-22 2019-08-13 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021191951A1 (ja) * 2020-03-23 2021-09-30 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US11056501B2 (en) 2021-07-06
US20190081062A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US20240038731A1 (en) Memory device
JP2019050271A (ja) 記憶装置
TWI655749B (zh) Semiconductor memory device
US10522228B2 (en) Storage device
JP5351201B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US10622304B2 (en) Storage device including multiple wiring and electrode layers
JP6226788B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US10475806B2 (en) Semiconductor memory device including stacked body with conductivity and insulating members and method for manufacturing the same
US10790229B2 (en) Semiconductor memory device
US9362168B2 (en) Non-volatile memory device and method for manufacturing same
US20170263612A1 (en) Semiconductor memory device and method for manufacturing same
US20180261614A1 (en) Semiconductor memory device
US9530697B1 (en) Semiconductor memory device and method for manufacturing same
US20230180475A1 (en) Method for manufacturing semiconductor device
JP2014056898A (ja) 不揮発性記憶装置
JP2020031113A (ja) 半導体記憶装置およびその製造方法
US9773859B2 (en) Non-volatile memory device
JP2010114153A (ja) 不揮発性半導体記憶装置
TWI768642B (zh) 半導體記憶裝置
US20170243817A1 (en) Semiconductor memory device
JP2018163965A (ja) 半導体記憶装置及びその製造方法
JP2022051289A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905