JP5543950B2 - 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP5543950B2
JP5543950B2 JP2011206893A JP2011206893A JP5543950B2 JP 5543950 B2 JP5543950 B2 JP 5543950B2 JP 2011206893 A JP2011206893 A JP 2011206893A JP 2011206893 A JP2011206893 A JP 2011206893A JP 5543950 B2 JP5543950 B2 JP 5543950B2
Authority
JP
Japan
Prior art keywords
channel body
film
embedded
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011206893A
Other languages
English (en)
Other versions
JP2013069831A (ja
Inventor
充 佐藤
恵 石月
大 木藤
篤史 今野
良宏 阿久津
傑 鬼頭
嘉晃 福住
竜太 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011206893A priority Critical patent/JP5543950B2/ja
Priority to US13/419,984 priority patent/US8669608B2/en
Publication of JP2013069831A publication Critical patent/JP2013069831A/ja
Application granted granted Critical
Publication of JP5543950B2 publication Critical patent/JP5543950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置に関する。
近年、多層の導電膜を一括加工してメモリの記憶容量を増加させる３次元積層型の不揮発性半導体記憶装置が提案されている。この不揮発性半導体記憶装置においては、交互に積層された絶縁膜と電極膜とを有する構造体と、構造体を貫通するシリコンピラーと、シリコンピラーと電極膜との間のメモリ膜と、が設けられる。この構造では、シリコンピラーと、各電極膜と、の交差部に、メモリセルが形成される。
３次元積層型の不揮発性半導体記憶装置を製造するには、先ず、導電膜の積層体を貫通するメモリホールを形成し、そのメモリホールの側壁に電荷蓄積膜を形成した後、メモリホール内にチャネルとなるシリコンを形成する。
このような不揮発性半導体記憶装置においては、メモリセルの制御性の向上が望まれる。
特開２００９−１３５３２４号公報
本発明の実施形態は、メモリセルの制御性を向上した不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置を提供する。
実施形態に係る不揮発性半導体記憶装置の製造方法は、第１積層体及び第２積層体を形成する工程と、貫通孔を形成する工程と、メモリ膜、ゲート絶縁膜及びチャネルボディを形成する工程と、第３絶縁層を形成する工程と、第１埋め込み部を形成する工程と、チャネルボディを露出させる工程と、第２埋め込み部を埋め込む工程と、を備える。
第１積層体及び第２積層体を形成する工程では、基板上に、複数の電極層と、複数の第１絶縁層と、を、各１層ずつ交互に積層した第１積層体を形成し、第１積層体の上に、選択ゲートと、第２絶縁層と、を含む第２積層体を形成する。
貫通孔を形成する工程では、第１積層体を積層方向に貫通する第１部分と、第１部分と連通し選択ゲートを積層方向に貫通する第２部分と、第２部分と連通し第２絶縁層を積層方向に貫通する第３部分と、を有する貫通孔を形成する。
メモリ膜、ゲート絶縁膜及びチャネルボディを形成する工程では、第１部分の側壁にメモリ膜を形成し、第２部分の側壁及び第３部分の側壁にゲート絶縁膜を形成し、メモリ膜の内側及びゲート絶縁膜の内側にチャネルボディを形成する。
第３絶縁層を形成する工程では、チャネルボディの内側に酸化シリコンを含む第３絶縁層を形成し、貫通孔における第２部分と第３部分との境界部分を第３絶縁層により閉塞する。
第１埋め込み部を形成する工程では、第３部分の内側における境界部分よりも上にシリコンを含む第１埋め込み部を形成する。
チャネルボディを露出させる工程では、第１埋め込み部の一部と、第３部分内の前記第３絶縁層の一部と、を除去して前記チャネルボディを露出させる。
第２埋め込み部を埋め込む工程では、第３部分の内側における第１埋め込み部の上に、第１埋め込み部よりも不純物濃度が高いシリコンを含む第２埋め込み部を埋め込む。
第１の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的斜視図である。 選択ゲート部分の模式的拡大断面図である。 メモリセル部分の模式的拡大断面図である。 メモリストリングの回路図である。 製造方法を例示するフローチャートである。 （ａ）〜（ｄ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｃ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 製造方法を例示する模式的断面図である。 第２の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 （ａ）〜（ｂ）は、製造方法を例示する模式的断面図である。 メモリストリングの他の具体例を示す模式的斜視図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的斜視図である。
図１では、不揮発性半導体記憶装置の一部を破断した模式的斜視図を表している。また、図１では、図を見やすくするために、絶縁部分の一部の図示を省略している。
図２は、選択ゲート部分の模式的拡大断面図である。
図３は、メモリセル部分の模式的拡大断面図である。
図４は、メモリストリングの回路図である。
先ず、実施形態に係る不揮発性半導体記憶装置１１０の概要について説明する。
本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、基板１０の主面１０ａに対して平行な方向であって相互に直交する２軸に沿った方向をＸ軸方向及びＹ軸方向とし、これらＸ軸方向及びＹ軸方向の双方に対して直交する軸に沿った方向をＺ軸方向とする。Ｚ軸に沿って基板１０の主面１０ａから離れる方向を上（上側）、その反対を下（下側）ということにする。図１に表す一部の破断面は、Ｙ軸方向の断面に対応する。
図１〜図３に表したように、不揮発性半導体記憶装置１１０は、第１積層体ＳＴ１と、第２積層体ＳＴ２と、メモリ膜３０と、ゲート絶縁膜ＧＤと、チャネルボディ（第１チャネルボディ２０及び第２チャネルボディ５１）と、第３絶縁層５２と、第１埋め込み部５３Ａと、第２埋め込み部５３Ｂと、を備える。
第１積層体ＳＴ１は、複数の絶縁層４２（第１絶縁層）と、複数の電極層ＷＬ１Ｄ、ＷＬ２Ｄ、ＷＬ３Ｄ、ＷＬ４Ｄ、ＷＬ１Ｓ、ＷＬ２Ｓ、ＷＬ３Ｓ、ＷＬ４Ｓと、を、各１層ずつ交互に積層した構造を含む。積層方向は、Ｚ軸方向である。
第２積層体ＳＴ２は、選択ゲートＳＧ（ソース側選択ゲートＳＧＳ及びドレイン側選択ゲートＳＧＤ）と、第２絶縁層４７と、を積層した構造を含む。
第１積層体ＳＴ１及び第２積層体ＳＴ２には、Ｚ軸方向に沿って第１積層体ＳＴ１及び第２積層体ＳＴ２を貫通するメモリホールＭＨ（貫通孔）が設けられる。
図２に表したように、メモリホールＭＨは、第１部分ＭＨ１、第２部分ＭＨ２及び第３部分ＭＨ３を有する。第１部分ＭＨ１は、第１積層体ＳＴ１を貫通する部分である。第２部分ＭＨ２は、第１部分ＭＨ１と連通し選択ゲートＳＧを貫通する部分である。第３部分ＭＨ３は、第２部分ＭＨ２と連通し第２絶縁層４７を貫通する部分である。
第１部分ＭＨ１の側壁１５ａには、メモリ膜３０が設けられる。第２部分ＭＨ２の側壁１５ｂ及び第３部分ＭＨ３の側壁１５ｃには、ゲート絶縁膜ＧＤが設けられる。
メモリホールＭＨ内において、ゲート絶縁膜ＧＤ及びメモリ膜３０の内側には、チャネルボディ（第１チャネルボディ２０及び第２チャネルボディ５１）が設けられる。第１チャネルボディ２０は、第１積層体ＳＴ１を貫通する半導体層を含む。第２チャネルボディ５１は、第２積層体ＳＴ２を貫通する半導体層を含む。第１チャネルボディ２０は、第２チャネルボディ５１と連続して設けられている。
メモリホールＭＨ内における第２チャネルボディ５１の内側には、第３絶縁層５２が設けられる。第３絶縁層５２は、酸化シリコンを含む。第３絶縁層５２は、メモリホールＭＨにおける第２部分ＭＨ２と第３部分ＭＨ３との境界部分ＢＰを閉塞するように設けられる。
第３部分ＭＨ３内における境界部分ＢＰよりも上には、シリコンを含む第１埋め込み部５３Ａが設けられる。また、第３部分ＭＨ３内において第１埋め込み部５３Ａの上には、第２埋め込み部５３Ｂが設けられる。
第２埋め込み部５３Ｂは、第２チャネルボディ５１と接触する。第２埋め込み部５３Ｂは、第１埋め込み部５３Ａよりも不純物濃度が高いシリコンを含む。第１埋め込み部５３Ａには、例えば、不純物を添加していない多結晶シリコンが用いられる。第２埋め込み部５３Ｂには、例えば、不純物を添加した多結晶シリコンが用いられる。
次に、不揮発性半導体記憶装置１１０の具体的な構成例について説明する。
図１に表したように、基板１０上には図示しない絶縁層を介してバックゲートＢＧが設けられている。バックゲートＢＧは、例えば不純物が添加された導電性を有するシリコン層である。
バックゲートＢＧ上には、複数の絶縁層４２（図２参照）と、複数の電極層ＷＬ１Ｄ、ＷＬ２Ｄ、ＷＬ３Ｄ、ＷＬ４Ｄ、ＷＬ１Ｓ、ＷＬ２Ｓ、ＷＬ３Ｓ、ＷＬ４Ｓと、が、それぞれ交互に積層されている。
電極層ＷＬ１Ｄと電極層ＷＬ１Ｓとは、同じ階層に設けられ、下から１層目の電極層を表す。電極層ＷＬ２Ｄと電極層ＷＬ２Ｓとは、同じ階層に設けられ、下から２層目の電極層を表す。電極層ＷＬ３Ｄと電極層ＷＬ３Ｓとは、同じ階層に設けられ、下から３層目の電極層を表す。電極層ＷＬ４Ｄと電極層ＷＬ４Ｓとは、同じ階層に設けられ、下から４層目の電極層を表す。
電極層ＷＬ１Ｄと電極層ＷＬ１Ｓとは、Ｙ軸方向に分断されている。電極層ＷＬ２Ｄと電極層ＷＬ２Ｓとは、Ｙ軸方向に分断されている。電極層ＷＬ３Ｄと電極層ＷＬ３Ｓとは、Ｙ軸方向に分断されている。電極層ＷＬ４Ｄと電極層ＷＬ４Ｓとは、Ｙ軸方向に分断されている。
電極層ＷＬ１Ｄと電極層ＷＬ１Ｓとの間、電極層ＷＬ２Ｄと電極層ＷＬ２Ｓとの間、電極層ＷＬ３Ｄと電極層ＷＬ３Ｓとの間、及び電極層ＷＬ４Ｄと電極層ＷＬ４Ｓとの間には、図７（ｂ）〜図８（ｂ）に示す絶縁膜４５が設けられている。
電極層ＷＬ１Ｄ〜ＷＬ４Ｄは、バックゲートＢＧとドレイン側選択ゲートＳＧＤとの間に設けられている。電極層ＷＬ１Ｓ〜ＷＬ４Ｓは、バックゲートＢＧとソース側選択ゲートＳＧＳとの間に設けられている。
電極層の層数は任意であり、図１に例示する４層に限らない。また、以下の説明において、各電極層ＷＬ１Ｄ〜ＷＬ４Ｄ及びＷＬ１Ｓ〜ＷＬ４Ｓを総称して、単に電極層ＷＬと表すこともある。
電極層ＷＬは、例えば不純物が添加され導電性を有するシリコン層である。電極層ＷＬは、例えばホウ素等の不純物がドープされた多結晶シリコン層である。絶縁層４２は、例えばシリコン酸化物を含むＴＥＯＳ（tetraethoxysilane）層である。
電極層ＷＬ４Ｄ上には、ドレイン側選択ゲートＳＧＤが設けられている。ドレイン側選択ゲートＳＧＤは、例えば不純物が添加され導電性を有するシリコン層である。ドレイン側選択ゲートＳＧＤは、例えばホウ素等の不純物がドープされた多結晶シリコン層である。
電極層ＷＬ４Ｓ上には、ソース側選択ゲートＳＧＳが設けられている。ソース側選択ゲートＳＧＳは、例えば不純物が添加され導電性を有するシリコン層である。ソース側選択ゲートＳＧＳは、例えばホウ素等の不純物がドープされた多結晶シリコン層である。
ドレイン側選択ゲートＳＧＤとソース側選択ゲートＳＧＳとは、Ｙ軸方向に分断されている。なお、以下の説明において、ドレイン側選択ゲートＳＧＤとソース側選択ゲートＳＧＳとを区別することなく単に選択ゲートＳＧと表すこともある。
ソース側選択ゲートＳＧＳ上には、ソース線ＳＬが設けられている。ソース線ＳＬは、例えば、金属層である。
ドレイン側選択ゲートＳＧＤ及びソース線ＳＬ上には、複数本のビット線ＢＬが設けられている。各ビット線ＢＬはＹ軸方向に延在する。
バックゲートＢＧ及びこのバックゲートＢＧ上の第１積層体ＳＴ１には、Ｕ字状のメモリホールＭＨが複数形成されている。電極層ＷＬ１Ｄ〜ＷＬ４Ｄ及びドレイン側選択ゲートＳＧＤには、それらを貫通しＺ軸方向に延びるホールが形成されている。電極層ＷＬ１Ｓ〜ＷＬ４Ｓ及びソース側選択ゲートＳＧＳには、それらを貫通しＺ軸方向に延びるホールが形成されている。それらＺ軸方向に延びる一対のホールは、バックゲートＢＧ内に形成された凹部８１（図６（ｂ）に示す）を介してつながり、Ｕ字状のメモリホールＭＨを構成する。
メモリホールＭＨの内部には、第１チャネルボディ２０及び第２チャネルボディ５１が設けられている。第１チャネルボディ２０及び第２チャネルボディ５１は、例えばシリコン膜である。
第１チャネルボディ２０と、メモリホールＭＨの内壁との間にはメモリ膜３０が設けられている。
ドレイン側選択ゲートＳＧＤと第２チャネルボディ５１との間、及びソース側選択ゲートＳＧＳと第２チャネルボディ５１との間には、ゲート絶縁膜ＧＤが設けられている。
なお、図１においてメモリホールＭＨ内のすべてをチャネルボディで埋める構造に限らず、メモリホールＭＨの中心軸側に空洞部が残るようにチャネルボディを形成してもよい。あるいは、そのチャネルボディ内側の空洞部に絶縁物を埋め込んだ構造であってもよい。
メモリセルトランジスタ（以下、単にメモリセルＭＣとも言う）における各電極層ＷＬと第１チャネルボディ２０との間にはメモリ膜３０が設けられる。図３に表したように、メモリ膜３０は、電極層ＷＬ側から順に第１の絶縁膜としてブロック膜３１、電荷蓄積膜３２及び第２の絶縁膜としてトンネル膜３３を含む。ブロック膜３１は電極層ＷＬに接し、トンネル膜３３は第１チャネルボディ２０に接し、ブロック膜３１とトンネル膜３３との間に電荷蓄積膜３２が設けられている。
第１チャネルボディ２０は、メモリセルトランジスタにおけるチャネルとして機能する。電極層ＷＬはコントロールゲートとして機能する。電荷蓄積膜３２は第１チャネルボディ２０から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、第１チャネルボディ２０と各電極層ＷＬとの交差部分にメモリセルＭＣが形成される。メモリセルＭＣは、チャネルの周囲をコントロールゲートによって囲まれた構造を有する。
メモリセルＭＣは、例えばチャージトラップ型の情報記憶領域である。電荷蓄積膜３２は、電荷を捕獲するトラップサイトを多数有する。電荷蓄積膜３２は、例えばシリコン窒化膜である。
トンネル膜３３は、例えばシリコン酸化膜である。トンネル膜３３は、電荷蓄積膜３２に第１チャネルボディ２０から電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷が第１チャネルボディ２０へ拡散する際の電位障壁となる。
ブロック膜３１は、例えばシリコン酸化膜である。ブロック膜３１は、電荷蓄積膜３２に蓄積された電荷の電極層ＷＬへの拡散を防止する。
メモリ膜３０は、例えば一対のシリコン酸化膜（ブロック膜３１及びトンネル膜３３）でシリコン窒化膜（電荷蓄積膜３２）を挟んだＯＮＯ（Oxide-Nitride-Oxide）構造を有する。
ドレイン側選択ゲートＳＧＤ、第２チャネルボディ５１及びそれらの間のゲート絶縁膜ＧＤは、ドレイン側選択トランジスタＳＴＤを構成する。ドレイン側選択トランジスタＳＴＤにおける第２チャネルボディ５１は、ビット線ＢＬと接続されている。
ソース側選択ゲートＳＧＳ、第２チャネルボディ５１及びそれらの間のゲート絶縁膜ＧＤは、ソース側選択トランジスタＳＴＳを構成する。ソース側選択トランジスタＳＴＳにおける第２チャネルボディ５１は、ソース線ＳＬと接続されている。
なお、以下の説明において、ドレイン側選択トランジスタＳＴＤとソース側選択トランジスタＳＴＳとを区別することなく単に選択トランジスタＳＴと表すこともある。
バックゲートＢＧ、このバックゲートＢＧ内に設けられた第１チャネルボディ２０及びメモリ膜３０は、バックゲートトランジスタＢＧＴを構成する。
ドレイン側選択トランジスタＳＴＤとバックゲートトランジスタＢＧＴとの間には、各電極層ＷＬ４Ｄ〜ＷＬ１ＤをコントロールゲートとするメモリセルＭＣが複数設けられている。同様に、バックゲートトランジスタＢＧＴとソース側選択トランジスタＳＴＳの間にも、各電極層ＷＬ１Ｓ〜ＷＬ４ＳをコントロールゲートとするメモリセルＭＣが複数設けられている。
それら複数のメモリセルＭＣ、ドレイン側選択トランジスタＳＴＤ、バックゲートトランジスタＢＧＴ及びソース側選択トランジスタＳＴＳは、第１チャネルボディ２０及び第２チャネルボディ５１を通じて直列接続され、Ｕ字状の１つのメモリストリングＭＳを構成する。
図４に表したように、１つのメモリストリングＭＳは、ソース線ＳＬとビット線ＢＬとの間に複数のメモリセルＭＣが直列接続された回路構成を有する。ソース線ＳＬとソース線側のメモリセルＭＣとの間にはソース側選択トランジスタＳＴＳが接続される。ビット線ＢＬとビット線側のメモリセルＭＣとの間にはドレイン側選択トランジスタＳＴＤが接続される。Ｕ字状のメモリストリングＭＳの中央には、バックゲートトランジスタＢＧＴが接続される。
１つのメモリストリングＭＳは、複数の電極層ＷＬを含む積層体（例えば、第１積層体ＳＴ１）の積層方向に延びる一対の柱状部ＣＬと、バックゲートＢＧに埋め込まれ、一対の柱状部ＣＬの下端をつなぐ連結部ＪＰとを有する。このメモリストリングＭＳがＸ軸方向及びＹ軸方向に複数配列されていることにより、複数のメモリセルＭＣがＸ軸方向、Ｙ軸方向及びＺ軸方向に３次元的に設けられている。
複数のメモリストリングＭＳは、基板１０におけるメモリセルアレイ領域に設けられている。基板１０におけるメモリセルアレイ領域の例えば周辺には、メモリセルアレイを制御する周辺回路が設けられている。
不揮発性半導体記憶装置１１０では、第１チャネルボディ２０及び第２チャネルボディ５１の内側に酸化シリコンを含む第３絶縁層５２が設けられている。これにより、不揮発性半導体記憶装置１１０では、第１チャネルボディ２０及び第２チャネルボディ５１の内側に窒化シリコンを含む絶縁層が設けられている場合に比べて、電荷トラップが減少する。不揮発性半導体記憶装置１１０では、電荷トラップによるメモリセルＭＣの電流・電圧特性のばらつきが抑制される。したがって、メモリセルＭＣのトランジスタ特性が安定する。
また、第３部分ＭＨ３に埋め込まれる第１埋め込み部５３Ａとして、第２埋め込み部５３Ｂよりも不純物濃度の低い材料（例えば、ノンドープの多結晶シリコン）を用いることで、第３部分ＭＨ３への埋め込み性能が高まる。したがって、製造工程で行う第１埋め込み部５３Ａのエッチバックの制御性が高まり、第２埋め込み部５３Ｂがより選択ゲートＳＧに近づくことで、配線（ビット線ＢＬ及びソース線ＳＬ）と、選択トランジスタＳＴとの間の寄生抵抗が抑制される。これにより、不揮発性半導体記憶装置１１０では、メモリセルＭＣの制御性が高まる。
次に、実施形態に係る不揮発性半導体記憶装置１１０の製造方法を説明する。
図５は、製造方法を例示するフローチャートである。
不揮発性半導体記憶装置１１０の製造方法は、第１積層体及び第２積層体の形成（ステップＳ１０１）と、貫通孔の形成（ステップＳ１０２）と、メモリ膜、ゲート絶縁膜及びチャネルボディの形成（ステップＳ１０３）と、第３絶縁層の形成（ステップＳ１０４）と、第１埋め込み部の形成（ステップＳ１０５）と、チャネルボディの露出（ステップＳ１０６）と、第２埋め込み部の形成（ステップＳ１０７）と、を備える。
次に、具体的な製造方法の一例を説明する。
図６（ａ）〜図１２は、不揮発性半導体記憶装置の製造方法を例示する模式的断面図である。
基板１０上には、図示しない絶縁層を介してバックゲートＢＧが設けられる。バックゲートＢＧは、例えばホウ素等の不純物がドープされた多結晶シリコン層である。そのバックゲートＢＧ上に、図６（ａ）に示すように、レジスト９４を形成する。レジスト９４は、パターニングされ、選択的に形成された開口９４ａを有する。
次に、レジスト９４をマスクにして、バックゲートＢＧを選択的にドライエッチングする。これにより、図６（ｂ）に示すように、バックゲートＢＧに凹部８１が形成される。
次に、図６（ｃ）に示すように、凹部８１に犠牲膜８２を埋め込む。犠牲膜８２は、例えば、シリコン窒化膜、ノンドープシリコン膜である。その後、犠牲膜８２を全面エッチングして、図６（ｄ）に示すように、凹部８１と凹部８１との間のバックゲートＢＧの表面を露出させる。
次に、図７（ａ）に示すように、バックゲートＢＧ上に絶縁膜４１を形成した後、その上に、複数の電極層ＷＬ及び複数の絶縁層４２を含む第１積層体ＳＴ１を形成する。電極層ＷＬと絶縁層４２とは交互に積層され、絶縁層４２は電極層ＷＬ間に介在される。最上層の電極層ＷＬ上には、絶縁膜４３が形成される。なお、便宜上、第１積層体ＳＴ１は、絶縁膜４１及び４３を含んでいてもよい。
次に、フォトリソグラフィ及びエッチングにより、第１積層体ＳＴ１を分断し、絶縁膜４１に達する溝を形成した後、その溝を、図７（ｂ）に示すように、絶縁膜４５で埋め込む。
溝を絶縁膜４５で埋め込んだ後、全面エッチングにより絶縁膜４３を露出させる。その絶縁膜４３上には、図７（ｃ）に示すように、絶縁膜４６が形成される。さらに、絶縁膜４６上には、選択ゲートＳＧ及び絶縁層４７を含む第２積層体ＳＴ２が形成される。絶縁膜４６上に選択ゲートＳＧが形成され、選択ゲートＳＧ上に絶縁層４７が形成される。なお、便宜上、第２積層体ＳＴ２は、絶縁膜４６を含んでいてもよい。
図７（ａ）〜（ｃ）に示す工程は、図５に表したステップＳ１０１の一例である。
次に、図８（ａ）に示すように、バックゲートＢＧ上の第１積層体ＳＴ１及び第２積層体ＳＴ２に、ホールｈを形成する。ホールｈは、図示しないマスクを用いた例えばＲＩＥ（Reactive Ion Etching）法で形成される。ホールｈの下端は犠牲膜８２に達し、ホールｈの底部に犠牲膜８２が露出する。犠牲膜８２のほぼ中央に位置する絶縁膜４５を挟むように、一対のホールｈが１つの犠牲膜８２上に位置する。
次に、犠牲膜８２を例えばウェットエッチングによりホールｈを通じて除去する。このときのエッチング液としては、例えばＫＯＨ（水酸化カリウム）溶液等のアルカリ系薬液、あるいは、温度条件によりエッチングレートが調整されたリン酸溶液（Ｈ３ＰＯ４）を用いることができる。
これにより、犠牲膜８２は、図８（ｂ）に示すように、除去される。犠牲膜８２の除去により、バックゲートＢＧに凹部８１が形成される。１つの凹部８１につき、一対のホールｈがつながっている。すなわち、一対のホールｈのそれぞれの下端が１つの共通の凹部８１とつながり、１つのＵ字状のメモリホールＭＨが形成される。
図８（ａ）〜（ｂ）に示す工程は、図５に表したステップＳ１０２の一例である。
メモリホールＭＨにおける第２積層体については、図９（ａ）〜図１２に例示する工程が行われる。
先ず、先に例示した工程で図９（ａ）に表したようなメモリホールＭＨを形成した後、メモリホールＭＨ内に露出する電極層ＷＬ及び選択ゲートＳＧの表面に形成された自然酸化膜を、弗酸等により除去する。弗酸等の処理によって、第３部分ＭＨ３の孔径φ３は、第２部分ＭＨ２の孔径φ２に比べて大きくなる。第２部分ＭＨ２と、第３部分ＭＨ３との間には、例えば５ナノメートル（ｎｍ）程度の段差が設けられる。
次に、図９（ｂ）に表したように、メモリホールＭＨ内における第２部分ＭＨ２の側壁１５ｂ及び第３部分ＭＨ３の側壁１５ｃにゲート絶縁膜ＧＤを形成する。また、第１部分ＭＨ１の側壁１５ａにメモリ膜３０を形成する。
さらに、ゲート絶縁膜ＧＤ及びメモリ膜３０の内側に、第１チャネルボディ２０及び第２チャネルボディ５１を形成する。第１チャネルボディ２０及び第２チャネルボディ５１は、例えば多結晶シリコン膜である。第１チャネルボディ２０及び第２チャネルボディ５１は、例えばＣＶＤ（Chemical Vapor Deposition）法によって形成される。
図９（ｂ）に示す工程は、図５に表したステップＳ１０３の一例である。
その後、第２部分ＭＨ２と第３部分ＭＨ３との段差部分の第２チャネルボディ５１（例えば、多結晶シリコン膜）に向けて、例えば砒素をイオン注入する。このイオン注入後、メモリホールＭＨ内のフォトレジストＰＲ１を除去する。
次に、図１０（ａ）に表したように、第３部分ＭＨ３の第２チャネルボディ５１に、例えば砒素をイオン注入する。イオンは、例えばＺ軸に対して５度の角度で注入される。
次に、図１０（ｂ）に表したように、メモリホールＭＨ内にフォトレジストＰＲ３を塗布し、第３部分ＭＨ３の途中までエッチバックする。そして、フォトレジストＰＲ３よりも上側の第２チャネルボディ５１の一部（メモリホールＭＨの開口端部分）を除去する。例えば、不純物を導入した多結晶シリコンに熱が加わると体積膨張することが知られている。メモリホールＭＨの開口端部分では、第２チャネルボディ５１が膨らみ、オーバーハング形状になっている。このオーバーハングを除去することで、その後の工程で、メモリホールＭＨ内への材料の埋め込み特性を向上させる。
次に、図１１（ａ）に表したように、第２絶縁層４７の表面のゲート絶縁膜ＧＤ及び第２チャネルボディ５１を除去する。その後、メモリホールＭＨ内における第１チャネルボディ２０及び第２チャネルボディ５１の内側に、第３絶縁層５２を形成する。第３絶縁層５２は、酸化シリコンを含む。第３絶縁層５２は、例えばＡＬＤ（Atomic Layer Deposition）法によって形成される。第３絶縁層５２は、メモリホールＭＨにおける第２部分ＭＨ２と第３部分ＭＨ３との境界部分ＢＰが第３絶縁層５２によって閉塞されるまで形成される。
その後、第３部分ＭＨ３の内側における境界部分ＢＰよりも上に、第１埋め込み部５３Ａを埋め込む。第１埋め込み部５３Ａは、例えばノンドープの多結晶シリコンを含む。第１埋め込み部５３Ａは、例えばＣＶＤ法によって形成される。
図１１（ａ）に示す工程は、図５に表したステップＳ１０４〜ステップＳ１０５の一例である。
次に、図１１（ｂ）に表したように、第３部分ＭＨ３内の第３絶縁層５２の一部を除去し、第２チャネルボディ５１を露出させる。例えば、弗酸を用いた等方性エッチングにより、第１埋め込み部５３Ａよりも上側の第３絶縁層５２を除去する。これにより、第２チャネルボディ５１を露出させる。このエッチングでは、第３絶縁層５２のエッチング速度が、第１埋め込み部５３Ａのエッチング速度よりも速いエッチャントを用いる。これにより、露出した第３絶縁層５２は除去され、第１埋め込み部５３Ａによって被覆された第３絶縁層５２は残る。
次に、第３部分ＭＨ３の内側における第１埋め込み部５３Ａの上に、第２埋め込み部５３Ｂを埋め込む。第２埋め込み部５３Ｂは、例えば、燐をドープした多結晶シリコンを含む。第２埋め込み部５３Ｂは、例えばＣＶＤ法によって形成される。第２埋め込み部５３Ｂは、第３部分ＭＨ３において露出した第２チャネルボディ５１と接触する。第２埋め込み部５３Ｂは、第２チャネルボディ５１と、その後に形成する金属配線（ソース線ＳＬ、ビット線ＢＬ）と、を電気的に接続する。
図１１（ｂ）に示す工程は、図５に表したステップＳ１０６〜ステップＳ１０７の一例である。
その後、図１２に表したように、第２埋め込み部５３Ｂの上に、金属配線であるソース線ＳＬまたはビット線ＢＬを形成する。
実施形態に係る製造方法では、メモリホールＭＨには、円筒状の第１チャネルボディ２０及び第２チャネルボディ５１が形成され、芯の部分には酸化シリコンを含む第３絶縁層５２が設けられる。シリコン酸化膜は、シリコン窒化膜よりも電荷トラップが少ない膜である。そのため、第３絶縁層５２が設けられることで、電荷トラップによる電流・電圧特性のばらつきが抑制される。これにより、メモリセルＭＣのトランジスタ特性が安定する。
また、第１埋め込み部５３Ａの不純物濃度は、第２埋め込み部５３Ｂの不純物濃度よりも低い。第１埋め込み部５３Ａに用いられる、例えばノンドープの多結晶シリコンは、シリコン窒化膜よりも埋め込み性能が高い。そのため、第１埋め込み部５３Ａをエッチバックする際の深さの制御性が高い。第２埋め込み部５３Ｂがより選択ゲートＳＧに近づくことで、ビット線ＢＬ及びソース線ＳＬと、選択トランジスタＳＴとの間の寄生抵抗が抑制され、メモリセルＭＣの制御性が高まる。
（第２の実施形態）
図１３は、第２の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図１３では、不揮発性半導体記憶装置の選択ゲート部分の模式的拡大図を表している。
図１３に表したように、第２の実施形態に係る不揮発性半導体記憶装置１２０の第２埋め込み部５３Ｂは、接続部５３０と、延在部５３１と、を有する。延在部５３１は、接続部５３０から下方に伸びる部分である。接続部５３０は、第１埋め込み部５３Ａと、ソース線ＳＬ及びビット線ＢＬとの間に設けられる。延在部５３１は、第１埋め込み部５３Ａと、第３絶縁層５２との間に設けられる。
第２の実施形態に係る不揮発性半導体記憶装置１２０では、延在部５３１が設けられているため、第１の実施形態に係る不揮発性半導体記憶装置１１０よりも、第２埋め込み部５３Ｂと第２チャネルボディ５１との接触面積が広い。したがって、不揮発性半導体記憶装置１２０では、ソース線ＳＬ及びビット線ＢＬと、第２チャネルボディ５１との間の寄生抵抗が抑制され、メモリセルＭＣの制御性が高まる。
次に、実施形態に係る不揮発性半導体記憶装置１２０の製造方法を説明する。
図１４（ａ）〜図１５は、不揮発性半導体記憶装置の製造方法を例示する模試的断面図である。
不揮発性半導体記憶装置１２０の製造方法において、図６（ａ）〜図１０（ｂ）に例示した処理は第１の実施形態に係る不揮発性半導体記憶装置１１０の製造方法の工程と同じである。
次に、図１４（ａ）に表したように、第３部分ＭＨ３内の第３絶縁層５２の一部を除去し、第２チャネルボディ５１を露出させる。例えば、弗酸を用いた等方性エッチングにより、少なくとも第１埋め込み部５３Ａの上側の第３絶縁層５２を除去する。これにより、第２チャネルボディ５１を露出させる。
また、このエッチングを行う際、エッチング条件の調整によって、第１埋め込み部５３Ａと第２チャネルボディ５１との間の第３絶縁層５２の一部も除去する。例えば、エッチング時間を調整することで、第１埋め込み部５３Ａの上面より下の位置まで第３絶縁層５２をエッチングする。このエッチングにより、第３絶縁層５２は第１埋め込み部５３Ａの表面よりも後退する。すなわち、第１埋め込み部５３Ａと第２チャネルボディ５１との間で第３絶縁層５２が除去された部分は、凹部５２ｈになる。
次に、図１４（ｂ）に表したように、第３部分ＭＨ３の内側における第１埋め込み部５３Ａの上及び凹部５２ｈ内に、第２埋め込み部５３Ｂを埋め込む。第３部分ＭＨ３の内側において、第１埋め込み部５３Ａの上に形成された第２埋め込み部５３Ｂは接続部５３０になり、凹部５２ｈ内に埋め込まれた第２埋め込み部５３Ｂは延在部５３１になる。
延在部５３１のＺ軸方向に沿った深さは、凹部５２ｈの深さによって決定される。凹部５２ｈの深さは、第３絶縁層５２のエッチング条件によって設定される。したがって、第３絶縁膜層５２のエッチング条件によって、延在部５３１の深さが設定される。
その後、図１５に表したように、第２埋め込み部５３Ｂの上に、金属配線であるソース線ＳＬまたはビット線ＢＬを形成する。
実施形態に係る製造方法では、第３絶縁層５２のエッチング条件によって延在部５３１の深さが設定され、ソース線ＳＬ及びビット線ＢＬと、第２チャネルボディ５１との間の寄生抵抗を抑制した不揮発性半導体記憶装置１２０が提供される。
（第３の実施形態）
次に、第３の実施形態に係る不揮発性半導体記憶装置の製造方法を説明する。
図１６（ａ）〜図１８（ｂ）は、第３の実施形態に係る揮発性半導体記憶装置の製造方法を例示する模式的断面図である。
第３の実施形態に係る不揮発性半導体記憶装置の製造方法において、図６（ａ）〜図９（ａ）に例示した処理は第１の実施形態に係る不揮発性半導体記憶装置１１０の製造方法の工程と同じである。
次に、図１６（ａ）に表したように、メモリホールＭＨ内における第２部分ＭＨ２の側壁１５ｂ及び第３部分ＭＨ３の側壁１５ｃにゲート絶縁膜ＧＤを形成する。また、第１部分ＭＨ１の側壁１５ａにメモリ膜３０を形成する。
さらに、ゲート絶縁膜ＧＤ及びメモリ膜３０の内側に、第１チャネルボディ２０及び第２チャネルボディ５１を形成する。第１チャネルボディ２０及び第２チャネルボディ５１は、例えば多結晶シリコン膜である。第１チャネルボディ２０及び第２チャネルボディ５１は、例えばＣＶＤ法によって形成される。
次に、図１６（ｂ）に表したように、第２絶縁層４７の上、及びメモリホールＭＨ内にフォトレジストＰＲ４を塗布し、エッチバックした後、第３部分ＭＨ３の上端部側壁に設けられた第２チャネルボディ５１（多結晶シリコン）の肩部を除去する。この際、第２絶縁層４７の平坦部に形成された第２チャネルボディ５１（多結晶シリコン）とゲート絶縁膜ＧＤも除去される。その後、フォトレジストＰＲ４を除去する。
次に、図１７（ａ）に表したように、メモリホールＭＨ内における第１チャネルボディ２０及び第２チャネルボディ５１の内側に、第３絶縁層５２を形成する。第３絶縁層５２は、酸化シリコンを含む。第３絶縁層５２は、例えばＡＬＤ法によって形成される。第３絶縁層５２は、メモリホールＭＨにおける第２部分ＭＨ２と第３部分ＭＨ３との境界部分ＢＰが第３絶縁層５２によって閉塞されるまで形成される。
第３絶縁層５２を形成した後は、この第３絶縁層５２を介して、第２部分ＭＨ２と第３部分ＭＨ３との段差部分の第２チャネルボディ５１（例えば、多結晶シリコン膜）、及び第３部分ＭＨ３の第２チャネルボディ５１（例えば、多結晶シリコン膜）に向けて、例えば砒素をイオン注入する。このイオン注入では、第２チャネルボディ５１のほか、境界部分ＢＰを閉塞する第３絶縁層５２の部分５２ａにもイオンが注入される。部分５２ａの不純物濃度は、境界部分ＢＰよりも下側（第２部分ＭＨ２側）の第３絶縁層５２の不純物濃度よりも高い。部分５２ａの不純物濃度は、例えば１×１０１８ｃｍ−３を超える。
次に、図１７（ｂ）に表したように、第３部分ＭＨ３の内側における境界部分ＢＰよりも上に、第１埋め込み部５３Ａを埋め込む。第１埋め込み部５３Ａは、例えばノンドープの多結晶シリコンを含む。第１埋め込み部５３Ａは、例えばＣＶＤ法によって形成される。第１埋め込み部５３Ａは、第３部分ＭＨ３に埋め込まれた後、所定の深さまでエッチバックされる。このエッチングでは、第１埋め込み部５３Ａのエッチング速度が、第３絶縁層５２のエッチング速度よりも速いエッチャントを用いる。これにより、第３部分ＭＨ３の上部側壁には第３絶縁層５２が残存する。
次に、図１８（ａ）に表したように、第３部分ＭＨ３内の第３絶縁層５２の一部を除去し、第２チャネルボディ５１を露出させる。例えば、弗酸を用いた等方性エッチングにより、第１埋め込み部５３Ａよりも上側の第３絶縁層５２を除去する。これにより、第２チャネルボディ５１を露出させる。このエッチングでは、第３絶縁層５２のエッチング速度が、第１埋め込み部５３Ａのエッチング速度よりも速いエッチャントを用いる。これにより、露出した第３絶縁層５２は除去され、第１埋め込み部５３Ａによって被覆された第３絶縁層５２は残る。
次に、第３部分ＭＨ３の内側における第１埋め込み部５３Ａの上に、第２埋め込み部５３Ｂを埋め込む。第２埋め込み部５３Ｂは、例えば、燐をドープした多結晶シリコンを含む。第２埋め込み部５３Ｂは、例えばＣＶＤ法によって形成される。第２埋め込み部５３Ｂは、第３部分ＭＨ３において露出した第２チャネルボディ５１と接触する。第２埋め込み部５３Ｂは、第２チャネルボディ５１と、その後に形成する金属配線（ソース線ＳＬ、ビット線ＢＬ）と、を電気的に接続する。
その後、図１８（ｂ）に表したように、第２埋め込み部５３Ｂの上に、金属配線であるソース線ＳＬまたはビット線ＢＬを形成する。
実施形態に係る製造方法では、図１７（ａ）に表したイオン注入の際、第２チャネルボディ５１のほか、境界部分ＢＰを閉塞する第３絶縁層５２にも例えば砒素のイオンが高濃度で注入される。このため、メモリセルＭＣや選択トランジスタＳＴを形成した後の熱工程において、第２チャネルボディ５１に注入した砒素等の不純物の第３絶縁層５２側への抜けが抑制される。第２チャネルボディ５１の不純物濃度を高く保つと、選択ゲートＳＧ側でのＧＩＤＬ（Gate Induced Drain Leakage）電流の発生効率が高まり、メモリの消去特性が向上する。これにより、メモリセルＭＣの制御性が高まる。
なお、第３の実施形態において、図１３に表したような延在部５３１を第２埋め込み部５３Ｂに設けるようにしてもよい。延在部５３１を設けるには、図１８（ａ）に表した第３絶縁層５２のエッチングを行う際、図１４（ａ）に表したように、エッチング条件を調整して第１埋め込み部５３Ａと第２チャネルボディ５１との間に凹部５２ｈを形成し、この凹部５２ｈ内にも第２埋め込み部５３Ｂを埋め込むようにすればよい。
上記説明したメモリストリングはＵ字状であるが、メモリストリングはＵ字状に限らず、Ｉ字状であってもよい。
図１９は、メモリストリングの他の具体例を示す模式的斜視図である。
図１９には、Ｉ字状のメモリストリングが表されている。図１９では、導電部分のみを示し、絶縁部分の図示は省略している。
この構造では、基板１０上にソース線ＳＬが設けられ、その上にソース側選択ゲート（または下部選択ゲート）ＳＧＳが設けられ、その上に複数（例えば４層）の電極層ＷＬが設けられ、最上層の電極層ＷＬとビット線ＢＬとの間にドレイン側選択ゲート（または上部選択ゲート）ＳＧＤが設けられている。
この構造においては、メモリストリングの上端部に設けられた選択トランジスタＳＴに対して、図９（ａ）〜図１２、図１４（ａ）〜図１５、図１６（ａ）〜図１８（ｂ）を参照して前述したプロセス及び構造が適用される。
以上説明したように、実施形態によれば、メモリセルの制御性を向上した不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置が提供される。
なお、上記に本実施の形態及びその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、１０ａ…主面、２０…第１チャネルボディ、３０…メモリ膜、３１…ブロック膜、３２…電荷蓄積膜、３３…トンネル膜、４２…絶縁層、４７…第２絶縁層、５１…第２チャネルボディ、５２…第３絶縁層、５２ｈ…凹部、５３Ａ…第１埋め込み部、５３Ｂ…第２埋め込み部、１１０，１２０…不揮発性半導体記憶装置、５３０…接続部、５３１…延在部、ＢＧ…バックゲート、ＢＬ…ビット線、ＢＰ…境界部分、ＧＤ…ゲート絶縁膜、ＭＣ…メモリセル、ＭＨ…メモリホール、ＭＨ１…第１部分、ＭＨ２…第２部分、ＭＨ３…第３部分、ＭＳ…メモリストリング、ＳＧ…選択ゲート、ＳＬ…ソース線、ＳＴ…選択トランジスタ、ＳＴ１…第１積層体、ＳＴ２…第２積層体、ＷＬ…電極層

Claims (7)

  1. 基板上に、複数の電極層と、複数の第１絶縁層と、を、各１層ずつ交互に積層した第１積層体を形成し、前記第１積層体の上に、選択ゲートと、第２絶縁層と、を含む第２積層体を形成する工程と、
    前記第１積層体を積層方向に貫通する第１部分と、前記第１部分と連通し前記選択ゲートを前記積層方向に貫通する第２部分と、前記第２部分と連通し前記第２絶縁層を前記積層方向に貫通する第３部分と、を有する貫通孔を形成する工程と、
    前記第１部分の側壁にメモリ膜を形成し、前記第２部分の側壁及び前記第３部分の側壁にゲート絶縁膜を形成し、前記メモリ膜の内側及び前記ゲート絶縁膜の内側にチャネルボディを形成する工程と、
    前記チャネルボディの内側に酸化シリコンを含む第３絶縁層を形成し、前記貫通孔における前記第２部分と前記第３部分との境界部分を前記第３絶縁層により閉塞する工程と、
    前記第３部分の内側における前記境界部分よりも上にシリコンを含む第１埋め込み部を形成する工程と、
    前記第１埋め込み部の一部と、前記第３部分内の前記第３絶縁層の一部と、を除去して前記チャネルボディを露出させる工程と、
    前記第３部分の内側における前記第１埋め込み部の上に、前記第１埋め込み部よりも不純物濃度の高いシリコンを含む第２埋め込み部を埋め込む工程と、
    を備えた不揮発性半導体記憶装置の製造方法。
  2. 前記貫通孔を形成する工程は、前記第３部分の孔径を、前記第２部分の孔径よりも大きくすることを含む請求項１記載の不揮発性半導体記憶装置の製造方法。
  3. 前記チャネルボディを露出させる工程は、前記第３絶縁膜を前記第１埋め込み部の表面よりも後退させた凹部を形成することを含み、
    前記第２埋め込み部を埋め込む工程は、前記凹部内に前記第２埋め込み部を埋め込むことを含む請求項１または２に記載の不揮発性半導体記憶装置の製造方法。
  4. 前記メモリ膜、前記ゲート絶縁膜及び前記チャネルボディを形成する工程は、前記第３部分の側壁に設けられた前記チャネルボディに不純物イオンを注入することを含む請求項１〜３のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
  5. 前記第３絶縁膜を形成する工程を形成する工程は、前記第３絶縁膜を介して前記第３部分の側壁に設けられた前記チャネルボディに不純物イオンを注入することを含む請求項１〜３のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
  6. 基板上に設けられた第１積層体であって、複数の電極層と複数の第１絶縁層とが各１層ずつ交互に積層された第１積層体と、
    前記第１積層体の上に設けられた第２積層体であって、選択ゲートと、前記選択ゲートの上に設けられた第２絶縁層と、を含む第２積層体と、
    前記第１積層体及び前記第２積層体を積層方向に貫通する貫通孔のうち前記第１積層体を貫通する第１部分の側壁に設けられたメモリ膜と、
    前記貫通孔のうち前記選択ゲートを貫通する第２部分の側壁と、前記貫通孔のうち前記第２絶縁膜を貫通する第３部分の側壁と、に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の内側及び前記メモリ膜の内側に設けられたチャネルボディと、
    前記チャネルボディの内側に設けられ、前記貫通孔における前記第２部分と前記第３部分との境界部分を閉塞する酸化シリコンを含む前記第３絶縁層と、
    前記第３部分内における前記境界部分よりも上に設けられたシリコンを含む第１埋め込み部と、
    前記第３部分内において前記第１埋め込み部の上に設けられ、前記チャネルボディと接触し、前記第１埋め込み部よりも不純物濃度が高いシリコンを含む第２埋め込み部と、
    を備えた不揮発性半導体記憶装置。
  7. 前記第２埋め込み部は、前記第１埋め込み部と、前記チャネルボディと、の間に設けられた延在部を有する請求項６記載の不揮発性半導体記憶装置。


JP2011206893A 2011-09-22 2011-09-22 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 Active JP5543950B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011206893A JP5543950B2 (ja) 2011-09-22 2011-09-22 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
US13/419,984 US8669608B2 (en) 2011-09-22 2012-03-14 Method for manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011206893A JP5543950B2 (ja) 2011-09-22 2011-09-22 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2013069831A JP2013069831A (ja) 2013-04-18
JP5543950B2 true JP5543950B2 (ja) 2014-07-09

Family

ID=47910308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011206893A Active JP5543950B2 (ja) 2011-09-22 2011-09-22 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US8669608B2 (ja)
JP (1) JP5543950B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011389A (ja) 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014183304A (ja) 2013-03-19 2014-09-29 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2014187329A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
US9018064B2 (en) * 2013-07-10 2015-04-28 Varian Semiconductor Equipment Associates, Inc. Method of doping a polycrystalline transistor channel for vertical NAND devices
JP2015056443A (ja) * 2013-09-10 2015-03-23 株式会社東芝 不揮発性記憶装置の製造方法
US9583505B2 (en) * 2014-06-05 2017-02-28 Kabushiki Kaisha Toshiba Non-volatile memory device
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
US20160268289A1 (en) * 2014-09-08 2016-09-15 Kabushiki Kaisha Toshiba Integrated circuit device and method for manufacturing the same
US9761601B2 (en) * 2015-01-30 2017-09-12 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9748337B2 (en) * 2015-03-12 2017-08-29 Kabushiki Kaisha Toshiba Semiconductor memory device
US9935118B1 (en) * 2016-09-13 2018-04-03 Toshiba Memory Corporation Semiconductor memory device
KR102337640B1 (ko) 2017-04-25 2021-12-13 삼성전자주식회사 3차원 반도체 소자
KR102373616B1 (ko) 2017-07-06 2022-03-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN109473441B (zh) * 2017-08-31 2021-08-31 长江存储科技有限责任公司 一种3d nand存储器存储单元结构
KR102550605B1 (ko) * 2018-08-28 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP2020155450A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595175B2 (ja) * 1998-11-18 2004-12-02 株式会社東芝 半導体装置及びその製造方法
JP4029559B2 (ja) * 2000-11-06 2008-01-09 株式会社デンソー 半導体装置の製造方法
JP4468433B2 (ja) * 2007-11-30 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP5288936B2 (ja) * 2008-08-12 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP2010080561A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
JP5364342B2 (ja) * 2008-11-10 2013-12-11 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP4897009B2 (ja) * 2009-03-24 2012-03-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP4975794B2 (ja) * 2009-09-16 2012-07-11 株式会社東芝 不揮発性半導体記憶装置
DE102011084603A1 (de) * 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
JP2012119445A (ja) * 2010-11-30 2012-06-21 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP5411193B2 (ja) * 2011-03-25 2014-02-12 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2013055204A (ja) * 2011-09-02 2013-03-21 Toshiba Corp 半導体記憶装置
JP2013065636A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2013105979A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2013069831A (ja) 2013-04-18
US8669608B2 (en) 2014-03-11
US20130075805A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP5543950B2 (ja) 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
US11765904B2 (en) Non-volatile memory device having at least one metal and one semiconductor body extending through the electrode stack
US9431419B2 (en) Semiconductor memory device and method for manufacturing same
KR102612259B1 (ko) 수직 워드 라인들 및 개별 채널들을 포함하는 3차원 nor 어레이 및 그의 제조 방법들
JP5398766B2 (ja) 半導体装置及びその製造方法
JP4897009B2 (ja) 不揮発性半導体記憶装置の製造方法
JP6901972B2 (ja) 半導体装置及びその製造方法
US20150093866A1 (en) Nonvolatile memory device and method for fabricating the same
US8912594B2 (en) Nonvolatile semiconductor memory device including silicon germanium semiconductor layer
TWI663716B (zh) 半導體裝置及其製造方法
JP2019080062A (ja) トランジスタ、半導体素子及びメモリ素子の形成方法
US10483277B2 (en) Semiconductor memory device and method for manufacturing the same
JP2014011389A (ja) 半導体装置の製造方法及び半導体装置
JP2012151187A (ja) 半導体記憶装置の製造方法
US20140284685A1 (en) Nonvolatile semiconductor memory device and method for manufacturing same
JP2013055204A (ja) 半導体記憶装置
CN110277403B (zh) 制造三维半导体存储器件的方法
JP2013065693A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP2013105979A (ja) 半導体装置及びその製造方法
JP2014045128A (ja) 半導体記憶装置及びその製造方法
US8692311B2 (en) Method for manufacturing semiconductor device
JP5559120B2 (ja) 不揮発性半導体記憶装置
TWI404194B (zh) 半導體裝置以及製造該半導體裝置之方法
JP2013197482A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US8735246B2 (en) Method for manufacturing nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140509

R151 Written notification of patent or utility model registration

Ref document number: 5543950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350