CN107591405B - 一种三维存储器沟道的制备方法及三维存储器 - Google Patents

Abstract

本申请实施例公开了一种三维存储器沟道的制备方法及三维存储器，其中，该指标方法在形成沟道的二氧化硅层时，分为两步进行，首先在多晶硅层表面沉积二氧化硅层，以获得第一二氧化硅层，然后提高沉积温度，再次沉积二氧化硅层，以获得第二二氧化硅层；由于第二二氧化硅层的沉积温度较高，因此第二二氧化硅层相较于第一二氧化硅层的致密程度更高，从而使得在后续对二氧化硅层进行刻蚀的过程中，第二二氧化硅层的刻蚀速率小于第一二氧化硅层的刻蚀速率，以使得刻蚀完成后，获得较为平整的平面，避免在后续沉积多晶硅时由于二氧化硅层表面凹陷而出现指向衬底的突出区域的情况，进而提升三维存储器的电学性能。

Description

一种三维存储器沟道的制备方法及三维存储器

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种三维存储器沟道的制备方法及三维存储器。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。

三维NAND(与非)存储器是三维闪速存储器的一种，参考图1和图2，现有技术中在制备三维NAND存储器的沟道时，首先在贯穿位于基板上的叠层结构20的沟槽中沉积覆盖沟槽表面的多晶硅层30，然后在多晶硅层30表面沉积二氧化硅层40，并刻蚀所述二氧化硅层40在所述沟槽内形成凹陷区，最后通过对多晶硅层30进行化学机械掩膜和多晶硅沉积的工艺使所述沟槽内的多晶硅层30与所述叠层结构20平齐，从而实现沟道的制备。

但是在实际生产中发现，在进行二氧化硅层40的沉积时，参考图3，往往会在二氧化硅层40内部形成细缝41并在二氧化硅层40背离所述衬底10一端形成凹陷区域31，这些形貌缺陷会导致后续沉积在二氧化硅层40表面的多晶硅层30产生指向衬底10的突出区域，这个突出区域会给三维存储器的上选择管的开启电压带来不良影响，从而影响整个三维存储器的电学性能。

发明内容

为解决上述技术问题，本发明提供了一种三维存储器沟道的制备方法及三维存储器，以实现避免在三维存储器沟道的多晶硅层中出现指向衬底的突出区域的目的，从而提升三维存储器的电学性能。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种三维存储器沟道的制备方法，包括：

提供衬底，所述衬底表面具有叠层结构；所述叠层结构包括多个沟槽以及多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，所述沟槽贯穿多层所述第一介质层和牺牲层，并暴露出所述衬底表面；

在所述沟槽中形成多晶硅层，所述多晶硅层覆盖所述沟槽及所述叠层结构表面，且具有容纳空腔；

在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层，并在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层，所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的沉积温度；

对所述第一二氧化硅层和第二二氧化硅层进行刻蚀，使所述第一二氧化硅层和第二二氧化硅层的表面高度小于所述叠层结构的高度；

对所述多晶硅层进行处理，以使所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层。

可选的，所述在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层，并在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层包括：

控制沉积温度为第一预设温度，在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层；

将所述沉积温度提升为第二预设温度，在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层。

可选的，所述第二预设温度与所述第一预设温度的差值大于或等于50℃。

可选的，所述对所述多晶硅层进行处理，以使所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层包括：

在所述第二二氧化硅层表面沉积多晶硅层；

利用化学机械研磨工艺去除位于所述叠层结构表面的多晶硅层，并使所述多晶硅层与所述叠层结构表面齐平。

可选的，所述二氧化硅层的沉积工艺为原子沉积法。

可选的，所述牺牲层为氮化硅层；

所述第一介质层为氧化硅层。

一种三维存储器，包括：衬底，所述衬底的第一表面具有共用源线和多个掺杂区；位于所述衬底第一表面平行排列的多个沟道和堆叠结构，所述堆叠结构包括位于所述沟道两侧的多层金属栅、多层第一介质层和多层存储介质层，多层所述金属栅和第一介质层交替堆叠设置，所述存储介质层位于所述金属栅和所述沟道之间，且与所述衬底第一表面接触；位于所述沟道背离所述衬底一端表面的接触孔，所述接触孔用于连接位线和字线；所述沟道采用上述任一项所述的三维存储器沟道的制备方法进行制备，所述沟道包括：

位于所述衬底表面的多晶硅层、第一二氧化硅层和第二二氧化硅层；所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层，所述第二二氧化硅层位于所述第一二氧化硅层背离所述衬底一侧；

所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的沉积温度。

可选的，所述存储介质层包括：位于所述多层第一介质层表面的第一氧化物层、位于所述第一氧化物层表面的第一氮化物层和位于所述第一氮化物层表面的第二氧化物层。

可选的，所述第一氧化物层为氧化硅层；

所述第一氮化物层为氮化硅层；

所述第二氧化物层为氧化硅层或氧化铝层或氧化铪层。

从上述技术方案可以看出，本发明实施例提供了一种三维存储器沟道的制备方法及三维存储器，其中，所述三维存储器沟道的制备方法在形成沟道的二氧化硅层时，分为两步进行，首先在多晶硅层形成的容纳空腔中第一次沉积二氧化硅层，以获得第一二氧化硅层，然后提高沉积温度，在所述第一二氧化硅层表面再次沉积二氧化硅层，以获得第二二氧化硅层；由于所述第二二氧化硅层的沉积温度高于所述第一二氧化硅层的沉积温度，因此所述第二二氧化硅层相较于第一二氧化硅层的致密程度更高，从而使得在后续对第一二氧化硅层和第二二氧化硅层进行刻蚀的过程中，所述第二二氧化硅层的刻蚀速率小于第一二氧化硅层的刻蚀速率，以使得刻蚀完成后，获得较为平整的平面，避免在后续沉积多晶硅时由于二氧化硅层表面凹陷而出现指向衬底的突出区域的情况，进而提升三维存储器的电学性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1-图3为现有技术中制备三维存储器沟道的流程示意图；

图4为本申请的一个实施例提供的一种三维存储器沟道的制备方法的流程示意图；

图5-图10为本申请的一个实施例提供的一种三维存储器沟道的制备流程示意图；

图11为本申请的另一个实施例提供的一种三维存储器沟道的制备方法的流程示意图；

图12为本申请的又一个实施例提供的一种三维存储器沟道的制备方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请实施例提供了一种三维存储器沟道的制备方法，如图4所示，包括：

S101：提供衬底，所述衬底表面具有叠层结构；所述叠层结构包括多个沟槽以及多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，所述沟槽贯穿多层所述第一介质层和牺牲层，并暴露出所述衬底表面；参考图5，图5为衬底及其表面的叠层结构的示意图；在图5中，标号100表示所述衬底，200表示所述叠层结构，210表示所述第一介质层，220表示所述牺牲层，300表示所述沟槽；

S102：在所述沟槽中形成多晶硅层，所述多晶硅层覆盖所述沟槽及所述叠层结构表面，且具有容纳空腔；

参考图6，图6为经过步骤S102后的衬底及其表面结构的剖面示意图；在实际生产过程中在生长多晶硅层时，所述叠层结构表面不可避免的也会生长一层多晶硅层，因此在生长多晶硅层后，需要采用化学机械研磨工艺或其他工艺去除位于所述叠层结构表面的多晶硅层；需要注意的是，参考图6，由于所述沟槽的深度一般较大，因此生长在沟槽中的多晶硅层的表面通常会具有朝向沟槽中央的斜坡，图6中的标号310表示所述多晶硅层，标号Slope表示所述斜坡。

S103：在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层，并在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层，所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的沉积温度；

参考图7和图8，图7为在所述容纳空腔中第一次沉积二氧化硅层后衬底及其表面结构的剖面结构示意图；图8为第二次沉积二氧化硅层后衬底及其表面结构的剖面结构示意图；同样的，由于图6中多晶硅层表面的斜坡的存在，形成的第一二氧化硅层和第二二氧化硅层在沟槽中央区域部分同样具有一个指向衬底的凹陷区域，但是由于所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的衬底温度，因此可以使得所述第二二氧化硅层的致密程度较第一二氧化硅层的致密程度更高，图7和图8中的标号320表示所述第一二氧化硅层，330表示所述第二二氧化硅层。

S104：对所述第一二氧化硅层和第二二氧化硅层进行刻蚀，使所述第一二氧化硅层和第二二氧化硅层的表面高度小于所述叠层结构的高度；

参考图9，图9为经过步骤S104后的衬底及其表面结构的剖面示意图；从图9中可以看出，由于在刻蚀过程中，第二二氧化硅层的致密程度更高，其刻蚀速率相较于第一二氧化硅层的刻蚀速率更小，可以使得在同样的刻蚀过程中，第一二氧化硅层和第二二氧化硅层构成的结构中，中央区域的刻蚀速率小于边缘区域的刻蚀速率，从而可以在对所述第一二氧化硅层和第二二氧化硅层的刻蚀操作之后，使得图8中指向所述衬底的凹陷区域的中央区域少被刻蚀一些，而边缘区域多被刻蚀一些，以获得一个较为平整的平面，为后续的多晶硅层的衬底提供一个良好的界面。

S105：对所述多晶硅层进行处理，以使所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层。

参考图10，图10为经过步骤S105后的衬底及其表面结构的剖面示意图。从图10中可以看出，由于在步骤S104中的刻蚀过程后获得了一个较为平整的二氧化硅层的平面，使得在二氧化硅层表面生长多晶硅时也可以获得一个较为平整的多晶硅平面，避免了在多晶硅层中产生指向衬底的突出区域的情况，从而避免了该突出区域对三维存储器的上选择管的开启电压的不良也行，提升了整个三维存储器的电学性能。

并且由于第二次二氧化硅层沉积获得的第二二氧化硅层的致密程度更高，质量更好，增强了沟道结构中二氧化硅层易出现细缝部位的质量，避免了在二氧化硅层内部出现细缝的情况。

在上述实施例的基础上，在本申请的一个实施例中，如图11所示，所述在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层，并在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层包括：

S1031：控制沉积温度为第一预设温度，在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层；

S1032：将所述沉积温度提升为第二预设温度，在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层。

沉积温度的提升有利于提升形成的二氧化硅层的质量，以使所述二氧化硅层的致密程度得到提升。优选的，所述第二预设温度与所述第一预设温度的差值大于或等于50℃。以使所述第二二氧化硅层的致密程度与第一二氧化硅层的致密程度出现明显的差异。

所述第一预设温度和第二预设温度的取值范围均为600℃-750℃，包括端点值。本申请对所述第一预设温度和第二预设温度的具体取值并不做限定，只要能够保证第二预设温度的取值大于或等于第一预设温度50℃即可，本申请对此并不做限定，具体视实际情况而定。

在上述实施例的基础上，在本申请的另一个实施例中，参考图12，所述对所述多晶硅层进行处理，以使所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层包括：

S1051：在所述第二二氧化硅层表面沉积多晶硅层；

S1052：利用化学机械研磨工艺去除位于所述叠层结构表面的多晶硅层，并使所述多晶硅层与所述叠层结构表面齐平。

在步骤S1052中，还可以利用其它工艺，例如光刻工艺，去除位于所述叠层结构表面的多晶硅层。本申请对此并不做限定，具体视实际情况而定。

可选的，所述二氧化硅层的沉积工艺为原子沉积法(Atomic Layer Deposition，ALD)。

可选的，所述牺牲层为氮化硅层；

可选的，所述第一介质层为氧化硅层。

由于所述牺牲层在后续的制作步骤中需要利用刻蚀工艺去除掉，以为金属栅和存储介质层等结构提供制备空间，因此选用较容易被去除的氮化硅可以降低去除牺牲层的工艺难度。而第一介质层通常作为绝缘层存在，因此选取隔离性能较好的氧化硅层作为所述第一介质层，另外，氮化硅和氧化硅为常见的半导体材料，制备工艺较为成熟，且成本较低。

相应的，本申请实施例还提供了一种三维存储器，包括：衬底，所述衬底的第一表面具有共用源线和多个掺杂区；位于所述衬底第一表面平行排列的多个沟道和堆叠结构，所述堆叠结构包括位于所述沟道两侧的多层金属栅、多层第一介质层和多层存储介质层，多层所述金属栅和第一介质层交替堆叠设置，所述存储介质层位于所述金属栅和所述沟道之间，且与所述衬底第一表面接触；位于所述沟道背离所述衬底一端表面的接触孔，所述接触孔用于连接位线和字线；所述沟道采用上述任一实施例所述的三维存储器沟道的制备方法进行制备，所述沟道包括：

位于所述衬底表面的多晶硅层、第一二氧化硅层和第二二氧化硅层；所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层，所述第二二氧化硅层位于所述第一二氧化硅层背离所述衬底一侧；

所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的沉积温度。

可选的，所述存储介质层包括：位于所述多层第一介质层表面的第一氧化物层、位于所述第一氧化物层表面的第一氮化物层和位于所述第一氮化物层表面的第二氧化物层。

可选的，所述第一氮化物层为氮化硅层；

所述第二氧化物层为氧化硅层或氧化铝层或氧化铪层。

在本实施例中，所述存储介质层也称为ONO(oxide-nitride-oxide)存储结构。在此选用ONO存储结构作为存储结构层的原因是由于氧化硅与衬底的结合较氮化硅更好，而氮化硅层居中，故此三层结构可互补所缺，有利于提升器件性能。

而在上述实施例的基础上，在本申请的其他实施例中，所述存储介质层还包括：位于所述第二氧化物层表面的高K(高介电常数)介质层。

在本实施例中，所述存储介质层由四层复合结构构成，本申请对所述存储介质层的具体结构并不做限定，具体视实际情况而定。

优选的，所述衬底为P型衬底，相应的，所述掺杂区为N⁺掺杂区。

综上所述，本申请实施例提供了一种三维存储器沟道的制备方法及三维存储器，其中，所述三维存储器沟道的制备方法在形成沟道的二氧化硅层时，分为两步进行，首先在多晶硅层形成的容纳空腔中第一次沉积二氧化硅层，以获得第一二氧化硅层，然后提高沉积温度，在所述第一二氧化硅层表面再次沉积二氧化硅层，以获得第二二氧化硅层；由于所述第二二氧化硅层的沉积温度高于所述第一二氧化硅层的沉积温度，因此所述第二二氧化硅层相较于第一二氧化硅层的致密程度更高，从而使得在后续对第一二氧化硅层和第二二氧化硅层进行刻蚀的过程中，所述第二二氧化硅层的刻蚀速率小于第一二氧化硅层的刻蚀速率，以使得刻蚀完成后，获得较为平整的平面，避免在后续沉积多晶硅时由于二氧化硅层表面凹陷而出现指向衬底的突出区域的情况，进而提升三维存储器的电学性能。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种三维存储器沟道的制备方法，其特征在于，包括：

提供衬底，所述衬底表面具有叠层结构；所述叠层结构包括多个沟槽以及多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，所述沟槽贯穿多层所述第一介质层和牺牲层，并暴露出所述衬底表面；

在所述沟槽中形成多晶硅层，所述多晶硅层覆盖所述沟槽及所述叠层结构表面，且具有容纳空腔；

在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层，并在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层，所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的沉积温度；

对所述第一二氧化硅层及所述第二二氧化硅层进行刻蚀，使所述第一二氧化硅层及所述第二二氧化硅层的表面高度小于所述叠层结构的高度；

对所述多晶硅层进行处理，以使所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层。

2.根据权利要求1所述的方法，其特征在于，所述在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层，并在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层包括：

控制沉积温度为第一预设温度，在所述容纳空腔中沉积二氧化硅层，形成第一二氧化硅层；

将所述沉积温度提升为第二预设温度，在所述第一二氧化硅层表面沉积二氧化硅层，形成第二二氧化硅层。

3.根据权利要求2所述的方法，其特征在于，所述第二预设温度与所述第一预设温度的差值大于或等于50℃。

4.根据权利要求1所述的方法，其特征在于，所述对所述多晶硅层进行处理，以使所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层包括：

在所述第二二氧化硅层表面沉积多晶硅层；

利用化学机械研磨工艺去除位于所述叠层结构表面的多晶硅层，并使所述多晶硅层与所述叠层结构表面齐平。

5.根据权利要求1所述的方法，其特征在于，所述二氧化硅层的沉积工艺为原子沉积法。

6.根据权利要求1所述的方法，其特征在于，所述牺牲层为氮化硅层；

所述第一介质层为氧化硅层。

7.一种三维存储器，包括：衬底，所述衬底的第一表面具有共用源线和多个掺杂区；位于所述衬底第一表面平行排列的多个沟道和堆叠结构，所述堆叠结构包括位于所述沟道两侧的多层金属栅、多层第一介质层和多层存储介质层，多层所述金属栅和第一介质层交替堆叠设置，所述存储介质层位于所述金属栅和所述沟道之间，且与所述衬底第一表面接触；位于所述沟道背离所述衬底一端表面的接触孔，所述接触孔用于连接位线和字线；其特征在于，所述沟道采用权利要求1-6任一项所述的三维存储器沟道的制备方法进行制备，所述沟道包括：

位于所述衬底表面的多晶硅层、第一二氧化硅层和第二二氧化硅层；所述多晶硅层包围所述第一二氧化硅层及所述第二二氧化硅层，所述第二二氧化硅层位于所述第一二氧化硅层背离所述衬底一侧；

所述第二二氧化硅层的沉积温度大于所述第一二氧化硅层的沉积温度。

8.根据权利要求7所述的三维存储器，其特征在于，所述存储介质层包括：位于所述多层第一介质层表面的第一氧化物层、位于所述第一氧化物层表面的第一氮化物层和位于所述第一氮化物层表面的第二氧化物层。

9.根据权利要求8所述的三维存储器，其特征在于，所述第一氧化物层为氧化硅层；

所述第一氮化物层为氮化硅层；

所述第二氧化物层为氧化硅层或氧化铝层或氧化铪层。