CN107591408B - 一种3d nand闪存结构及其制作方法 - Google Patents
一种3d nand闪存结构及其制作方法 Download PDFInfo
- Publication number
- CN107591408B CN107591408B CN201710728040.1A CN201710728040A CN107591408B CN 107591408 B CN107591408 B CN 107591408B CN 201710728040 A CN201710728040 A CN 201710728040A CN 107591408 B CN107591408 B CN 107591408B
- Authority
- CN
- China
- Prior art keywords
- oxide
- contact hole
- plug
- flash memory
- nand flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000011049 filling Methods 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 24
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 14
- 238000000576 coating method Methods 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- CRPZPOIJKLOMSZ-UHFFFAOYSA-N ONOSO Chemical compound ONOSO CRPZPOIJKLOMSZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims 1
- 238000005406 washing Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 description 6
- 239000011800 void material Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种3D NAND闪存结构及其制作方法，所述方法包括以下步骤，提供具有接触孔的衬底；采用原子层沉积的方法于接触孔中非均匀的进行氧化物充填，以形成充填氧化物层；回刻所述充填氧化物层；采用原子层沉积的方法于接触孔中非均匀的进行插塞氧化物充填，以在所述接触孔内形成中间空隙；对所述插塞氧化物进行平坦化处理，以露出所述衬底堆叠结构最上层的氮化硅层；回刻所述插塞氧化物，以形成沟槽底部平整的多晶硅的沉积沟槽；沉积多晶硅以形成插塞多晶硅。本发明的3D NAND闪存产品具有较大中间空隙和均匀的插塞多晶硅形貌，从而提高3D NAND产品的电性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作方法，特别是一种能够获得较大中间空隙和具有均匀的插塞多晶硅形貌的3D NAND制作方法，从而提高3D NAND产品的电性能。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。
目前，在3D NAND结构的制备工艺中，如图1a～1f所示，包括如下步骤：首先，采用原子层沉积(Atomic Layer Deposition，简称ALD)的方法于接触孔(Channel Hole)中第一次充填均匀氧化物1(参见图1a)；其次，第一次回刻(Recess Etch Back)该氧化物1并进行湿法清洗(Wet Clean)，以于接触孔中形成氧化层2，且氧化层具有纵截面轮廓上大下小的开口，例如该开口为上大下小，纵截面轮廓呈锥形的开口(Taper Profile)(参见图1b)；之后，采用原子层沉积(Atomic Layer Deposition，简称ALD)的方法于接触孔(ChannelHole)中第二次充填氧化物1，以在接触孔(Channel Hole)内形成中间空隙(Middle Void)3(参见图1c)；随后，再次回刻(Recess Etch Back)充填氧化物1，以在接触孔(ChannelHole)上方形成倒梯形的凹槽4(参见图1d)；随后，进行湿法清洗(Wet Clean)以充分暴露所述凹槽处接触孔侧壁的多晶硅沉积层5(参见图1e)；最后，沉积多晶硅以形成多晶硅插塞(Plug Poly)6(参见图1f)。
然而在上述工艺中，存在以下问题：第一，为形成多晶硅插塞的步骤多达9-11个步骤，很难一一进行控制以更好的形成多晶硅插塞；第二，由于充填氧化物采用原子层沉积(ALD)，充填氧化物将会均一覆盖接触孔而限制形成较大的中间空隙(Middle Void)；第三，第二次的回刻步骤后形成凹槽的纵截面形状为倒梯形，必须通过过量的湿法清洗工艺(例如DHF湿法清洗)，才能将接触孔侧壁残留的氧化物予以清除，而湿法清洗工艺是各向同性的，很难控制在清洗侧壁残留的同时而减少凹槽底壁的清洗，经常会将凹槽中间的填充氧化物蚀刻成鸟嘴状，从而最终造成难以控制插塞多晶硅的底部形成，最终影响整个3D NAND产品的电性能。
因此，如何有效控制氧化物的充填和刻蚀，进行有效控制插塞多晶硅的高度、形貌和均匀性，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种3D NAND闪存的制作方法，能够实现对于深度沟道的刻蚀，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种3D NAND闪存的制作方法，包括以下步骤：
提供具有接触孔的衬底；
采用原子层沉积的方法于接触孔中非均匀的进行氧化物充填，以形成充填氧化物层；
回刻所述充填氧化物层；
采用原子层沉积的方法于接触孔中非均匀的进行插塞氧化物充填，以在所述接触孔内形成中间空隙；
对所述插塞氧化物进行平坦化处理，以露出所述衬底堆叠结构最上层的氮化硅层；
回刻所述插塞氧化物，以形成沟槽底部平整的多晶硅的沉积沟槽；
沉积多晶硅以形成插塞多晶硅。
进一步的，所述提供具有接触孔的衬底，具体为，在衬底表面形成交错的O/N(氧化硅-氮化硅)衬底堆叠结构；随后形成贯穿所述衬底堆叠结构并通至所述衬底的接触孔；随后在接触孔底壁的衬底表面形成硅外延层；随后在接触孔的侧壁形成ONOSO(氧化硅-氮化硅-氧化硅-多晶硅-氧化硅)侧壁堆叠结构；随后刻蚀所述侧壁堆叠结构的底壁以通至所述硅外延层，并去除所述侧壁堆叠结构最外层的氧化物；沉积多晶硅以将所述硅外延层和所述侧壁堆叠结构中的多晶硅连通。
进一步的，所述非均匀的进行氧化物充填，具体是，使得所述接触孔侧壁的所述充填氧化物层的厚度自所述接触孔的底部至顶部逐渐增加。
进一步的，所述非均匀的进行插塞氧化物充填，具体是，使得所述接触孔侧壁的插塞氧化物的厚度自所述接触孔的底部至所述中间空隙的高度处相同；而所述接触孔侧壁的插塞氧化物的厚度自所述中间空隙的高度处至所述接触孔的顶部逐渐增加直至闭合并填满所述接触孔。
进一步的，所述平坦化处理是采用化学机械研磨(CMP)工艺，以露出硬质氮化硅层。
回刻所述插塞氧化物以形成沟槽底部平整的多晶硅的沉积沟槽，刻蚀过程中自带清洗功能，在回刻所述插塞氧化物步骤和沉积多晶硅以形成插塞多晶硅步骤之间，没有湿法清洗的步骤，从而最终能够获得平整的沟槽底部。
进一步的，回刻所述插塞氧化物，采用各向同性的刻蚀工艺。
本发明还提供了一种由上述3D NAND闪存的制作方法制备得到的3D NAND闪存结构。
与现有技术相比，本发明的有益效果主要体现在：
第一，通过控制两次原子层沉积氧化物为非均匀的沉积，从而实现了第一次回刻以及沉积插塞氧化物后能够形成接触孔内较大的中间空隙(Middle void)；
第二，通过在形成插塞氧化物步骤后增加了化学机械研磨(CMP)的平坦化处理工艺，并利用ON堆叠结构最上层的氮化硅硬质层作为CMP截止层，去除了非多晶硅沉积沟槽处的多余插塞氧化物，以获得平整的插塞氧化物表面；从而能够利用各向同性的刻蚀工艺获得纵截面均匀的多晶硅沉积沟槽，以保证后续沉积插塞多晶硅(Plug Poly)的底面形状，从而最终能够获得平整的沟槽底部；
第三，通过本发明的工艺，保证了接触孔内较大的中间空隙(Middle void)和插塞多晶硅(Plug Poly)的底面形状均匀性，从而保证了3D NAND闪存产品的优异性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-f为现有技术中3D NAND闪存的制作过程中的工艺流程图；
图2a-g为本发明中3D NAND闪存的制作过程中的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2a-g，在本实施例中，提出了一种3D NAND闪存的制作方法，包括以下步骤：
S100：提供具有接触孔的衬底；
S200：采用原子层沉积的方法于接触孔中非均匀的进行氧化物充填，以形成充填氧化物层；
S300：回刻所述充填氧化物层；
S400：采用原子层沉积的方法于接触孔中非均匀的进行插塞氧化物充填，以在所述接触孔内形成中间空隙；
S500：对所述插塞氧化物进行平坦化处理，以露出所述衬底堆叠结构最上层的氮化硅层；
S600：回刻所述插塞氧化物，以形成沟槽底部平整的多晶硅的沉积沟槽；
S700：沉积多晶硅以形成插塞多晶硅。
具体的，请参考图2a，在步骤S100中，首先，进行步骤S110，在衬底100表面形成交错的O/N(氧化硅层110和氮化硅层120)衬底堆叠结构；随后，进行步骤S120，形成贯穿所述衬底堆叠结构并通至所述衬底100的接触孔130；随后，进行步骤S130，在接触孔130底壁的衬底表面形成硅外延层140；随后，进行步骤S140，在接触孔130的侧壁形成ONOSO(氧化硅-氮化硅-氧化硅-多晶硅-氧化硅)侧壁堆叠结构；随后，进行步骤S150，刻蚀所述侧壁堆叠结构的底壁以通至所述硅外延层140，并去除所述侧壁堆叠结构最外层的氧化物；随后，进行步骤S160，沉积多晶硅以将所述硅外延层140和所述侧壁堆叠结构中的多晶硅层150连通。
请参考图2b，在步骤S200中，采用原子层沉积的方法，通过调整沉积机台中气体的流量、分布，晶圆上下表面的温度，沉积机台腔体中温度的分布，于接触孔130中非均匀的进行氧化物充填，以形成充填氧化物层160；所述的非均匀充填是指，使得所述接触孔130侧壁的所述充填氧化物层160的厚度自所述接触孔130的底部至顶部逐渐增加。
请参考图2c，在步骤S300中，采用常规的刻蚀工艺，回刻所述填充的氧化物层160，由于在回刻过程中，随着刻蚀深度的不断增加，所述充填氧化物层160被刻蚀掉的厚度也越来越小，这样经过回刻后，就形成了相对均匀的充填氧化物层160厚度，从而避免传统工艺中底部充填氧化物难以被刻蚀而无法形成较大中间空隙的问题。
请参考图2d，在步骤S400中，采用原子层沉积的方法，通过调整沉积机台中气体的流量、分布，晶圆上下表面的温度，沉积机台腔体中温度的分布，于接触孔130中非均匀的进行插塞氧化物170充填，以在所述接触孔130内形成中间空隙180；所述非均匀的进行插塞氧化物170充填，具体是，使得所述接触孔130侧壁的插塞氧化物170的厚度自所述接触孔130的底部至所述中间空隙180的高度181处相同；而所述接触孔130侧壁的插塞氧化物170的厚度自所述中间空隙180的高度181处至所述接触孔130的顶部逐渐增加直至中间空隙180的尖顶处182闭合并填满所述接触孔130。
请参考图2e，在步骤S500中，采用化学机械研磨(CMP)工艺对所述插塞氧化物170进行平坦化处理，以露出所述衬底堆叠结构最上层的氮化硅层120，由于氮化硅层120具有较高的硬度，可以成为CMP工艺的截止层，从而能够通过CMP去除非多晶硅沉积沟槽处的多余插塞氧化物，获得需要进行多晶硅沉积位置插塞氧化物170的平整表面。
请参考图2f，在步骤S600中，采用各向同性的刻蚀工艺，根据插塞多晶硅的尺寸需要，回刻所述插塞氧化物170，以形成多晶硅的沉积沟槽190，由于相比于传统工艺增加了步骤S500，通过CMP工艺及硬质氮化硅截止层获得了插塞氧化物170的平整表面，再结合各向同性的刻蚀工艺，回刻所述插塞氧化物以形成沟槽底部平整的多晶硅的沉积沟槽，由于刻蚀过程中自带清洗功能，在回刻所述插塞氧化物步骤和沉积多晶硅以形成插塞多晶硅步骤之间，没有湿法清洗的步骤，从而也能够较为彻底的去除接触孔130侧壁残留的插塞氧化物，而通过上述工艺，即便将传统工艺中通常采用的稀氢氟酸(DHF)湿法清洗工艺(WetClean)省去，也可以有效保证多晶硅的沉积沟槽190纵截面为规整的矩形而非倒梯形结构，进而保证后续沉积插塞多晶硅底面形貌和均匀性。
请参考图2g，在步骤S700中，沉积多晶硅以形成插塞多晶硅200。
综上，通过控制两次原子层沉积氧化物为非均匀的沉积，从而实现了第一次回刻以及沉积插塞氧化物后能够形成接触孔内较大的中间空隙(Middle void)；通过在形成插塞氧化物步骤后增加了化学机械研磨(CMP)的平坦化处理工艺，并利用ON堆叠结构最上层的氮化硅硬质层作为CMP截止层，去除了非多晶硅沉积沟槽处的多余插塞氧化物，以获得平整的插塞氧化物表面，从而能够利用各向同性的刻蚀工艺获得纵截面均匀的多晶硅沉积沟槽，以保证后续沉积插塞多晶硅(Plug Poly)的底面形状；因此保证了制备的3D NAND闪存产品的优异性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种3D NAND闪存的制作方法，其特征在于：包括以下步骤：
提供具有接触孔的衬底；
采用原子层沉积的方法于接触孔中非均匀的进行氧化物充填，以形成充填氧化物层；
回刻所述充填氧化物层；
采用原子层沉积的方法于接触孔中非均匀的进行插塞氧化物充填，以在所述接触孔内形成中间空隙；
对所述插塞氧化物进行平坦化处理，以露出衬底堆叠结构最上层的氮化硅层；
回刻所述插塞氧化物，以形成沟槽底部平整的多晶硅的沉积沟槽；
沉积多晶硅以形成插塞多晶硅。
2.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述提供具有接触孔的衬底，具体为，在衬底表面形成交错的O/N(氧化硅-氮化硅)衬底堆叠结构；随后形成贯穿所述衬底堆叠结构并通至所述衬底的接触孔；随后在接触孔底壁的衬底表面形成硅外延层；随后在接触孔的侧壁形成ONOSO(氧化硅-氮化硅-氧化硅-多晶硅-氧化硅)侧壁堆叠结构；随后刻蚀所述侧壁堆叠结构的底壁以通至所述硅外延层，并去除所述侧壁堆叠结构最外层的氧化物；沉积多晶硅以将所述硅外延层和所述侧壁堆叠结构中的多晶硅连通。
3.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述非均匀的进行氧化物充填，具体是，使得所述接触孔侧壁的所述充填氧化物层的厚度自所述接触孔的底部至顶部逐渐增加。
4.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述非均匀的进行插塞氧化物充填，具体是，使得所述接触孔侧壁的插塞氧化物的厚度自所述接触孔的底部至所述中间空隙的高度处相同；而所述接触孔侧壁的插塞氧化物的厚度自所述中间空隙的高度处至所述接触孔的顶部逐渐增加直至闭合并填满所述接触孔。
5.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述平坦化处理是采用化学机械研磨(CMP)工艺，以露出硬质氮化硅层。
6.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
回刻所述插塞氧化物以形成沟槽底部平整的多晶硅的沉积沟槽，刻蚀过程中自带清洗功能，在回刻所述插塞氧化物步骤和沉积多晶硅以形成插塞多晶硅步骤之间，没有湿法清洗的步骤，从而最终能够获得平整的沟槽底部。
7.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
回刻所述插塞氧化物，采用各向同性的刻蚀工艺。
8.一种3D NAND闪存结构，其特征在于：其是根据权利要求1-7任意一项所述的一种3DNAND闪存的制作方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710728040.1A CN107591408B (zh) | 2017-08-23 | 2017-08-23 | 一种3d nand闪存结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710728040.1A CN107591408B (zh) | 2017-08-23 | 2017-08-23 | 一种3d nand闪存结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107591408A CN107591408A (zh) | 2018-01-16 |
| CN107591408B true CN107591408B (zh) | 2018-12-14 |
Family
ID=61041740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710728040.1A Active CN107591408B (zh) | 2017-08-23 | 2017-08-23 | 一种3d nand闪存结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107591408B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950199A (zh) * | 2019-02-19 | 2019-06-28 | 长江存储科技有限责任公司 | 一种半导体器件的形成方法和半导体器件 |
| CN110767659A (zh) * | 2019-09-26 | 2020-02-07 | 长江存储科技有限责任公司 | 存储器及其形成方法 |
| CN112216703A (zh) * | 2020-10-10 | 2021-01-12 | 长江存储科技有限责任公司 | 半导体结构的制作方法和半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257441B2 (en) * | 2010-06-24 | 2016-02-09 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of forming the same |
| CN106684089A (zh) * | 2015-11-05 | 2017-05-17 | 爱思开海力士有限公司 | 三维半导体器件及其制造方法 |
| CN106711149A (zh) * | 2015-11-12 | 2017-05-24 | 旺宏电子股份有限公司 | 垂直通道结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732891B2 (en) * | 2008-06-03 | 2010-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR20120094339A (ko) * | 2011-02-16 | 2012-08-24 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| KR102168189B1 (ko) * | 2014-03-07 | 2020-10-21 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| US9613896B2 (en) * | 2015-03-18 | 2017-04-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device with conductive columnar body |
-
2017
- 2017-08-23 CN CN201710728040.1A patent/CN107591408B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257441B2 (en) * | 2010-06-24 | 2016-02-09 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of forming the same |
| CN106684089A (zh) * | 2015-11-05 | 2017-05-17 | 爱思开海力士有限公司 | 三维半导体器件及其制造方法 |
| CN106711149A (zh) * | 2015-11-12 | 2017-05-24 | 旺宏电子股份有限公司 | 垂直通道结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107591408A (zh) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
| CN110462828A (zh) | 存储器设备及其形成方法 | |
| CN105826273B (zh) | 闪存器件及其制造方法 | |
| CN109524417A (zh) | 3d nand存储器及其形成方法 | |
| CN107680972A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109155313A (zh) | 用于形成三维存储器器件中的结构增强型半导体插塞的方法 | |
| CN107591409B (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
| CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN106469730B (zh) | 一种半导体结构的制作方法 | |
| CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| CN108807401A (zh) | 一种半导体器件及其制造方法 | |
| CN106129010B (zh) | 一种形成3d nand闪存的方法 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN107731839B (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN109872997A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN107658222B (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| JP2006511076A (ja) | 縦型スプリット・ゲート不揮発性メモリ・セルおよび製造方法 | |
| CN107731840B (zh) | 一种3d nand闪存结构的制备工艺 | |
| CN107968093B (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 | |
| CN107731671B (zh) | 改善硅外延生长中离子注入硼元素扩散的工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |