CN107731839B - 一种3d nand闪存结构及其制作方法 - Google Patents
一种3d nand闪存结构及其制作方法 Download PDFInfo
- Publication number
- CN107731839B CN107731839B CN201710727923.0A CN201710727923A CN107731839B CN 107731839 B CN107731839 B CN 107731839B CN 201710727923 A CN201710727923 A CN 201710727923A CN 107731839 B CN107731839 B CN 107731839B
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- nitride layer
- stacked structure
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种3D NAND闪存的制作方法,本发明的制作方法包括以下步骤:提供经过具有外延生长的第一晶圆;提供不具有外延生长的第二晶圆;将所述第一晶圆与所述第二晶圆连接为一体。通过制备具有外延生长的第一晶圆和不具有外延生长的第二晶圆两种不同类型的晶圆来实现晶圆之间的堆叠连接,这样就克服了目前制备沟道工艺对于N/O堆叠结构的层数限制,进而减少外延生长困难和外延生长缺陷;由于具有外延生长的第一晶圆不需要制备ONOP的工艺步骤,因此避免了在制备ONOP工艺过程所加的大量热对于前期离子注入的不良影响,从而能够获得更为良好、均匀的外延生长和离子注入效果,以提高3D NAND闪存的整体性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种3D NAND闪存结构及其制作方法,特别是一种能提高沟道深度的3D NAND制作方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限,现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中,在NOR型结构的3D闪存中,存储单元在位线和地线之间并联排列,而在NAND型结构的3D闪存中,存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度,但是却具有较高的写入速度,从而NAND型闪存适合用于存储数据,其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型,并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中,SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性,并能够以较低的电压执行编程和擦除操作,且ONOS型闪存器件具有很薄的单元,并且便于制造。
具体的,现有技术中3D NAND闪存的制备方法中主要包括了以下步骤:
S1:沉积衬底堆叠结构,具体为,参见图1a,提供衬底1,首先在所述衬底表面沉积一层氧化硅,然后通过离子注入(IMP)掺杂形成硼硅酸盐玻璃层(BSG)2;随后,参见图1b,在硼硅酸盐玻璃层(BSG)2表面形成有多层交错堆叠的氮化硅层3及氧化硅层4,从而形成O/N堆叠结构(O/N Stacks);
S2:刻蚀衬底堆叠结构,参见图1c,具体为,刻蚀O/N堆叠结构以形成贯穿至衬底1的沟道5,所述沟道5通至所述衬底1并形成一定深度的第一硅槽6;
S3:形成硅外延层,参见图1d,具体为,在所述第一硅槽6处进行硅的外延生长形成硅外延层(SEG)7;
S4:形成沟道侧壁堆叠结构,参见图1e,具体为,在所述沟道5的侧壁及硅外延层7的表面上沉积沟道侧壁堆叠结构8,所述沟道侧壁堆叠结构为ONOPO(氧化物层-氮化物层-氧化物层-多晶硅层-氧化物层)的堆叠结构;
S5:刻蚀沟道侧壁堆叠结构,参见图1f,具体为,沿所述沟道侧壁堆叠结构的底壁向下刻蚀,通至所述硅外延层7并形成一定深度的第二硅槽;同时去除所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构。
然而在上述工艺中,随着3D NAND闪存中O/N(Oxide/Nitride)堆叠结构的层叠数目越来越多,使得在三维存储器中形成通刻蚀沟道的难度越来越大,目前常规的沟道刻蚀工艺中可以支持小于73对N/O(Nitride/Oxide)层叠数目,虽然也有支持大于73对N/O(Nitride/Oxide)层叠数目的沟道刻蚀工艺,但是这种工艺的成本非常昂贵,严重制约了3DNAND闪存技术的发展。不仅如此,同样基于上面的原因,在沟道底部中进行的硅的外延生长及之前的预处理、硅外延层的离子注入和离子注入掺杂形成硼硅酸盐玻璃层(BSG)等等工艺步骤,也同样随着N/O(Nitride/Oxide)层叠数目的不断增加而变得越来越困难,进而导致很多问题,比如沟道关键尺寸(CH CD)难以控制而出现弯曲形貌(Bowing Profile)、未清洗干净沟道底部界面引起的硅外延层的不均匀和空位8-1(参见图1f)、刻蚀沟道侧壁堆叠结构时的刻蚀不足8-2(参见图1f)等等。不仅如此,由于沟道侧壁堆叠结构ONOP的制备工艺中会产生大量的热,而这些热量会严重影响硼硅酸盐玻璃层(BSG)以及硅外延层的离子注入效果。以上这些问题都会影响沟道的制备以及最终3D NAND闪存的性能。
因此,如何减小大层叠数目对于硅外延生长和前期离子注入带来的困难和种种不良影响,一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种3D NAND闪存的制作方法,能够实现对于深度沟道的刻蚀,从而提高3D NAND闪存的性能。
为了实现上述目的,本发明提出了一种3D NAND闪存的制作方法,包括以下步骤:
提供经过具有外延生长的第一晶圆;
提供不具有外延生长的第二晶圆;
将所述第一晶圆与所述第二晶圆连接为一体。
进一步的,所述第一晶圆的制备工艺包括以下步骤:
提供第一晶圆衬底并在所述第一晶圆衬底表面形成第一氧化物层;
在所述第一氧化物层表面依次形成一层第一晶圆氮化物层和一层第一晶圆氧化物层;
刻蚀所述第一晶圆氧化物层、第一晶圆氮化物层和第一氧化物层以形成第一晶圆沟道,所述第一晶圆沟道通至所述第一晶圆衬底并形成一定深度的第一晶圆硅槽;
在所述第一晶圆硅槽处进行硅的外延生长形成硅外延层以填满所述第一晶圆沟道;
平坦化,使所述硅外延层表面平整并去除所述第一晶圆氧化物层表面生长的硅外延层。
进一步的,所述第一氧化物层为硼硅酸盐玻璃(BSG),其通过首先在所述第一晶圆衬底表面沉积形成氧化硅层、随后进行离子注入(IMP)掺杂硼来形成。
进一步的,在形成所述硅外延层后,对所述硅外延层进行离子注入以在硅外延层形成阱区。
进一步的,所述第二晶圆的制备工艺包括以下步骤:
提供第二晶圆衬底,并在所述第二晶圆衬底表面形成由多层交错堆叠的第二晶圆氧化物层和第二晶圆氮化物层形成的O/N衬底堆叠结构,所述第二晶圆氮化物层形成于相邻的第二晶圆氧化物层之间;
刻蚀所述衬底堆叠结构,具体为,刻蚀所述第二晶圆氧化物层和第二晶圆氮化物层以形成第二晶圆沟道,所述第二晶圆沟道通至所述第二晶圆衬底并形成一定深度的第二晶圆硅槽;
形成沟道侧壁堆叠结构,具体为,在所述第二晶圆沟道的侧壁及第二晶圆硅槽的表面上沉积堆叠结构,所述沟道侧壁堆叠结构为ONOP;
填充插塞氧化物,具体为,先沉积氧化物层,再进行回刻,随后在第二晶圆沟道沉积填充插塞氧化物;
平坦化所述插塞氧化物的表面,并露出所述沟道侧壁堆叠结构中的各层;
刻蚀所述沟道侧壁堆叠结构中的氮化物层;
沉积氧化物以形成覆盖所述沟道侧壁堆叠结构中的多晶硅层的第二氧化物层;
平坦化所述第二氧化物层以露出所述沟道侧壁堆叠结构中的多晶硅层。
进一步的,将所述第一晶圆与所述第二晶圆连接为一体,具体包括,将所述第二晶圆的远离所述第二晶圆衬底一侧的端面与所述第一晶圆的远离所述第一晶圆衬底一侧的端面相对接,以使得所述硅外延层与所述沟道侧壁堆叠结构中的多晶硅层相连通。
进一步的,将所述第一晶圆与所述第二晶圆连接为一体,还包括,平坦化所述第二晶圆的所述第二晶圆衬底一侧的端面,以露出最靠近所述第二晶圆衬底的第二晶圆氮化物层。
进一步的,所述第一晶圆氧化物层和第一晶圆氮化物层、所述第二晶圆氧化物层和第二晶圆氮化物层、所述沟道侧壁堆叠结构中的氧化物层和氮化物层,均分别为氧化硅和氮化硅。
进一步的,上述的平坦化均采用化学机械研磨工艺(CMP)。
本发明还提供一种3D NAND闪存结构,其是由前述的3D NAND闪存的制作方法制备得到。
与现有技术相比,本发明的有益效果主要体现在:
第一,通过制备具有外延生长的第一晶圆和不具有外延生长的第二晶圆两种不同类型的晶圆来实现晶圆之间的堆叠连接,这样就克服了目前制备沟道工艺对于N/O堆叠结构的层数限制,进而造成的外延生长困难和外延生长缺陷;
第二,由于具有外延生长的第一晶圆不需要制备ONOP的工艺步骤,因此避免了ONOP工艺过程生成大量的热造成对于前期离子注入产生的不良影响;
第三,通过本发明的工艺,能够获得更为良好和均匀的外延生长和离子注入效果,从而提高3D NAND闪存的整体性能。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1a-f为现有技术中3D NAND闪存的制作过程中的制备工艺流程图;
图2a-e为本发明中3D NAND闪存的制作过程中第一晶圆的制备工艺流程图;
图3a-g为本发明中3D NAND闪存的制作过程中第二晶圆的制备工艺流程图;
图4a-c为本发明实施例中第一晶圆和第二晶圆的连接制备工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2-4,在本实施例中,提出了一种3D NAND闪存的制作方法,包括以下步骤:
S100:提供经过具有外延生长的第一晶圆;
S200:提供不具有外延生长的第二晶圆;
S300:将所述第一晶圆与所述第二晶圆连接为一体。
首先来看S100:提供经过具有外延生长的第一晶圆A,具体包括以下步骤:
S110:请参见图2a,提供第一晶圆衬底100并在所述第一晶圆衬底表面形成第一氧化物层110;具体的,所述第一氧化物层为硼硅酸盐玻璃(BSG),其制备包括以下步骤,通过步骤S111,首先在所述第一晶圆衬底表面沉积形成氧化硅层;随后通过步骤S112,进行离子注入(IMP)掺杂硼;
S120:请参见图2b,在所述第一氧化物层100表面依次形成一层第一晶圆氮化物层120和一层第一晶圆氧化物层130;优选的,所述第一晶圆氧化物层和第一晶圆氮化物层分别为氧化硅和氮化硅;
S130:请参见图2c,刻蚀所述第一晶圆氧化物层130、第一晶圆氮化物层120和第一氧化物层110以形成第一晶圆沟道140,所述第一晶圆沟道140通至所述第一晶圆衬底100并形成一定深度的第一晶圆硅槽150;
S140:请参见图2d,在所述第一晶圆硅槽150处进行清洗,之后进行硅的外延生长形成硅外延层160以填满所述第一晶圆沟道140;
S150:请参见图2e,采用化学机械研磨工艺(CMP)平坦化所述硅外延层160以露出所述第一晶圆氧化物层130;
S160:在形成所述硅外延层160后,对所述硅外延层160进行离子注入以在硅外延层形成阱区(未图示),并退火处理,以提高例子注入的均匀性。
接着来看S200:提供不具有外延生长的第二晶圆B,具体包括以下步骤:
S210:请参见图3a,提供第二晶圆衬底200,并在所述第二晶圆衬底200表面形成由多层交错堆叠的第二晶圆氧化物层210和第二晶圆氮化物层220形成的O/N衬底堆叠结构,所述第二晶圆氮化物层220形成于相邻的第二晶圆氧化物层210之间;优选的,所述第二晶圆氧化物层210和第二晶圆氮化物层220分别为氧化硅和氮化硅;
S220:请参见图3b,刻蚀所述衬底堆叠结构,具体为,首先进行步骤S221在所述衬底堆叠结构表面涂布由吸光层、抗反射层和光刻胶层组成的复合光刻层,并曝光以去除部分光刻胶层形成光刻沟道;随后进行步骤S222(未图示),刻蚀、灰化所述第二晶圆氧化物层210和第二晶圆氮化物层220以形成第二晶圆沟道230,所述第二晶圆沟道230通至所述第二晶圆衬底200并形成一定深度的第二晶圆硅槽240;随后进行步骤S223,湿法清洗所述第二晶圆沟道230;
S230:请参见图3c,形成沟道侧壁堆叠结构250,具体为,在所述第二晶圆沟道230的侧壁及第二晶圆硅槽240的表面上沉积堆叠结构,所述沟道侧壁堆叠结构250为ONOP,即,依次沉积第一氧化物层251-氮化物层252-第二氧化物层253-多晶硅层254;优选的,所述沟道侧壁堆叠结构中的氧化物层和氮化物层分别为氧化硅和氮化硅;
S240:请参见图3d,填充插塞氧化物260,具体为,进行步骤S241,先沉积氧化物层;再进行步骤S242,回刻;随后进行步骤S243,在第二晶圆沟道230沉积填充插塞氧化物260;
S250:请参见图3d,采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物的表面260,并露出所述沟道侧壁堆叠结构中的各层(第一氧化物层251-氮化物层252-第二氧化物层253-多晶硅层254);
S260:请参见图3e,刻蚀所述沟道侧壁堆叠结构250中的氮化物层252;
S270:请参见图3f,沉积氧化物以形成覆盖所述沟道侧壁堆叠结构中的多晶硅层254的第二氧化物层270;
S280:请参见图3g,采用化学机械研磨工艺(CMP)平坦化所述第二氧化物层270以露出所述沟道侧壁堆叠结构中的多晶硅层254。
接着来看S300:将第一晶圆A与第二晶圆B连接为一体,具体包括以下步骤:
S310:请参见图4a,提供所述第一晶圆A与所述第二晶圆B
S320:请参见图4b,将所述第一晶圆A与所述第二晶圆B连接为一体,具体包括,将所述第二晶圆B的远离所述第二晶圆衬底一侧的端面280与所述第一晶圆的远离所述第一晶圆衬底一侧的端面170相对接,以使得所述硅外延层160与所述沟道侧壁堆叠结构中的多晶硅层254相连通。
S330:请参见图4c,采用化学机械研磨工艺(CMP)平坦化所述第二晶圆B的所述第二晶圆衬底一侧的端面290,以露出最靠近所述第二晶圆衬底200的第二晶圆氮化物层220。
综上,通过制备具有外延生长的第一晶圆和不具有外延生长的第二晶圆两种不同类型的晶圆来实现晶圆之间的堆叠连接,这样就克服了目前制备沟道工艺对于N/O堆叠结构的层数限制,进而减少的外延生长困难和外延生长缺陷;由于具有外延生长的第一晶圆不需要制备ONOP的工艺步骤,因此避免了在制备ONOP工艺过程所加的大量热对于前期离子注入的不良影响,从而能够获得更为良好、均匀的外延生长和离子注入效果,以提高3DNAND闪存的整体性能。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种3D NAND闪存的制作方法,其特征在于,包括以下步骤:
提供经过具有外延生长的第一晶圆;
提供不具有外延生长的第二晶圆;
将所述第一晶圆与所述第二晶圆连接为一体;
所述第一晶圆的制备工艺包括以下步骤:
提供第一晶圆衬底并在所述第一晶圆衬底表面形成第一氧化物层;
在所述第一氧化物层表面依次形成一层第一晶圆氮化物层和一层第一晶圆氧化物层;
刻蚀所述第一晶圆氧化物层、第一晶圆氮化物层和第一氧化物层以形成第一晶圆沟道,所述第一晶圆沟道通至所述第一晶圆衬底并形成一定深度的第一晶圆硅槽;
在所述第一晶圆硅槽处进行硅的外延生长形成硅外延层以填满所述第一晶圆沟道;
平坦化,使所述硅外延层表面平整并去除所述第一晶圆氧化物层表面生长的硅外延层。
2.根据权利要求1所述的一种3D NAND闪存的制作方法,其特征在于:
所述第一氧化物层为硼硅酸盐玻璃(BSG),其通过首先在所述第一晶圆衬底表面沉积形成氧化硅层、随后进行离子注入(IMP)掺杂硼来形成。
3.根据权利要求1所述的一种3D NAND闪存的制作方法,其特征在于:
在形成所述硅外延层后,对所述硅外延层进行离子注入以在硅外延层形成阱区。
4.根据权利要求1所述的一种3D NAND闪存的制作方法,其特征在于:
所述第二晶圆的制备工艺包括以下步骤:
提供第二晶圆衬底,并在所述第二晶圆衬底表面形成由多层交错堆叠的第二晶圆氧化物层和第二晶圆氮化物层形成的O/N衬底堆叠结构,所述第二晶圆氮化物层形成于相邻的第二晶圆氧化物层之间;
刻蚀所述衬底堆叠结构,具体为,刻蚀所述第二晶圆氧化物层和第二晶圆氮化物层以形成第二晶圆沟道,所述第二晶圆沟道通至所述第二晶圆衬底并形成一定深度的第二晶圆硅槽;
形成沟道侧壁堆叠结构,具体为,在所述第二晶圆沟道的侧壁及第二晶圆硅槽的表面上沉积堆叠结构,所述沟道侧壁堆叠结构为ONOP;
填充插塞氧化物,具体为,先沉积氧化物层,再进行回刻,随后在第二晶圆沟道沉积填充插塞氧化物;
平坦化所述插塞氧化物的表面,并露出所述沟道侧壁堆叠结构中的各层;
刻蚀所述沟道侧壁堆叠结构中的氮化物层;
沉积氧化物以形成覆盖所述沟道侧壁堆叠结构中的多晶硅层的第二氧化物层;
平坦化所述第二氧化物层以露出所述沟道侧壁堆叠结构中的多晶硅层。
5.根据权利要求4所述的一种3D NAND闪存的制作方法,其特征在于:
将所述第一晶圆与所述第二晶圆连接为一体,具体包括,将所述第二晶圆的远离所述第二晶圆衬底一侧的端面与所述第一晶圆的远离所述第一晶圆衬底一侧的端面相对接,以使得所述硅外延层与所述沟道侧壁堆叠结构中的多晶硅层相连通。
6.根据权利要求5所述的一种3D NAND闪存的制作方法,其特征在于:
将所述第一晶圆与所述第二晶圆连接为一体,还包括,平坦化所述第二晶圆的所述第二晶圆衬底一侧的端面,以露出最靠近所述第二晶圆衬底的第二晶圆氮化物层。
7.根据权利要求2-6任意一项所述的一种3D NAND闪存的制作方法,其特征在于:
所述第一晶圆氧化物层和第一晶圆氮化物层、所述第二晶圆氧化物层和第二晶圆氮化物层、所述沟道侧壁堆叠结构中的氧化物层和氮化物层,均分别为氧化硅和氮化硅。
8.根据权利要求2-6任意一项所述的一种3D NAND闪存的制作方法,其特征在于:
上述的平坦化均采用化学机械研磨工艺(CMP)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710727923.0A CN107731839B (zh) | 2017-08-23 | 2017-08-23 | 一种3d nand闪存结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710727923.0A CN107731839B (zh) | 2017-08-23 | 2017-08-23 | 一种3d nand闪存结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107731839A CN107731839A (zh) | 2018-02-23 |
CN107731839B true CN107731839B (zh) | 2019-03-19 |
Family
ID=61204745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710727923.0A Active CN107731839B (zh) | 2017-08-23 | 2017-08-23 | 一种3d nand闪存结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107731839B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109065546A (zh) * | 2018-08-31 | 2018-12-21 | 长江存储科技有限责任公司 | 3d存储器件的制造方法 |
CN111276413A (zh) * | 2020-01-02 | 2020-06-12 | 长江存储科技有限责任公司 | 半导体结构及其制备方法及其相关检测方法 |
KR20210117522A (ko) | 2020-03-19 | 2021-09-29 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
CN111785732B (zh) * | 2020-06-18 | 2021-04-20 | 长江存储科技有限责任公司 | 三维存储器及制备方法、电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110049187A (ko) * | 2009-11-04 | 2011-05-12 | 한양대학교 산학협력단 | 3차원 플래시 메모리 소자 |
CN102782841A (zh) * | 2010-03-03 | 2012-11-14 | 超威半导体公司 | 改善工艺一致性和散热性的伪tsv |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7470142B2 (en) * | 2004-06-21 | 2008-12-30 | Sang-Yun Lee | Wafer bonding method |
KR20130057670A (ko) * | 2011-11-24 | 2013-06-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
US10224279B2 (en) * | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
-
2017
- 2017-08-23 CN CN201710727923.0A patent/CN107731839B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110049187A (ko) * | 2009-11-04 | 2011-05-12 | 한양대학교 산학협력단 | 3차원 플래시 메모리 소자 |
CN102782841A (zh) * | 2010-03-03 | 2012-11-14 | 超威半导体公司 | 改善工艺一致性和散热性的伪tsv |
Also Published As
Publication number | Publication date |
---|---|
CN107731839A (zh) | 2018-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107731839B (zh) | 一种3d nand闪存结构及其制作方法 | |
CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
CN107863351B (zh) | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 | |
CN102484052B (zh) | 基于纳米结构的nand闪存单元及其外围电路的形成方法 | |
CN109524417A (zh) | 3d nand存储器及其形成方法 | |
CN107591409B (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
CN109742078A (zh) | 存储器的形成方法 | |
CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
CN110289265A (zh) | 3d nand存储器的形成方法 | |
CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
CN110289263A (zh) | 3d nand存储器及其形成方法 | |
CN110197830A (zh) | 3d nand存储器及其形成方法 | |
CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 | |
CN109872997A (zh) | 一种3d nand存储器件及其制造方法 | |
CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
CN107731671B (zh) | 改善硅外延生长中离子注入硼元素扩散的工艺 | |
CN107946313A (zh) | 一种3d nand闪存堆叠结构的制备方法及3d nand闪存 | |
CN107731840B (zh) | 一种3d nand闪存结构的制备工艺 | |
CN109935547A (zh) | 一种3d nand存储器件及其制造方法 | |
CN104201176B (zh) | 3d nand闪存结构及其制作方法 | |
CN107658223B (zh) | 一种闪存结构中多晶硅插塞的制备工艺 | |
CN102446806B (zh) | 相变存储器沟槽隔离结构的制作方法 | |
CN107968093A (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |