CN107946313A - 一种3d nand闪存堆叠结构的制备方法及3d nand闪存 - Google Patents
一种3d nand闪存堆叠结构的制备方法及3d nand闪存 Download PDFInfo
- Publication number
- CN107946313A CN107946313A CN201711167871.2A CN201711167871A CN107946313A CN 107946313 A CN107946313 A CN 107946313A CN 201711167871 A CN201711167871 A CN 201711167871A CN 107946313 A CN107946313 A CN 107946313A
- Authority
- CN
- China
- Prior art keywords
- layer
- stacked structure
- preparation
- metal gate
- gate layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种3D NAND闪存堆叠结构的制备方法及3D NAND闪存,所述制备方法包括如下步骤:沉积衬底堆叠结构,包括提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及金属栅极层,所述金属栅极层形成于相邻的层间介质层之间;刻蚀衬底堆叠结构,即刻蚀所述层间介质层及金属栅极层以形成沟道孔;形成沟道侧壁堆叠结构,即在所述沟道孔的侧壁表面上沉积存储层、沟道层和沟道介质层堆叠结构,且使得所述存储层与金属栅极层形成界面接触。本发明方法避免传统工艺所带来的晶圆翘曲导致的沉积位置不准确,金属层厚度不一致,填充困难等缺陷,大幅降低工艺成本,且金属栅极层具有更好的导电性能和力学性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种3D NAND闪存的制备方法。
背景技术
为了改善存储器件的密度,业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减,信号冲突和干扰会显著增大,以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制,具有三维(3D)结构的存储器件今年来的研究逐渐升温,通过将存储器单元三维地布置在衬底之上来提高集成密度。
3D NAND存储器是一种存储单元三维堆叠的闪存器件,相比平面型NAND存储器在单位面积上拥有更高的存储密度,现有的3D NAND存储单元构架通常为垂直沟道、水平金属栅层设计。
现有制造工艺通常为先交替沉积氧化硅层和一层牺牲层,通常为氮化硅,形成堆叠结构,后续将氮化硅层去除,填充金属介质,通常为金属钨,形成金属栅层。
现有制造工艺要求每一层牺牲层(氮化硅层)的沉积厚度相同,且具有非常高的均匀性。否则替换为金属层后,金属栅的厚度无法保持一致,影响存储单元的器件性能。而且,现有制造工艺的上述制程,在去除牺牲层后,填充金属层的工艺过程要求金属介质有非常高的间隙填充能力,工艺难度较大,特别是牺牲层堆叠层数较多时,晶圆易产生较大的翘曲,使金属介质更难以填充原牺牲层的位置。
因此,现有制造工艺不仅工艺过程复杂,且要求高、难度大,当堆叠层数达到一定数量,如64层以上时,良率大幅度下降,因此,开发一种新的工艺制程以解决上述问题是本领域技术人员所致力研究的方向。
发明内容
针对现有技术中的上述缺陷,本发明的目的在于提供一种3D NAND闪存堆叠结构的制备方法及3D NAND闪存,所述制备方法通过改进堆叠结构的制备工艺,提高金属栅层的厚度一致性,进而提高导电性能和力学性能,减少工艺制造成本。
为了实现上述目的,本发明采用的技术方案如下:
一种3D NAND闪存堆叠结构的制备方法,所述制备方法包括如下步骤:
沉积衬底堆叠结构,具体为,提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及金属栅极层,所述金属栅极层形成于相邻的层间介质层之间;
刻蚀衬底堆叠结构,具体为,刻蚀所述层间介质层及金属栅极层以形成沟道孔;
形成沟道侧壁堆叠结构,具体为,在所述沟道孔的侧壁表面上沉积存储层、沟道层和沟道介质层堆叠结构,且使得所述存储层与金属栅极层形成界面接触。
进一步,所述金属栅极层材料为金属钴、钴合金、金属镍或镍合金。
进一步,每层所述金属栅极层和相邻上下层层间介质层之间各沉积一层阻挡层。
进一步,所述层间介质层为氧化硅层。
进一步,所述阻挡层材料为氮化钛。
进一步,所述沟道层为多晶硅连接层。
进一步,所述沟道介质层为氧化物介质层。
一种3D NAND闪存,所述3D NAND闪存包含有堆叠结构,所述堆叠结构由上述方法制备。
与现有技术相比,本发明的有益效果主要体现在:
1.本发明选用的栅极材料为金属钴、钴合金、金属镍或镍合金,相比于钨,具有更好的电学性能。
2.本发明的工艺制程中,直接在衬底上交底沉积层间介质层(氧化硅层)和金属栅极层,无需采用先沉积牺牲层、刻蚀、再填充金属栅极的传统工艺,可以避免这一传统工艺所带来的晶圆翘曲导致的沉积位置不准确,金属层厚度不一致,填充困难等一系列缺陷,且可大幅降低工艺成本。本发明工艺也保证了金属栅极层更好的导电性能和力学性能。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1a-1c,显示本发明实施例的3D NAND闪存堆叠结构的制备方法流程示意图;
图2,显示图1c的A区域中显示沟道堆叠结构及存储层与金属栅极层连接的局部放大结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1a-1c,在本实施例中,提出了一种3D NAND闪存堆叠结构的制备方法,所述制备方法包括如下步骤:
S100,参考图1a,沉积衬底堆叠结构,具体为,提供衬底100,所述衬底100表面形成有多层交错堆叠的层间介质层200及金属栅极层300,所述金属栅极层300形成于相邻的层间介质层200之间;其中所述金属栅极层300材料为金属钴、钴合金、金属镍或镍合金,所述层间介质层200为氧化硅层,优选,每层所述金属栅极层和相邻上下层层间介质层之间各沉积一层阻挡层(未示意),且所述存储层材料为氮化硅。
S200,参考图1b,刻蚀衬底堆叠结构,具体为,刻蚀所述层间介质层200及金属栅极层300以形成沟道孔400;
S300,参考图1c,形成沟道侧壁堆叠结构,具体为,在所述沟道孔400的侧壁表面上沉积存储层500、沟道层600和沟道介质层700堆叠结构,且使得所述存储层500与金属栅极层300形成界面接触,其中,图1c中A区域放大图参考图2,为显示沟道堆叠结构及存储层与金属栅极层连接的局部放大结构示意图,图中,所述沟道层600为多晶硅连接层,所述沟道介质层700为氧化物介质层。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种3D NAND闪存堆叠结构的制备方法,其特征在于,所述制备方法包括如下步骤:
沉积衬底堆叠结构,具体为,提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及金属栅极层,所述金属栅极层形成于相邻的层间介质层之间;
刻蚀衬底堆叠结构,具体为,刻蚀所述层间介质层及金属栅极层以形成沟道孔;
形成沟道侧壁堆叠结构,具体为,在所述沟道孔的侧壁表面上沉积存储层、沟道层和沟道介质层堆叠结构,且使得所述存储层与金属栅极层形成界面接触。
2.如权利要求1所述的制备方法,其特征在于,所述金属栅极层材料为金属钴、钴合金、金属镍或镍合金。
3.如权利要求1或2所述的制备方法,其特征在于,每层所述金属栅极层和相邻上下层层间介质层之间各沉积一层阻挡层。
4.如权利要求1或2所述的制备方法,其特征在于,所述层间介质层为氧化硅层。
5.如权利要求3所述的制备方法,其特征在于,所述阻挡层材料为氮化钛。
6.如权利要求4所述的制备方法,其特征在于,所述沟道层为多晶硅连接层。
7.如权利要求4所述的制备方法,其特征在于,所述沟道介质层为氧化物介质层。
8.一种3D NAND闪存,所述3D NAND闪存包含有堆叠结构,所述堆叠结构由权利要求1-7任意一项所述的方法制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711167871.2A CN107946313A (zh) | 2017-11-21 | 2017-11-21 | 一种3d nand闪存堆叠结构的制备方法及3d nand闪存 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711167871.2A CN107946313A (zh) | 2017-11-21 | 2017-11-21 | 一种3d nand闪存堆叠结构的制备方法及3d nand闪存 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107946313A true CN107946313A (zh) | 2018-04-20 |
Family
ID=61930593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711167871.2A Pending CN107946313A (zh) | 2017-11-21 | 2017-11-21 | 一种3d nand闪存堆叠结构的制备方法及3d nand闪存 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107946313A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109003986A (zh) * | 2018-08-07 | 2018-12-14 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
CN109065536A (zh) * | 2018-08-22 | 2018-12-21 | 长江存储科技有限责任公司 | 一种晶圆及芯片 |
CN109119334A (zh) * | 2018-08-24 | 2019-01-01 | 长江存储科技有限责任公司 | 半导体结构的表面修正方法以及3d存储器件的制造方法 |
CN111323863A (zh) * | 2018-12-17 | 2020-06-23 | 三星电子株式会社 | 相移器件以及包括该相移器件的色差光学器件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104319276A (zh) * | 2014-09-16 | 2015-01-28 | 华中科技大学 | 一种非易失性三维半导体存储器的栅电极及其制备方法 |
US20150076586A1 (en) * | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
CN105304638A (zh) * | 2015-11-16 | 2016-02-03 | 上海新储集成电路有限公司 | 一种三维相变存储器结构及制造方法 |
CN105679828A (zh) * | 2014-12-05 | 2016-06-15 | Imec非营利协会 | 无结垂直三维半导体器件 |
US20170084618A1 (en) * | 2015-09-21 | 2017-03-23 | Sandisk Technologies Inc. | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure |
-
2017
- 2017-11-21 CN CN201711167871.2A patent/CN107946313A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150076586A1 (en) * | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
CN104319276A (zh) * | 2014-09-16 | 2015-01-28 | 华中科技大学 | 一种非易失性三维半导体存储器的栅电极及其制备方法 |
CN105679828A (zh) * | 2014-12-05 | 2016-06-15 | Imec非营利协会 | 无结垂直三维半导体器件 |
US20170084618A1 (en) * | 2015-09-21 | 2017-03-23 | Sandisk Technologies Inc. | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure |
CN105304638A (zh) * | 2015-11-16 | 2016-02-03 | 上海新储集成电路有限公司 | 一种三维相变存储器结构及制造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109003986A (zh) * | 2018-08-07 | 2018-12-14 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
CN109065536A (zh) * | 2018-08-22 | 2018-12-21 | 长江存储科技有限责任公司 | 一种晶圆及芯片 |
CN109065536B (zh) * | 2018-08-22 | 2020-04-17 | 长江存储科技有限责任公司 | 一种晶圆及芯片 |
CN109119334A (zh) * | 2018-08-24 | 2019-01-01 | 长江存储科技有限责任公司 | 半导体结构的表面修正方法以及3d存储器件的制造方法 |
CN109119334B (zh) * | 2018-08-24 | 2021-03-23 | 长江存储科技有限责任公司 | 半导体结构的表面修正方法以及3d存储器件的制造方法 |
CN111323863A (zh) * | 2018-12-17 | 2020-06-23 | 三星电子株式会社 | 相移器件以及包括该相移器件的色差光学器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107946313A (zh) | 一种3d nand闪存堆叠结构的制备方法及3d nand闪存 | |
CN107968091A (zh) | 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法 | |
JP5670681B2 (ja) | 3次元半導体メモリ装置及びその製造方法 | |
US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
CN107731849B (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
CN103904035B (zh) | Tcat结构及其形成方法 | |
CN106356374A (zh) | 快闪存储器及其制作方法 | |
CN108447870A (zh) | 3d nand存储器及其制造方法 | |
CN106129010B (zh) | 一种形成3d nand闪存的方法 | |
CN107706184A (zh) | 一种三维存储器的制备方法及其结构 | |
CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
CN107731839B (zh) | 一种3d nand闪存结构及其制作方法 | |
CN104269406B (zh) | 一种芯壳型纳米线三维nand闪存器件及其制备方法 | |
CN107968093A (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 | |
CN107731824B (zh) | 一种3d nand闪存的制作方法 | |
CN107731840B (zh) | 一种3d nand闪存结构的制备工艺 | |
CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 | |
CN107994030B (zh) | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 | |
CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
CN101651097B (zh) | 非挥发性存储单元及其制造方法 | |
CN107658313B (zh) | 三维存储器中高深宽比的字线形成方法 | |
CN110310958A (zh) | 存储单元及其制作方法及三维存储器 | |
CN107946311B (zh) | 控制3d nand闪存结构中沟道关键尺寸的方法 | |
CN110211967B (zh) | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 | |
CN107978556A (zh) | 一种3d nand闪存字线连接结构的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |