CN107978556A - 一种3d nand闪存字线连接结构的制备方法 - Google Patents

一种3d nand闪存字线连接结构的制备方法 Download PDF

Info

Publication number
CN107978556A
CN107978556A CN201711167864.2A CN201711167864A CN107978556A CN 107978556 A CN107978556 A CN 107978556A CN 201711167864 A CN201711167864 A CN 201711167864A CN 107978556 A CN107978556 A CN 107978556A
Authority
CN
China
Prior art keywords
metal gate
gate layer
preparation
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711167864.2A
Other languages
English (en)
Inventor
陈子琪
盖晨光
陈保友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711167864.2A priority Critical patent/CN107978556A/zh
Publication of CN107978556A publication Critical patent/CN107978556A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明提供了一种3D NAND闪存字线连接结构的制备方法，所述制备方法包括如下步骤：提供一个具有台阶金属栅层的衬底堆叠结构；在所述衬底堆叠结构上沉积刻蚀掩膜层；通过光刻工艺和刻蚀工艺，在所述掩膜层上形成与所述台阶金属栅层一一对应的刻蚀掩膜开孔，所述开孔的直径大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔直径依次增大；一次竖直向下刻蚀，形成介质通孔，露出各台阶金属栅层；在所述介质通孔中填充金属，形成金属字线连接结构。本发明制备方法能保证一次刻蚀时各介质通孔的刻蚀深度能够同步抵达相对应的各金属栅层；从而能够简化工艺，节省成本。

Description

一种3D NAND闪存字线连接结构的制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存字线连接结构的制备方法。
背景技术
为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，具有三维(3D)结构的存储器件今年来的研究逐渐升温，通过将存储器单元三维地布置在衬底之上来提高集成密度。
3D NAND存储器是一种存储单元三维堆叠的闪存器件，相比平面型NAND存储器在单位面积上拥有更高的存储密度，现有的3D NAND存储单元构架通常为垂直沟道、水平金属栅层设计。如图1所示，其中，金属栅层1为台阶形貌，每一层金属栅层1台阶面均由独立垂直金属连线2与字线(Word Line)相连。
现有的3D NAND制造工艺中，随存储单元堆叠层数增加，相较于顶部区域的金属栅层，位于底部区域的金属栅层与存储核心表面距离更大。如图2a所示，而金属垂直连线通道是在同一介质3中刻蚀形成，不同通道孔的刻蚀速率基本相同。因此，如图2b所示，当金属栅层数较多时，如果一次刻蚀所有垂直通道，当通道孔刻蚀到达底部金属栅层时，顶部的金属栅层(例如金属钨)4必然受到过刻蚀，且可能被刻蚀穿孔到达下一金属栅层，后续通道的金属填充则造成相邻金属栅层导通，直接影响相应的存储器件功能。现有技术通常为分段刻蚀不同区域金属栅层对应的垂直通孔，这种方法需进行多道光刻、刻蚀工艺，成本较高。即现有技术的方法难以实现一次刻蚀。
发明内容
针对现有技术中的上述缺陷，本发明的目的在于提供一种3D NAND闪存字线连接结构的制备方法，所述制备方法可实现字线连接结构一次刻蚀成形，减少工艺制造成本。
为了实现上述目的，本发明采用的技术方案如下：
一种3D NAND闪存字线连接结构的制备方法，所述制备方法包括如下步骤：
提供一个具有台阶金属栅层的衬底堆叠结构；
在所述衬底堆叠结构上沉积刻蚀掩膜层；
通过光刻工艺和刻蚀工艺，在所述掩膜层上形成与所述台阶金属栅层一一对应的刻蚀掩膜开孔，所述开孔的直径大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔直径依次增大；
一次竖直向下刻蚀，形成介质通孔，露出各台阶金属栅层；
在所述介质通孔中填充金属，形成金属字线连接结构。
进一步，所述衬底堆叠结构包括衬底以及中间隔各台阶金属栅层的介质层氧化硅。
进一步，所述金属栅层的金属为钨、钴或镍中的一种或多种。
进一步，所述金属字线连接结构的金属为钨、钴或镍中的一种或多种。
进一步，越靠近衬底的金属栅层，对应的金属字线连接结构的直径越大。
进一步，所述掩膜层的材料为无定型碳。
进一步，对应各金属栅层的开孔直径的大小，满足在一次刻蚀时刻蚀的深度能够同步抵达相对应的各金属栅层。
与现有技术相比，本发明的有益效果主要体现在：
本发明通过使得在对应的刻蚀掩膜开孔时，所述开孔的大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔依次增大这种技术手段，使得在刻蚀介质层时，刻蚀速率不同，可以在一次刻蚀中形成深浅不一的介质通孔，保证一次刻蚀时各介质通孔的刻蚀深度能够同步抵达相对应的各金属栅层；从而能够简化工艺，节省成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1，显示现有技术中字线连接结构的示意图；
图2a-2b，显示现有技术制备字线连接结构刻蚀方法的示意图；
图3a-3d，显示本发明实施例的制备方法的流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3a-3d，在本实施例中，提出了一种3D NAND闪存字线连接结构的制备方法，所述制备方法包括如下步骤：
S100，参考图3a，提供一个具有台阶金属栅层的衬底堆叠结构；所述衬底堆叠结构包括衬底100以及中间隔各台阶金属栅层200的介质层氧化硅300；所述金属栅层的金属为钨；
S200，参考图3b，在所述堆叠结构上沉积刻蚀掩膜层400；所述掩膜层的材料为无定型碳；
S300，通过光刻工艺和刻蚀工艺，在所述掩膜层400上形成与所述台阶金属栅层一一对应的刻蚀掩膜开孔500，所述开孔的直径大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔直径依次增大；对应各金属栅层的开孔直径的大小，满足在一次刻蚀时刻蚀的深度能够同步抵达相对应的各金属栅层。
S400，参考图3c，一次竖直向下刻蚀，形成介质通孔600，露出各台阶金属栅层；
S500，在所述介质通孔中填充金属700，形成金属字线连接结构；所述金属字线连接结构的金属为钨，且越靠近衬底的金属栅层，对应的金属字线连接结构的直径越大。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种3D NAND闪存字线连接结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供一个具有台阶金属栅层的衬底堆叠结构；
在所述衬底堆叠结构上沉积刻蚀掩膜层；
通过光刻工艺和刻蚀工艺，在所述掩膜层上形成与所述台阶金属栅层一一对应的刻蚀掩膜开孔，所述开孔的直径大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔直径依次增大；
一次竖直向下刻蚀，形成介质通孔，露出各台阶金属栅层；
在所述介质通孔中填充金属，形成金属字线连接结构。
2.如权利要求1所述的制备方法，其特征在于，所述衬底堆叠结构包括衬底以及中间隔各台阶金属栅层的介质层氧化硅。
3.如权利要求1所述的制备方法，其特征在于，所述金属栅层的金属为钨、钴或镍中的一种或多种。
4.如权利要求1所述的制备方法，其特征在于，所述金属字线连接结构的金属为钨、钴或镍中的一种或多种。
5.如权利要求1所述的制备方法，其特征在于，越靠近衬底的金属栅层，对应的金属字线连接结构的直径越大。
6.如权利要求1所述的制备方法，其特征在于，所述掩膜层的材料为无定型碳。
7.如权利要求1所述的制备方法，其特征在于，对应各金属栅层的开孔直径的大小，满足在一次刻蚀时刻蚀的深度能够同步抵达相对应的各金属栅层。
CN201711167864.2A 2017-11-21 2017-11-21 一种3d nand闪存字线连接结构的制备方法 Pending CN107978556A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711167864.2A CN107978556A (zh) 2017-11-21 2017-11-21 一种3d nand闪存字线连接结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711167864.2A CN107978556A (zh) 2017-11-21 2017-11-21 一种3d nand闪存字线连接结构的制备方法

Publications (1)

Publication Number Publication Date
CN107978556A true CN107978556A (zh) 2018-05-01

Family

ID=62010910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711167864.2A Pending CN107978556A (zh) 2017-11-21 2017-11-21 一种3d nand闪存字线连接结构的制备方法

Country Status (1)

Country Link
CN (1) CN107978556A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931064A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN103681465A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104396004A (zh) * 2012-05-23 2015-03-04 桑迪士克科技股份有限公司 三维存储器阵列的多级接触及其制造方法
US20160071854A1 (en) * 2014-09-04 2016-03-10 Powerchip Technology Corporation Flash memory structure and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931064A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN104396004A (zh) * 2012-05-23 2015-03-04 桑迪士克科技股份有限公司 三维存储器阵列的多级接触及其制造方法
CN103681465A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US20160071854A1 (en) * 2014-09-04 2016-03-10 Powerchip Technology Corporation Flash memory structure and method of making the same

Similar Documents

Publication Publication Date Title
TWI720454B (zh) 用於製造記憶體之方法
CN106796884B (zh) 具有增大的宽度的三端口位单元
CN110010620A (zh) 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存
CN107968091A (zh) 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法
US20080109775A1 (en) Combined memories in integrated circuits
CN106169476A (zh) 包括辅助位线的半导体装置
JPH0760442B2 (ja) 回路マクロの生成方法及び装置
US10424587B2 (en) Memory metal scheme
US10930587B2 (en) Semiconductor memory device
TWI703709B (zh) 交叉點記憶體陣列及相關製造技術
CN107946313A (zh) 一种3d nand闪存堆叠结构的制备方法及3d nand闪存
CN104882431B (zh) 半导体器件
TW442925B (en) Method of making flexibly partitioned metal line segments for a simultaneous operation flash memory device with a flexible bank partition architecture
US9524974B1 (en) Alternating sidewall assisted patterning
CN107978556A (zh) 一种3d nand闪存字线连接结构的制备方法
TW201812625A (zh) 在自對準多重圖案化中用於穿孔冗餘金屬之系統及方法
US9620520B2 (en) Semiconductor device and method of manufacturing the same
CN109643719A (zh) 具有非功能性柱体的垂直存储器装置
CN107968093A (zh) 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法
CN110518016A (zh) 间距可扩充立体nand存储器
CN107731824B (zh) 一种3d nand闪存的制作方法
CN107833588B (zh) 一种新型3d自旋转移矩mram存储器的制备方法及存储器
US20220406352A1 (en) Dummy wordline contacts to improve etch margin of semi-isolated wordlines in staircase structures
CN109830432B (zh) 一种非易失性3d nand存储器的侧墙栅电极及其制备方法
JP3913108B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180501

RJ01 Rejection of invention patent application after publication