CN107731824B - 一种3d nand闪存的制作方法 - Google Patents
一种3d nand闪存的制作方法 Download PDFInfo
- Publication number
- CN107731824B CN107731824B CN201710732710.7A CN201710732710A CN107731824B CN 107731824 B CN107731824 B CN 107731824B CN 201710732710 A CN201710732710 A CN 201710732710A CN 107731824 B CN107731824 B CN 107731824B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- medium layer
- virtual medium
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 238000000407 epitaxy Methods 0.000 claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 241
- 239000011229 interlayer Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000000994 depressogenic effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000002459 sustained effect Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003780 insertion Methods 0.000 abstract description 2
- 230000037431 insertion Effects 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种3D NAND闪存的制作方法，本发明的制作方法通过在形成O/N(Oxide/Nitride)堆叠的交错层叠结构中插入一层多晶硅层，由于多晶硅与氮化硅具有高的选择性，因此可以在不同的步骤和阶段被刻蚀去除；同时，插入的这层多晶硅可以充当沟槽的截止层，并作为硅外延生长的通道，以将硅外延层和多晶硅层连通；因此，通过插入一层多晶硅层的方式可以跳过对于堆叠结构和多晶硅层的刻蚀步骤，从而提高了3D NAND闪存的整体性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。
然而随着3D NAND闪存中O/N(Oxide/Nitride)堆叠的层叠数目越来越多，使得在三维存储器中形成通道孔的深度越来越大，而在采用单刻蚀工艺形成通道孔时，在相同孔径的情况下，通道孔的深度越大刻蚀难度就越大。尤其是当三维存储器中的层叠数目达到120及以上时，想要形成贯穿各堆叠的通道孔时，存在刻蚀时间呈指数增长的现象，工艺效率较低，成本较高，这严重制约了3DNAND闪存的换代发展。
具体的，请参考图1a-c，现有技术中3D NAND闪存采用了如下方法：
S1：提供衬底1，所述衬底表面形成有多层交错堆叠的层间介质层2及虚拟介质层3，所述虚拟介质层3形成于相邻的层间介质层2之间，刻蚀所述层间介质层2及虚拟介质层3以形成多个通道孔4，所述通道4通至所述衬底1并形成一定深度的第一硅槽；
S2：在所述第一硅槽处进行硅的外延生长形成硅外延层5(SEG)；
S3：在所述通道孔4的侧壁上依次形成堆叠结构6，并在堆叠结构6的表面上形成多晶硅层7；
S4：刻蚀多晶硅层7和堆叠结构6以暴露所述硅外延层5并形成一定深度的第二硅槽；
S5：进行多晶硅的二次沉积以连通硅外延层5和漏极(未示出)。
然而正如前面提到的，步骤S4随着层叠数目的增加而变得越来越困难，并且刻蚀隔离介质层还会导致硅外延层5过薄而影响离子注入。因此，如何尽量避免对于SONO的刻蚀以进步一提高层叠数目并提高离子注入效果，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种3D NAND闪存的制作方法，能够避免对于SONO的刻蚀，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种3D NAND闪存的制作方法，包括以下步骤：
提供衬底，先在所述衬底表面依次形成第一层层间介质层、第一层第一虚拟介质层和第二层层间介质层；随后在所述第二层层间介质层表面形成一层第二虚拟介质层；随后继续在所述第二虚拟介质层表面依次形成多层交错堆叠的层间介质层及第一虚拟介质层，所述第一虚拟介质层形成于相邻的层间介质层之间；
刻蚀所述层间介质层、第一虚拟介质层以及第二虚拟介质层，以形成多个垂直于所述衬底的通道孔，所述通道孔贯穿所述层间介质层及第一虚拟介质层直至暴露出所述衬底并形成第一硅槽；
在所述第一硅槽处进行硅的外延生长形成硅外延层(SEG)；
在所述通道孔的侧壁和硅外延层表面上依次形成堆叠结构、多晶硅层和多晶硅介质层，所述多晶硅层包围所述多晶硅介质层；
刻蚀所述层间介质层及第一虚拟介质层，以在相邻的多晶硅层之间形成垂直于所述衬底的沟槽，所述沟槽贯穿所述层间介质层及第一虚拟介质层直至暴露出所述第二虚拟介质层；
刻蚀所述第二虚拟介质层，并随后刻蚀所述第二虚拟介质层形成的通道孔侧壁处的堆叠结构以暴露出多晶硅层和硅外延层(SEG)；
在所述硅外延层(SEG)处进行硅的外延生长形成新的硅外延层(SEG)直至包围连接所述多晶硅层；
沿所述沟槽继续刻蚀层间介质层及第一虚拟介质层，直至暴露所述衬底并形成第二硅槽；
刻蚀所述第一虚拟介质层，并沉积填充金属层。
进一步的，所述层间介质层、第一虚拟介质层的材质分别为氧化硅和氮化硅。
进一步的，所述第二虚拟介质层的材质为多晶硅。
进一步的，所述堆叠结构包括依次沉积的第一氧化物层、氮化物层、第二氧化物层，并且进一步优选的为氧化硅、氮化硅和氧化硅组成的ONO结构。
进一步的，所述多晶硅介质层的材质为氧化硅。
进一步的，形成所述多晶硅介质层包括，首先，在所述多晶硅层表面形成多晶硅介质层，所述多晶硅介质层表面的平面与所述多晶硅的表面平面位于同一高度；随后，再刻蚀所述多晶硅介质层，形成凹陷区；随后，再在所述凹陷区上填充多晶硅以使得多晶硅层包围所述多晶硅介质层。
进一步的，所述沟槽暴露出所述第二虚拟介质层并形成第三硅槽。
进一步的，刻蚀所述堆叠结构采用的是湿法刻蚀。
进一步的，所述金属层的材质为金属钨(W)。
与现有技术相比，本发明的有益效果主要体现在：
第一，在形成O/N(Oxide/Nitride)堆叠的交错层叠结构中插入一层多晶硅层，由于多晶硅与氮化硅具有高的选择性，因此可以在不同的步骤和阶段被刻蚀去除；
第二，插入的这层多晶硅可以充当沟槽的截止层，并作为硅外延生长的通道，以将硅外延层和多晶硅层连通；
第三，通过插入一层多晶硅层的方式可以跳过对于堆叠结构和多晶硅层(SONO)的刻蚀步骤，从而提高了3D NAND闪存的整体性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-c为现有技术中3D NAND闪存的制作过程中的剖面示意图；
图2a-h为本发明一实施例中3D NAND闪存的制作过程中的剖面示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2a-h，在本实施例中，提出了一种3D NAND闪存的制作方法，包括以下步骤：
S100，提供衬底，先在所述衬底表面依次形成第一层层间介质层、第一层第一虚拟介质层和第二层层间介质层；随后在所述第二层层间介质层表面形成一层第二虚拟介质层；随后继续在所述第二虚拟介质层表面依次形成多层交错堆叠的层间介质层及第一虚拟介质层，所述第一虚拟介质层形成于相邻的层间介质层之间；
S200，刻蚀所述层间介质层、第一虚拟介质层以及第二虚拟介质层，以形成垂直于所述衬底的多个通道孔，所述通道孔贯穿所述层间介质层及第一虚拟介质层直至暴露出所述衬底并形成第一硅槽；
S300，在所述第一硅槽处进行硅的外延生长形成硅外延层(SEG)；
S400，在所述通道孔的侧壁和硅外延层表面上依次形成堆叠结构、多晶硅层和多晶硅介质层，所述多晶硅层包围所述多晶硅介质层；
S500，刻蚀所述层间介质层及第一虚拟介质层，以在相邻的多晶硅层之间形成沟槽，所述沟槽贯穿所述层间介质层及第一虚拟介质层直至暴露出所述第二虚拟介质层；
S600，刻蚀所述第二虚拟介质层，并随后刻蚀所述第二虚拟介质层形成的通道孔侧壁处的堆叠结构以暴露出多晶硅层和硅外延层(SEG)；
S700，在硅外延层(SEG)处进行硅的外延生长形成新的硅外延层(SEG)直至包围连接所述多晶硅层；
S800，沿所述沟槽继续刻蚀层间介质层及第一虚拟介质层，直至暴露所述衬底并形成第二硅槽；
S900，刻蚀所述第一虚拟介质层，并沉积填充金属层。
具体的，请参考图2a，在步骤S100中，首先进行步骤S110，在所述衬底表面100依次形成第一层层间介质层101、第一层第一虚拟介质层102和第二层层间介质层101；随后进行步骤S120，在所述第二层层间介质层101表面形成一层第二虚拟介质层103；随后进行步骤S130，继续在所述第二虚拟介质层103表面依次形成多层交错堆叠的层间介质层101及第一虚拟介质层102，所述第一虚拟介质层102形成于相邻的层间介质层101之间；所述层间介质层101为氧化硅，所述第一虚拟介质层300为氮化硅，所述第二虚拟介质层103优选为多晶硅(Poly-Si)。
请参考图2b，在步骤S200中，刻蚀所述层间介质层101、第一虚拟介质层102以及第二虚拟介质层103，以形成多个垂直于所述衬底100的通道孔104，所述通道孔104贯穿所述层间介质层101及第一虚拟介质层102直至暴露出所述衬底101并形成第一硅槽105。
请参考图2c，在步骤S300中，在所述第一硅槽105处进行硅的外延生长形成硅外延层106。接着，在步骤S400，首先进行步骤S410，即在所述通道孔104的侧壁和硅外延层表面上依次沉积形成第一氧化物层107、氮化硅层108、第二氧化物层109，优选的为氧化硅、氮化硅和氧化硅组成的ONO堆叠结构；随后进行步骤S420，即在第二氧化物层109表面沉积多晶硅层110；随后进行步骤S430，包括，在步骤S431中，在所述多晶硅层110表面形成多晶硅介质层111，所述多晶硅介质层111表面的平面与所述多晶硅的表面平面位于同一高度；随后，在步骤S432中，再刻蚀所述多晶硅介质层111，形成凹陷区；随后进行步骤S440，在所述凹陷区上填充多晶硅以使得多晶硅层110包围所述多晶硅介质层111。所述多晶硅介质层的材质优选也为氧化硅。
请参考图2d，在步骤S500中，刻蚀所述层间介质层101及第一虚拟介质层，以在相邻的多晶硅层110之间形成垂直于所述衬底100的沟槽112，所述沟槽112贯穿所述层间介质层及第一虚拟介质层直至暴露出所述第二虚拟介质层103，并且形成具有一定深度的第三硅槽113，以保证第二虚拟介质层103的充分暴露。
请参考图2e，在步骤S600中，首先进行步骤S610，刻蚀所述第二虚拟介质层103；随后进行步骤S620，采用湿法刻蚀工艺刻蚀所述第二虚拟介质103形成的通道孔104侧壁处的堆叠结构以暴露出多晶硅层110和硅外延层106；
请参考图2f，在步骤S700中，在硅外延层106处进行硅的外延生长形成新的硅外延层直至包围连接所述多晶硅层110，作为可选的，所述包围了多晶硅层110的新的硅外延层的外表面与通道孔104侧壁平齐。
请参考图2g，在步骤S800中，沿所述沟槽112继续向衬底100的方向刻蚀层间介质层101及第一虚拟介质层102，直至暴露衬底100并形成一定深度的第二硅槽114。
请参考图2h，在步骤S900中，首先，进行步骤S910，刻蚀所有第一虚拟介质层102；随后，进行步骤S920，沉积填充金属层，金属层优选金属钨。
综上，本发明实施例提供的3D NAND闪存的制作方法中，采用了在形成O/N(Oxide/Nitride)堆叠的交错层叠结构中插入一层多晶硅层的方式，规避了对堆叠结构和多晶硅层的刻蚀步骤，从而提高了3D NAND闪存的整体性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种3D NAND闪存的制作方法，包括以下步骤：
提供衬底，先在所述衬底表面依次形成第一层层间介质层、第一层第一虚拟介质层和第二层层间介质层；随后在所述第二层层间介质层表面形成一层第二虚拟介质层；随后继续在所述第二虚拟介质层表面依次形成多层交错堆叠的层间介质层及第一虚拟介质层，所述第一虚拟介质层形成于相邻的层间介质层之间；其中，所述第一虚拟介质层与第二虚拟介质层具有高的刻蚀选择性；
刻蚀所述层间介质层、第一虚拟介质层以及第二虚拟介质层，以形成垂直于所述衬底的多个通道孔，所述通道孔贯穿所述层间介质层及第一虚拟介质层直至暴露出所述衬底并形成第一硅槽；
在所述第一硅槽处进行硅的外延生长形成硅外延层(SEG)；
在所述通道孔的侧壁和硅外延层表面上依次形成堆叠结构、多晶硅层和多晶硅介质层，所述多晶硅层包围所述多晶硅介质层；
刻蚀所述层间介质层及第一虚拟介质层，以在相邻的多晶硅层之间形成垂直于所述衬底的沟槽，所述沟槽贯穿所述层间介质层及第一虚拟介质层直至暴露出所述第二虚拟介质层；
刻蚀所述第二虚拟介质层，并随后刻蚀所述第二虚拟介质层形成的通道孔侧壁处的堆叠结构以暴露出多晶硅层和硅外延层(SEG)；
在硅外延层(SEG)处进行硅的外延生长形成新的硅外延层(SEG)直至包围连接所述多晶硅层；
沿所述沟槽继续刻蚀层间介质层及第一虚拟介质层，直至暴露所述衬底并形成第二硅槽；
刻蚀所述第一虚拟介质层，并沉积填充金属层。
2.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述层间介质层、第一虚拟介质层的材质分别为氧化硅和氮化硅。
3.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述第二虚拟介质层的材质为多晶硅。
4.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：
所述堆叠结构包括依次沉积的第一氧化物层、氮化物层、第二氧化物层。
5.根据权利要求4所述的一种3D NAND闪存的制作方法，其特征在于：
优选所述堆叠结构为氧化硅、氮化硅和氧化硅组成的ONO结构。
6.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：所述多晶硅介质层的材质为氧化硅。
7.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：形成所述多晶硅介质层包括，首先，在所述多晶硅层表面形成多晶硅介质层，所述多晶硅介质层表面的平面与所述多晶硅的表面平面位于同一高度；随后，再刻蚀所述多晶硅介质层，形成凹陷区；随后，再在所述凹陷区上填充多晶硅以使得多晶硅层包围所述多晶硅介质层。
8.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：所述沟槽暴露出所述第二虚拟介质层并形成第三硅槽。
9.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：刻蚀所述堆叠结构采用的是湿法刻蚀。
10.根据权利要求1所述的一种3D NAND闪存的制作方法，其特征在于：所述金属层的材质为金属钨(W)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710732710.7A CN107731824B (zh) | 2017-08-24 | 2017-08-24 | 一种3d nand闪存的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710732710.7A CN107731824B (zh) | 2017-08-24 | 2017-08-24 | 一种3d nand闪存的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731824A CN107731824A (zh) | 2018-02-23 |
| CN107731824B true CN107731824B (zh) | 2019-01-29 |
Family
ID=61205158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710732710.7A Active CN107731824B (zh) | 2017-08-24 | 2017-08-24 | 一种3d nand闪存的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731824B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102528754B1 (ko) * | 2018-04-19 | 2023-05-03 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 장치 및 그 형성 방법 |
| WO2019222963A1 (en) | 2018-05-24 | 2019-11-28 | Yangtze Memory Technologies Co., Ltd. | Methods for repairing substrate lattice and selective epitaxy processing |
| CN111244095B (zh) * | 2020-03-25 | 2023-06-30 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8445347B2 (en) * | 2011-04-11 | 2013-05-21 | Sandisk Technologies Inc. | 3D vertical NAND and method of making thereof by front and back side processing |
| KR20130072663A (ko) * | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법 |
| US8946023B2 (en) * | 2013-03-12 | 2015-02-03 | Sandisk Technologies Inc. | Method of making a vertical NAND device using sequential etching of multilayer stacks |
| KR102101841B1 (ko) * | 2013-10-28 | 2020-04-17 | 삼성전자 주식회사 | 수직형 비휘발성 메모리 소자 |
-
2017
- 2017-08-24 CN CN201710732710.7A patent/CN107731824B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731824A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
| CN109524417B (zh) | 3d nand存储器及其形成方法 | |
| CN103178066B (zh) | 三维非易失性存储器件、存储系统及制造器件的方法 | |
| CN107968091A (zh) | 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法 | |
| CN107591409B (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
| KR102611810B1 (ko) | 반도체 디바이스 제조의 방법들 | |
| CN108140645A (zh) | 具有凹陷的非活性的半导体沟道截面的3d半圆形垂直nand串 | |
| JP7194813B2 (ja) | 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング | |
| CN107731824B (zh) | 一种3d nand闪存的制作方法 | |
| KR20140069925A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN107706191B (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN109887920A (zh) | 三维存储器 | |
| CN109817636A (zh) | 三维存储器的形成方法 | |
| CN107994027A (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN109872997A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107731839B (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN107731840B (zh) | 一种3d nand闪存结构的制备工艺 | |
| CN104201176B (zh) | 3d nand闪存结构及其制作方法 | |
| CN107731671B (zh) | 改善硅外延生长中离子注入硼元素扩散的工艺 | |
| CN108550579A (zh) | 三维存储器及其制造方法 | |
| CN107994030B (zh) | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |