CN107994030B - 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 - Google Patents
一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 Download PDFInfo
- Publication number
- CN107994030B CN107994030B CN201711139415.7A CN201711139415A CN107994030B CN 107994030 B CN107994030 B CN 107994030B CN 201711139415 A CN201711139415 A CN 201711139415A CN 107994030 B CN107994030 B CN 107994030B
- Authority
- CN
- China
- Prior art keywords
- layer
- stacked structure
- silicon
- channel hole
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 28
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 238000000407 epitaxy Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 abstract description 5
- 238000003860 storage Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种基于氧化物‑石墨烯薄膜堆叠的3D NAND闪存制备方法，所述方法包括以下步骤：提供衬底；沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述控制栅极层为石墨烯层。所述石墨烯层的厚度为由于薄的石墨烯薄膜具有非常高的迁移率(mobility)和非常高的机械强度，因此可以提供更好的电气性能和机械强度。此外，采用薄的石墨烯薄膜，使得存储单元的堆叠层数容易达到64层以上。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中薄膜堆叠结构及其制备方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。
当前，3D NAND具有两种堆叠结构，分别为氧化物-氮化物堆叠结构和氧化物-多晶硅堆叠结构。基于氧化物-多晶硅堆叠结构的3D NAND具有更好的电气性能。基于氧化物-多晶硅堆叠结构的3D NAND闪存中，多晶硅用作控制栅极材料，然而，多晶硅薄膜的厚度受到一定限制，其必须达到一定的厚度，通常厚度要大于以满足良好的电气性能以及机械强度。但这种厚度的限制成为增加存储单元堆叠层数的瓶颈，并为沟道孔刻蚀等工艺提出了更大的挑战。
因此，对于基于氧化物-多晶硅薄膜堆叠结构的3D NAND，特别是当堆叠层数较高时，如何寻找一种替代材料才能减薄堆叠厚度并保持采用多晶硅薄膜的良好性能一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存制备方法及闪存，通过采用石墨烯材料替换多晶硅薄膜材料，解决现有技术中的上述问题；使得当3D NAND闪存的堆叠层数超过64层，达到96层或128层时，依然能顺利制备。
为了实现上述目的，本发明采用的技术方案如下：
一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存制备方法，包括以下步骤：
提供衬底；
沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述控制栅极层为石墨烯层。
进一步，所述石墨烯层的厚度为优选
进一步，所述制备方法还包括刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的第一硅槽。
进一步，所述制备方法还包括刻蚀所述衬底堆叠结构的步骤之后的形成硅外延层的步骤，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层。
进一步，在形成硅外延层后，还包括形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)和外面的多晶硅及氧化物层。
进一步，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
进一步，沉积多晶硅连接层，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通。
进一步，填充插塞，具体为，在多晶硅连接层内部沉积氮化硅作为沟道孔填充插塞。
一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存，所述闪存由上述方法制备。
与现有技术相比，本发明的有益效果主要体现在：
第一，薄的石墨烯薄膜具有非常高的迁移率(mobility)，因此可以提供更好的电气性能。
第二，薄的石墨烯薄膜具有非常高的机械强度。
第三，采用薄的石墨烯薄膜，使得存储单元的堆叠层数容易达到64层以上。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1，为本发明基于氧化物-石墨烯堆叠结构的3D NAND闪存结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存，所述闪存由下述方法制备，参考图1，包括以下步骤：
S100，提供衬底100；
S200，沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的层间介质层200及控制栅极层300，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述控制栅极层为石墨烯层；其中，所述石墨烯层的厚度为约
S300，刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的第一硅槽；(未示出)；
S400，形成硅外延层的步骤，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层400；
S500，在形成硅外延层400后，还包括形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)500和外面的多晶硅及氧化物层；
S600，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
S700，沉积多晶硅连接层600，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通。
进一步，填充插塞，具体为，在多晶硅连接层内部沉积氮化硅作为沟道孔填充插塞700。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (4)
1.一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存制备方法，其特征在于，包括以下步骤：
提供衬底；
沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述控制栅极层为石墨烯层；所述石墨烯层的厚度为
刻蚀所述衬底堆叠结构，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
形成硅外延层，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层；
形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构和外面的多晶硅及氧化物层；
刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层；
在刻蚀后的沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以形成与硅外延层连通的多晶硅连接层。
2.如权利要求1所述的闪存制备方法，其特征在于，所述石墨烯层的厚度为
3.如权利要求1所述的闪存制备方法，其特征在于，所述制备方法还包括填充插塞，具体为，在多晶硅连接层内部沉积氮化硅作为沟道孔填充插塞。
4.一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存，其特征在于，所述闪存由权利要求1-3任意一项所述的方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711139415.7A CN107994030B (zh) | 2017-11-16 | 2017-11-16 | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711139415.7A CN107994030B (zh) | 2017-11-16 | 2017-11-16 | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994030A CN107994030A (zh) | 2018-05-04 |
| CN107994030B true CN107994030B (zh) | 2019-02-22 |
Family
ID=62031490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711139415.7A Active CN107994030B (zh) | 2017-11-16 | 2017-11-16 | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994030B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003986A (zh) * | 2018-08-07 | 2018-12-14 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
| CN110391250A (zh) * | 2019-06-21 | 2019-10-29 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100060499A (ko) * | 2008-11-27 | 2010-06-07 | 연세대학교 산학협력단 | 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자 |
| CN103680611A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 3d nand存储器以及制作方法 |
| CN104124252A (zh) * | 2014-07-03 | 2014-10-29 | 清华大学 | Cake3d nand存储器及其形成方法 |
| CN105448928A (zh) * | 2014-08-25 | 2016-03-30 | 旺宏电子股份有限公司 | 具有交错的垂直栅极的3d nand非易失性存储器 |
| CN106920772A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 三维存储器及其通道孔结构的形成方法 |
| CN107068687A (zh) * | 2017-03-08 | 2017-08-18 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
-
2017
- 2017-11-16 CN CN201711139415.7A patent/CN107994030B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100060499A (ko) * | 2008-11-27 | 2010-06-07 | 연세대학교 산학협력단 | 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자 |
| CN103680611A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 3d nand存储器以及制作方法 |
| CN104124252A (zh) * | 2014-07-03 | 2014-10-29 | 清华大学 | Cake3d nand存储器及其形成方法 |
| CN105448928A (zh) * | 2014-08-25 | 2016-03-30 | 旺宏电子股份有限公司 | 具有交错的垂直栅极的3d nand非易失性存储器 |
| CN106920772A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 三维存储器及其通道孔结构的形成方法 |
| CN107068687A (zh) * | 2017-03-08 | 2017-08-18 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Graphene Plane Electrode for Low Power 3D Resistive Random Access Memory;Seunghyun Lee et al.;《 ECS Transactions》;20160602;第72卷(第4期);第159-164页，图1、6 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994030A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| CN110112134A (zh) | 3d nand存储器及其形成方法 | |
| US9576966B1 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| CN107731849B (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN107968091A (zh) | 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法 | |
| CN110121777A (zh) | 存储器装置的阶梯结构 | |
| CN107591409B (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
| KR20110029403A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| CN107706191B (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN110211964A (zh) | 3d nand存储器及其形成方法 | |
| CN106129010B (zh) | 一种形成3d nand闪存的方法 | |
| CN109256384B (zh) | 一种通孔结构及其制备方法、三维存储器 | |
| CN107994030B (zh) | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 | |
| CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN107994026A (zh) | 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN109148467A (zh) | 3d-nand闪存 | |
| CN108550579B (zh) | 三维存储器及其制造方法 | |
| CN107731824B (zh) | 一种3d nand闪存的制作方法 | |
| CN107591408B (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN107731671B (zh) | 改善硅外延生长中离子注入硼元素扩散的工艺 | |
| CN106711149A (zh) | 垂直通道结构 | |
| CN107731830A (zh) | 一种提高深度一致性的多晶硅插塞形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |