CN110391250A - 一种三维存储器及其制备方法 - Google Patents

一种三维存储器及其制备方法 Download PDF

Info

Publication number
CN110391250A
CN110391250A CN201910544684.4A CN201910544684A CN110391250A CN 110391250 A CN110391250 A CN 110391250A CN 201910544684 A CN201910544684 A CN 201910544684A CN 110391250 A CN110391250 A CN 110391250A
Authority
CN
China
Prior art keywords
layer
graphene
dimensional storage
grid layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910544684.4A
Other languages
English (en)
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910544684.4A priority Critical patent/CN110391250A/zh
Publication of CN110391250A publication Critical patent/CN110391250A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种三维存储器及其制备方法，其中，所述三维存储器包括：由栅极层和介质层交替堆叠而成的叠层结构；所述栅极层的材料包括石墨烯；如此，利用材料特点降低了栅极层的厚度，进而降低了器件的整体厚度，解决了厚度因素为三维存储器的制程所带来的技术难题；此外，还可以利用石墨烯材料的高导热性，有效地改善器件发热问题。

Description

一种三维存储器及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制备方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求。在这种情况下，三维(3D)存储器应运而生。
为了实现更高的存储密度，三维存储器的叠层层数不断增加，例如由32层发展到64层，再到96层、128层等。目前工艺中一般使用的是介质层与牺牲层交替堆叠形成叠层结构，然后在后续的工艺中去除叠层结构中的牺牲层，再填入金属钨的制备工艺，以形成三维存储器。在这种情况下，由于工艺条件的限制，三维存储器的整体厚度与叠层层数一般呈线性的对应关系；对于一定叠层层数的三维存储器，其厚度已经很难进一步降低。
然而，随着三维存储器堆叠层数的增加，较厚的器件厚度为三维存储器的制程难度带来了越来越多的考验。例如，如何克服沟道通孔(Channel Hole，CH)的刻蚀深度带来的工艺难度；如何保证CH内各结构层的覆盖厚度(Step Coverage)的均匀性；如何解决器件开启电压随CH的高度不同而产生的变化，以至解决开启电压变化超出预设范围而导致的器件无法正常工作的问题。
因此，在三维存储器叠层层数不变的前提下，如何降低器件整体厚度成为本领域中亟需解决的技术问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种三维存储器及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种三维存储器，包括：由栅极层和介质层交替堆叠而成的叠层结构；其中，
所述栅极层的材料包括石墨烯。
上述方案中，所述栅极层包括单层石墨烯层或多层石墨烯层。
上述方案中，所述栅极层包括多层石墨烯层，各石墨烯层之间通过导电性粘结剂连接。
上述方案中，所述栅极层的厚度小于所述介质层的厚度的四分之一。
上述方案中，所述石墨烯中含有掺杂离子。
本发明实施例还提供了一种三维存储器的制备方法，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上交替堆叠栅极层和介质层，以形成叠层结构；其中，
所述栅极层的材料包括石墨烯。
上述方案中，所述栅极层包括单层石墨烯层；或者，所述栅极层包括多层石墨烯层，各石墨烯层之间通过导电性粘结剂连接。
上述方案中，所述栅极层的厚度小于所述介质层的厚度的四分之一。
上述方案中，所述石墨烯中含有掺杂离子。
上述方案中，所述方法还包括：
刻蚀所述叠层结构，形成贯穿所述叠层结构的沟道通孔CH；在所述CH内形成所述三维存储器的沟道结构。
本发明实施例所提供的三维存储器及其制备方法，其中，所述三维存储器包括：由栅极层和介质层交替堆叠而成的叠层结构；所述栅极层的材料包括石墨烯。如此，采用石墨烯形成三维存储器的栅极层，利用材料特点降低了栅极层的厚度，进而降低了器件的整体厚度，解决了厚度因素为三维存储器的制程所带来的技术难题；此外，本申请实施例还可以利用石墨烯材料的高导热性，有效地改善器件发热问题。
附图说明
图1为本发明实施例提供的三维存储器结构剖面示意图；
图2为本发明一具体实施例中栅极层的放大示意图；
图3为本发明实施例提供的三维存储器的制备方法的流程示意图；
图4a-4d为本发明实施例提供的三维存储器的制备过程中的器件结构剖面示意图。
附图标记说明：
10-半导体衬底；
11-叠层结构；111-介质层；112-栅极层；1121-石墨烯层；1122-导电性粘结剂；
12-沟道结构；
13-覆盖层。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明实施例提供了一种三维存储器；具体可参考图1。如图所示，所述三维存储器包括：由栅极层112和介质层111交替堆叠而成的叠层结构11；其中，所述栅极层112的材料包括石墨烯。
在本发明实施例中，采用石墨烯材料取代现有技术中的金属钨形成三维存储器的栅极层，降低了栅极层的厚度，进而降低了器件的整体厚度。
石墨烯材料具有良好的导电性，在室温下的载流子迁移率约为15000cm2/(V·s)，为作为栅极层材料使用提供了前提条件。石墨烯材料可形成为单层原子层排列的形式，从而制备成超薄层，从而降低器件厚度。
此外，纯的、无缺陷的单层石墨烯的导热系数高达5300W/mK，是目前为止导热系数最高的碳材料；本申请实施例还可以利用石墨烯材料的高导热性，有效地改善器件发热问题。
在本发明实施例中，所述三维存储器还可以包括半导体衬底10。所述半导体衬底10可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
在一具体实施例中，所述介质层111的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料；在一实施例中，所述介质层111为二氧化硅层。
在一具体实施例中，所述栅极层112包括单层石墨烯层或多层石墨烯层。
图2为本发明一具体实施例中栅极层的放大示意图；如图所示，在该实施例中，所述栅极层112包括多层石墨烯层1121，各石墨烯层1121之间通过导电性粘结剂1122连接。
这里，所述各石墨烯层1121例如具有单层原子层厚度。
在本发明实施例中，无论所述栅极层112包括单层石墨烯层，还是包括多层石墨烯层，所述栅极层112的总体厚度小于所述介质层111的厚度的四分之一。
在一具体实施例中，所述石墨烯中还可以含有掺杂离子；如此，通过掺杂进一步提高石墨烯层的导电率。
本发明实施例还提供了一种三维存储器的制备方法；如图3所示，所述方法包括以下步骤：
步骤201，提供半导体衬底；
步骤202，在所述半导体衬底上交替堆叠栅极层和介质层，以形成叠层结构；其中，所述栅极层的材料包括石墨烯。
下面，结合图4a-4d中三维存储器的制备过程中的器件结构剖面示意图，对本发明实施例提供的三维存储器及其制备方法再作进一步详细的说明。
首先，请参考图4a。
提供半导体衬底10。所述半导体衬底10可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
在所述半导体衬底10上交替堆叠栅极层112和介质层111，以形成叠层结构11；其中，所述栅极层112的材料包括石墨烯。
在一具体实施例中，所述介质层111的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料；在一实施例中，所述介质层111为二氧化硅层。
所述介质层111可以利用化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等其他可用的沉积工艺形成；所述栅极层112可以利用能够形成石墨烯层结构的工艺形成；所述介质层111与所述栅极层112之间可以采用接合技术层叠在一起。
在一实施例中，所述栅极层112包括单层石墨烯层。
在另一实施例中，所述栅极层112包括多层石墨烯层，各石墨烯层之间通过导电性粘结剂连接。请参考图2，在该实施例中，所述栅极层112包括多层石墨烯层1121，各石墨烯层1121之间通过导电性粘结剂1122连接。
这里，所述各石墨烯层1121例如具有单层原子层厚度。
在本发明实施例中，无论所述栅极层112包括单层石墨烯层，还是包括多层石墨烯层，所述栅极层112的总体厚度小于所述介质层111的厚度的四分之一。
在一具体实施例中，所述石墨烯中还可以含有掺杂离子；如此，通过掺杂进一步提高石墨烯层的导电率。
接下来，请参考图4b。在一具体实施例中，所述方法还可以包括刻蚀所述叠层结构11，形成所述三维存储器的台阶区的步骤。在一实施例中，所述刻蚀形成台阶区的步骤可以通过干法刻蚀工艺实现。
接下来，请结合参考图3与图4c。在一具体实施例中，所述方法还可以包括：
步骤203，刻蚀所述叠层结构11，形成贯穿所述叠层结构11的沟道通孔CH；在所述CH内形成所述三维存储器的沟道结构12。
这里，所述三维存储器的栅极层112可以在刻蚀形成所述沟道通孔的步骤之前形成；并在所述沟道结构12形成之后不再改变。
在一实施例中，所述CH可以通过干法刻蚀工艺形成。
可选地，在所述CH的底部、所述半导体衬底10上，形成外延层(SEG)。所述外延层可以通过选择性外延生长单晶硅而形成，并且所述外延层可以作为所述三维存储器的下选择管沟道。
在一实施例中，在所述CH内形成所述沟道结构12的步骤可以包括：在所述CH内依次形成阻挡层、存储层、隧穿层，在所述隧穿层内部形成沟道层。所述阻挡层的材料可以为氧化物(如SiO2)，也可以为高介电常数(高k)介质材料(如Al2O3)与其它氧化物的复合层；所述存储层可以为电荷俘获型存储层，其材料具体可以为氮化物(如SiN)或氮氧化物(如SiON)，也可以为上述材料的复合层；所述隧穿层223的材料可以为氧化物(如SiO2)。上述各层可以使用ALD工艺沉积形成。在一具体实施例中，所述阻挡层、存储层、隧穿层可以分别为SiN层、SiO2层、SiN层，从而形成ONO叠层结构。在所述隧穿层内部形成沟道层可以包括：刻蚀所述阻挡层、存储层、隧穿层，形成暴露所述SEG的开口，沉积形成与所述SEG接触的沟道层。所述沟道层的材料包括多晶硅。
在一实施例中，在所述CH内形成所述沟道结构12的步骤还可以包括：在所述CH内形成填充层。
在一实施例中，在所述CH内形成所述沟道结构12的步骤还可以包括：在所述CH顶部形成半导体插塞。
在一实施例中，在所述CH内，所述沟道结构12与所述栅极层112之间，还可以具有栅极隔离结构，所述栅极隔离结构可以在所述沟道结构12形成之前形成在所述CH内。
接下来，请参考图4d。在一具体实施例中，所述方法还可以包括在所述叠层结构11上沉积覆盖层13的步骤，以覆盖所述叠层结构11上的所述台阶区。所述覆盖层13的材料包括氧化物(如SiO2)。
如此，本发明实施例所提供的三维存储器及其制备方法，采用石墨烯形成三维存储器的栅极层，利用材料特点降低了栅极层的厚度，进而降低了器件的整体厚度，解决了厚度因素为三维存储器的制程所带来的技术难题；此外，还可以利用石墨烯材料的高导热性，有效地改善器件发热问题。
需要说明的是，本发明提供的三维存储器实施例与三维存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的三维存储器，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的三维存储器可以不受本发明实施例提供的三维存储器的制备方法的限制，任何能够形成本发明实施例所提供的三维存储器结构的制备方法所制备的三维存储器均在本发明保护的范围之内。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种三维存储器，其特征在于，包括：由栅极层和介质层交替堆叠而成的叠层结构；其中，
所述栅极层的材料包括石墨烯。
2.根据权利要求1所述的三维存储器，其特征在于，所述栅极层包括单层石墨烯层或多层石墨烯层。
3.根据权利要求1所述的三维存储器，其特征在于，所述栅极层包括多层石墨烯层，各石墨烯层之间通过导电性粘结剂连接。
4.根据权利要求1所述的三维存储器，其特征在于，所述栅极层的厚度小于所述介质层的厚度的四分之一。
5.根据权利要求1所述的三维存储器，其特征在于，所述石墨烯中含有掺杂离子。
6.一种三维存储器的制备方法，其特征在于，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上交替堆叠栅极层和介质层，以形成叠层结构；其中，
所述栅极层的材料包括石墨烯。
7.根据权利要求6所述的方法，其特征在于，所述栅极层包括单层石墨烯层；或者，所述栅极层包括多层石墨烯层，各石墨烯层之间通过导电性粘结剂连接。
8.根据权利要求6所述的方法，其特征在于，所述栅极层的厚度小于所述介质层的厚度的四分之一。
9.根据权利要求6所述的方法，其特征在于，所述石墨烯中含有掺杂离子。
10.根据权利要求6所述的方法，其特征在于，所述方法还包括：
刻蚀所述叠层结构，形成贯穿所述叠层结构的沟道通孔CH；在所述CH内形成所述三维存储器的沟道结构。
CN201910544684.4A 2019-06-21 2019-06-21 一种三维存储器及其制备方法 Pending CN110391250A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910544684.4A CN110391250A (zh) 2019-06-21 2019-06-21 一种三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910544684.4A CN110391250A (zh) 2019-06-21 2019-06-21 一种三维存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN110391250A true CN110391250A (zh) 2019-10-29

Family

ID=68285679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910544684.4A Pending CN110391250A (zh) 2019-06-21 2019-06-21 一种三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110391250A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315173A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 三维多值非挥发存储器的制备方法
CN102522434A (zh) * 2011-12-15 2012-06-27 香港中文大学 铜铟镓硒薄膜光伏电池装置及其制备方法
CN103765595A (zh) * 2011-08-23 2014-04-30 美光科技公司 包含垂直晶体管装置的半导体装置结构、垂直晶体管装置阵列及制作方法
US20140131785A1 (en) * 2012-11-09 2014-05-15 Tohoku University Semiconductor device and method of manufacturing the same
CN203733813U (zh) * 2014-01-20 2014-07-23 瑞德兴阳新能源技术有限公司 一种石墨烯太阳能电池
CN104192835A (zh) * 2014-09-12 2014-12-10 中国科学院上海微系统与信息技术研究所 一种石墨烯闪存存储器的制备方法
US20160336439A1 (en) * 2015-05-11 2016-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory device using two-dimensional material and method of manufacturing the same
CN106531887A (zh) * 2016-12-05 2017-03-22 吉林大学 一种可低电压擦写的铁电有机晶体管非易失性存储器
CN107994030A (zh) * 2017-11-16 2018-05-04 长江存储科技有限责任公司 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存
CN109003986A (zh) * 2018-08-07 2018-12-14 长江存储科技有限责任公司 存储器结构及其形成方法
CN208674120U (zh) * 2018-08-07 2019-03-29 长江存储科技有限责任公司 存储器结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315173A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 三维多值非挥发存储器的制备方法
CN103765595A (zh) * 2011-08-23 2014-04-30 美光科技公司 包含垂直晶体管装置的半导体装置结构、垂直晶体管装置阵列及制作方法
CN102522434A (zh) * 2011-12-15 2012-06-27 香港中文大学 铜铟镓硒薄膜光伏电池装置及其制备方法
US20140131785A1 (en) * 2012-11-09 2014-05-15 Tohoku University Semiconductor device and method of manufacturing the same
CN203733813U (zh) * 2014-01-20 2014-07-23 瑞德兴阳新能源技术有限公司 一种石墨烯太阳能电池
CN104192835A (zh) * 2014-09-12 2014-12-10 中国科学院上海微系统与信息技术研究所 一种石墨烯闪存存储器的制备方法
US20160336439A1 (en) * 2015-05-11 2016-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory device using two-dimensional material and method of manufacturing the same
CN106531887A (zh) * 2016-12-05 2017-03-22 吉林大学 一种可低电压擦写的铁电有机晶体管非易失性存储器
CN107994030A (zh) * 2017-11-16 2018-05-04 长江存储科技有限责任公司 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存
CN109003986A (zh) * 2018-08-07 2018-12-14 长江存储科技有限责任公司 存储器结构及其形成方法
CN208674120U (zh) * 2018-08-07 2019-03-29 长江存储科技有限责任公司 存储器结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张明龙，张琼妮著: "《美国纳米技术创新进展》", 30 June 2014, 知识产权出版社 *

Similar Documents

Publication Publication Date Title
US20200274060A1 (en) Methods of forming devices including multi-portion liners
TWI709231B (zh) 三維記憶體元件及其製造方法
JP6872621B2 (ja) メモリセル、集積構造およびメモリアレイ
CN110114880A (zh) 具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法
CN107946310B (zh) 一种采用气隙作为介电层的3d nand闪存制备方法及闪存
CN110062958A (zh) 用于形成三维存储器件的方法
CN110114879A (zh) 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法
CN110114878A (zh) 隧穿式场效应晶体管三维nand数据单元结构以及其形成方法
CN110121778A (zh) 三维存储器件
CN106057804A (zh) 半导体器件
CN109891588A (zh) 三维存储器件及其制造方法
EP3183747A1 (en) Metal word lines for three dimensional memory devices
CN112838097B (zh) 三维存储器及其制备方法
CN109742080B (zh) 一种三维存储器及其制备方法
CN110491880A (zh) 一种三维存储器及其制备方法
CN109390344A (zh) 包括垂直结构的三维半导体器件及形成其的方法
CN109473442A (zh) 半导体器件沟道层的制备方法及半导体器件沟道层
CN109887926A (zh) 一种三维存储器及其制备方法
CN112530975A (zh) 三维存储器及其制备方法
US20200388686A1 (en) Semiconductor device and method for fabricating the same
CN109659309B (zh) 一种三维存储器及其制备方法
CN109712990A (zh) 一种三维存储器及其制备方法
CN109326600A (zh) 一种三维存储器件及其制备方法
KR102656701B1 (ko) 반도체 소자의 제조 방법
CN116471845A (zh) 三维存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191029

RJ01 Rejection of invention patent application after publication