CN110491880A

CN110491880A - 一种三维存储器及其制备方法

Info

Publication number: CN110491880A
Application number: CN201910618650.5A
Authority: CN
Inventors: 王启光
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2019-07-10
Filing date: 2019-07-10
Publication date: 2019-11-22
Anticipated expiration: 2039-07-10
Also published as: CN110491880B

Abstract

本发明实施例公开了一种三维存储器及其制备方法，其中，所述方法包括以下步骤：提供叠层结构，所述叠层结构包括若干交替层叠的介质层以及牺牲层，以及贯穿所述叠层结构的沟道通孔CH；在所述CH的侧壁形成预存储层；去除所述牺牲层，暴露所述预存储层；在所述牺牲层被去除的位置氧化所述预存储层，以形成沿所述CH径向相对靠外的阻挡层以及相对靠内的存储层。

Description

一种三维存储器及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。

在三维存储器中，存储器叠层起到控制存储器电荷存储的功能，是器件完成存储功能的关键结构。目前，存储器叠层的常用结构是阻挡层-存储层-隧穿层；上述各层通过在沟道通孔(Channel Hole，CH)内依次沉积而形成；在沉积形成上述各层后，还需要去除CH底部的存储器叠层，暴露出下选择管沟道层；沉积与所述下选择管沟道层连接的沟道层。然而，随着市场对存储密度要求的不断提高，三维存储器堆叠层数不断增加，CH的深宽比变大，CH底部的存储器叠层的刻蚀工艺面临着更大的挑战。如果，CH底部的存储器叠层去除不干净，下选择管沟道层暴露面不足，将造成沟道层与下选择管沟道层接触不良，形成高阻连接，导致三维存储器阈值电压偏高，甚至电流通路断连，器件失效。

发明内容

有鉴于此，本发明的主要目的在于提供一种三维存储器及其制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维存储器的制备方法，所述方法包括以下步骤：

提供叠层结构，所述叠层结构包括若干交替层叠的介质层以及牺牲层，以及贯穿所述叠层结构的沟道通孔CH；

在所述CH的侧壁形成预存储层；

去除所述牺牲层，暴露所述预存储层；

在所述牺牲层被去除的位置氧化所述预存储层，以形成沿所述CH径向相对靠外的阻挡层以及相对靠内的存储层。

上述方案中，所述预存储层的材料包括氮氧化硅或氮化硅。

上述方案中，所述在所述CH的侧壁形成预存储层，包括：

在所述CH的侧壁依次形成第一预存储层以及第二预存储层，所述第一预存储层的材料包括氮氧化硅或氧化硅，所述第二预存储层的材料包括氮化硅。

上述方案中，其特征在于，所述第一预存储层与所述第二预存储层的厚度的比例范围为1:6-1:13。

上述方案中，所述氧化所述预存储层通过以下工艺中的至少一种实现：原位蒸汽产生工艺、干氧氧化工艺、同性氧化工艺。

上述方案中，所述阻挡层具有若干彼此分立的阻挡区，至少之一所述阻挡区与至少之一所述牺牲层被去除的位置相对应。

上述方案中，所述阻挡层部分位于所述牺牲层被去除的位置内。

上述方案中，所述方法还包括：

在所述牺牲层被去除的位置形成栅极层，所述栅极层与形成的所述存储层通过所述阻挡层隔开。

本发明实施例还提供了一种三维存储器，包括：

堆叠结构，所述堆叠结构包括若干交替层叠的介质层以及栅极层，以及贯穿所述堆叠结构的沟道通孔CH；

沿所述CH径向向内依次设置有阻挡层以及存储层；

其中，所述阻挡层以及所述存储层是通过从所述栅极层的位置氧化一预存储层而形成。

上述方案中，所述阻挡层具有若干彼此分立的阻挡区，至少之一所述阻挡区与至少之一所述栅极层相对应。

上述方案中，在若干所述彼此分立的阻挡区之间具有未被氧化的部分预存储层，所述预存储层的材料包括氮氧化硅或氮化硅。

上述方案中，所述存储层在相邻两所述阻挡区之间的位置具有朝向所述介质层方向的凸出部，所述未被氧化的部分预存储层位于所述凸出部与所述介质层之间。

上述方案中，所述阻挡层部分位于所述堆叠结构中相邻两介质层之间。

上述方案中，所述栅极层与所述存储层通过所述阻挡层隔开。

本发明实施例所提供的三维存储器及其制备方法，其中，所述方法包括以下步骤：提供叠层结构，所述叠层结构包括若干交替层叠的介质层以及牺牲层，以及贯穿所述叠层结构的沟道通孔CH；在所述CH的侧壁形成预存储层；去除所述牺牲层，暴露所述预存储层；在所述牺牲层被去除的位置氧化所述预存储层，以形成沿所述CH径向相对靠外的阻挡层以及相对靠内的存储层。如此，取代了相关工艺中的在CH内依次沉积阻挡层-存储层的方式，在CH内仅形成预存储层，而后通过氧化预存储层形成阻挡层-存储层，减小了阻挡层和存储层在CH内的厚度，进而减小了存储器叠层的厚度，降低了CH底部的存储器叠层的刻蚀工艺难度；此外，通过氧化预存储层的方法形成的阻挡层更加致密，膜层质量均匀一致，有效地抑制了栅电荷注入，改善了器件保持特性；再者，通过本发明实施例形成的阻挡层，减少存储电荷沿着阻挡层-存储层界面迁移，进一步改善了器件保持特性。

附图说明

图1为相关技术中三维存储器结构剖面示意图；

图2为相关技术中三维存储器局部结构剖面放大示意图；

图3为本发明实施例提供的三维存储器的制备方法的流程示意图；

图4a至图4f为本发明实施例提供的三维存储器的制备过程中的器件结构剖面示意图；

图5为本发明实施例提供的三维存储器结构剖面示意图。

附图标记说明：

10、20-半导体衬底；

11、21-叠层结构；21’-堆叠结构；211-介质层；212-牺牲层；

12、22-阻挡层；

13、23’-存储层；23-预存储层；231-第一预存储层；232-第二预存储层；

14、24-隧穿层；

15、25-沟道层；

26-栅极层。

具体实施方式

下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1为相关技术中三维存储器结构剖面示意图。如图所示，三维存储器包括：半导体衬底10；叠层结构11，形成在所述半导体衬底10上；沟道通孔CH，贯穿所述叠层结构11，并暴露所述半导体衬底10；在沟道通孔CH内形成有存储器叠层，具体包括阻挡层12-存储层13-隧穿层14；在存储器叠层上形成有沟道层15。所述存储器叠层在依次沉积在所述CH内时，既覆盖所述CH的侧壁，也不可避免地覆盖在所述CH的底表面上；然而，由于沟道层15需要与CH底部的其他结构，如与下选择管沟道层SEG和/或半导体衬底10连接，因此，在形成所述沟道层15之前，需要刻蚀去除CH底部的存储器叠层。

然而，随着市场对存储密度要求的不断提高，三维存储器堆叠层数不断增加，CH的深宽比变大，CH底部的存储器叠层的刻蚀工艺面临着更大的挑战。如图2所示，在CH底部的刻蚀工艺中，容易出现底部存储器叠层去除不干净的情况，导致下选择管沟道层SEG暴露面不足，从而造成沟道层15与SEG接触不良，形成高阻连接，导致三维存储器阈值电压偏高，甚至电流通路断连，器件失效。

此外，在一些相关技术中，阻挡层的形成过程是先在CH内沉积一层SiN，然后执行氧化工艺，将SiN氧化为SiO₂以形成所述阻挡层。然而，在氧化CH内沉积的SiN层时，极易氧化到叠层结构中的SiN牺牲层；SiN牺牲层的形成工艺与CH内沉积的SiN层的形成工艺不同，由于工艺差异，SiN牺牲层一般较CH内沉积的SiN层质地疏松；从而在氧化形成SiO₂阻挡层时，由于氧化了质地不同的SiN，因而形成了膜层质量不一(具体地，膜层质量沿CH径向向外逐渐变差)的阻挡层，导致器件保持特性变差。

再者，在一些相关技术中，阻挡层-存储层均为沿CH轴向延伸的连续结构，存储电荷容易沿着阻挡层-存储层界面迁移，造成器件保持特性变差。

基于此，本发明实施例提供了一种三维存储器的制备方法；具体请参见图3。如图所示，所述方法包括以下步骤：

步骤101、提供叠层结构，所述叠层结构包括若干交替层叠的介质层以及牺牲层，以及贯穿所述叠层结构的沟道通孔CH；

步骤102、在所述CH的侧壁形成预存储层；

步骤103、去除所述牺牲层，暴露所述预存储层；

步骤104、在所述牺牲层被去除的位置氧化所述预存储层，以形成沿所述CH径向相对靠外的阻挡层以及相对靠内的存储层。

下面，结合图4a至图4f中三维存储器的制备过程中的器件结构剖面示意图，对本发明实施例提供的三维存储器及其制备方法再作进一步详细的说明。

首先，请参考图4a。提供叠层结构21，所述叠层结构21包括若干交替层叠的介质层211以及牺牲层212，以及贯穿所述叠层结构21的沟道通孔CH。

在一些实施例中，所述方法还可以包括提供半导体衬底20的步骤；所述半导体衬底20，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。

在所述半导体衬底20上形成有由介质层211和牺牲层212交替堆叠的叠层结构21。这里，所述介质层211的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其他介质材料；所述牺牲层212例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成。在一具体实施例中，介质层211可以由SiO₂形成，牺牲层212可以由SiN形成，从而形成的叠层结构21为NO叠层。介质层211和牺牲层212可以利用化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或原子层沉积(ALD)工艺形成；其中，介质层211和牺牲层212可以具有彼此相同的厚度，也可以具有彼此不同的厚度。

接下来，请参考图4b。在所述CH的侧壁形成预存储层23。

这里，所述预存储层23的材料可以包括氮氧化硅或氮化硅。所述预存储层23可以通过ALD工艺形成。

所述预存储层23的厚度范围可以为70-140埃。可以理解，本发明实施例中形成的所述预存储层23的厚度小于最终形成的器件中阻挡层-存储层的总厚度，相应地，也小于相关技术中在CH内形成的阻挡层-存储层的总厚度，从而减小了存储器叠层的厚度，降低了CH底部的存储器叠层的刻蚀工艺难度。

在另一实施例中，所述在所述CH的侧壁形成预存储层23，包括：在所述CH的侧壁依次形成第一预存储层231以及第二预存储层232，所述第一预存储层231的材料包括氮氧化硅或氧化硅，所述第二预存储层232的材料包括氮化硅。可以理解地，通过先形成一层贴敷于叠层结构21侧壁的第一预存储层231，可以通过材料选择，避免在后续工艺去除叠层结构21中的牺牲层212时，预存储层23受到损失。

在一具体实施例中，所述第一预存储层231与所述第二预存储层232的厚度的比例范围为1:6-1:13。实际应用中，例如选择所述第一预存储层231的厚度为10埃，所述预存储层23的总厚度范围为70-140埃。

接下来，请参考图4c。在所述CH内形成隧穿层24以及沟道层25。所述隧穿层24以及沟道层25的形成工艺可以采用本领域中的现有工艺。所述隧穿层24的材料可以为氧化物(如SiO₂层)；所述沟道层25的材料可以为多晶硅。

接下来，请参考图4d。去除所述牺牲层212，暴露所述预存储层23。

在一实施例中，所述牺牲层212可以在刻蚀形成栅缝隙GLS后，通过GLS侧去除。

接下来，请参考图4e。在所述牺牲层212被去除的位置氧化所述预存储层23，以形成沿所述CH径向相对靠外的阻挡层22以及相对靠内的存储层23’。

这里，所述氧化所述预存储层可以通过以下工艺中的至少一种实现：原位蒸汽产生工艺(ISSG)、干氧氧化工艺、同性氧化工艺(BIO)。

可以理解，由于氧化的所述预存储层是由统一的工艺形成，因此氧化得到的阻挡层膜层质量均匀一致；且由于工艺条件限制，在CH侧壁形成的结构层一般致密性更高，相应地，氧化得到的阻挡层也更加致密，有效地抑制了栅电荷注入，改善了器件保持特性。

如图4e所示，在一具体实施例中，所述阻挡层22具有若干彼此分立的阻挡区，至少之一所述阻挡区与至少之一所述牺牲层被去除的位置相对应。

可以理解，由于所述阻挡层具有若干彼此分立的阻挡区，因此减少存储电荷沿着阻挡层-存储层界面迁移，改善了器件保持特性。

在一具体实施例中，所述阻挡层22部分位于所述牺牲层被去除的位置内。如此，形成的所述阻挡层22的总厚度可以与相关技术中阻挡层的厚度一致，而所述阻挡层22在CH内占据的厚度小于相关技术中阻挡层的厚度。

接下来，请参考图4f。在一具体实施例中，所述方法还包括：在所述牺牲层被去除的位置形成栅极层26，所述栅极层26与形成的所述存储层23’通过所述阻挡层22隔开。

在一实施例中，形成所述栅极的方法可以包括：沿所述牺牲层被去除的位置的内壁形成介质层；在所述介质层内部执行栅极层26的填充。在一具体实施例中，在所述介质层与所述栅极层之间还可以包括金属阻挡层。所述介质层的材料可以包括高K介质材料；所述阻挡层的材料可以包括TiN；所述栅极层的材料为电极材料，具体可以为金属栅极，其材料可以包括钨。

在后续工序中，在GLS内形成阵列共源极，完成器件的制备。

此外，本发明实施例还提供了一种三维存储器。请参考图5，所述三维存储器，包括：

堆叠结构21’，所述堆叠结构21’包括若干交替层叠的介质层211以及栅极层26，以及贯穿所述堆叠结构21’的沟道通孔CH；

沿所述CH径向向内依次设置有阻挡层22以及存储层23’；

其中，所述阻挡层22以及所述存储层23’是通过从所述栅极层26的位置氧化一预存储层而形成。

在一具体实施例中，所述阻挡层22具有若干彼此分立的阻挡区，至少之一所述阻挡区与至少之一所述栅极层26相对应。

在一具体实施例中，在若干所述彼此分立的阻挡区之间具有未被氧化的部分预存储层231，所述预存储层231的材料包括氮氧化硅或氮化硅。

在一具体实施例中，所述存储层23’在相邻两所述阻挡区之间的位置具有朝向所述介质层211方向的凸出部，所述未被氧化的部分预存储层231位于所述凸出部与所述介质层211之间。

在一具体实施例中，所述阻挡层22部分位于所述堆叠结构21’中相邻两介质层211之间。

在一具体实施例中，所述栅极层26与所述存储层23’通过所述阻挡层22隔开。

需要说明的是，本发明提供的三维存储器实施例与三维存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的三维存储器，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的三维存储器可以不受本发明实施例提供的三维存储器的制备方法的限制，任何能够形成本发明实施例所提供的三维存储器结构的制备方法所制备的三维存储器均在本发明保护的范围之内。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种三维存储器的制备方法，其特征在于，所述方法包括以下步骤：

在所述CH的侧壁形成预存储层；

去除所述牺牲层，暴露所述预存储层；

2.根据权利要求1所述的方法，其特征在于，所述预存储层的材料包括氮氧化硅或氮化硅。

3.根据权利要求1所述的方法，其特征在于，所述在所述CH的侧壁形成预存储层，包括：

4.根据权利要求3所述的方法，其特征在于，所述第一预存储层与所述第二预存储层的厚度的比例范围为1:6-1:13。

5.根据权利要求1所述的方法，其特征在于，所述氧化所述预存储层通过以下工艺中的至少一种实现：原位蒸汽产生工艺、干氧氧化工艺、同性氧化工艺。

6.根据权利要求1所述的方法，其特征在于，所述阻挡层具有若干彼此分立的阻挡区，至少之一所述阻挡区与至少之一所述牺牲层被去除的位置相对应。

7.根据权利要求1所述的方法，其特征在于，所述阻挡层部分位于所述牺牲层被去除的位置内。

8.根据权利要求1所述的方法，其特征在于，所述方法还包括：

9.一种三维存储器，其特征在于，包括：

沿所述CH径向向内依次设置有阻挡层以及存储层；

10.根据权利要求9所述的三维存储器，其特征在于，所述阻挡层具有若干彼此分立的阻挡区，至少之一所述阻挡区与至少之一所述栅极层相对应。

11.根据权利要求10所述的三维存储器，其特征在于，在若干所述彼此分立的阻挡区之间具有未被氧化的部分预存储层，所述预存储层的材料包括氮氧化硅或氮化硅。

12.根据权利要求11所述的三维存储器，其特征在于，所述存储层在相邻两所述阻挡区之间的位置具有朝向所述介质层方向的凸出部，所述未被氧化的部分预存储层位于所述凸出部与所述介质层之间。

13.根据权利要求9所述的三维存储器，其特征在于，所述阻挡层部分位于所述堆叠结构中相邻两介质层之间。

14.根据权利要求9所述的三维存储器，其特征在于，所述栅极层与所述存储层通过所述阻挡层隔开。