JP2020505779A - Nandメモリ・アレイおよびnandメモリ・アレイを形成する方法 - Google Patents
Nandメモリ・アレイおよびnandメモリ・アレイを形成する方法 Download PDFInfo
- Publication number
- JP2020505779A JP2020505779A JP2019541170A JP2019541170A JP2020505779A JP 2020505779 A JP2020505779 A JP 2020505779A JP 2019541170 A JP2019541170 A JP 2019541170A JP 2019541170 A JP2019541170 A JP 2019541170A JP 2020505779 A JP2020505779 A JP 2020505779A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- level
- insulating
- memory array
- nand memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 249
- 230000000903 blocking effect Effects 0.000 claims abstract description 46
- 230000005641 tunneling Effects 0.000 claims abstract description 28
- 238000009413 insulation Methods 0.000 claims abstract description 9
- 239000011800 void material Substances 0.000 claims description 66
- 239000011810 insulating material Substances 0.000 claims description 64
- 239000011232 storage material Substances 0.000 claims description 56
- 239000000203 mixture Substances 0.000 claims description 42
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 239000003989 dielectric material Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 239000004020 conductor Substances 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- -1 tungsten nitride Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本出願は、参照により本明細書に開示が組み込まれている、2017年2月1日に出願した「NAND Memory Arrays,and Methods of Forming NAND Memory Arrays」という名称の米国特許出願第15/422,307号の優先権を主張するものである。
NANDメモリ・アレイおよびNANDメモリ・アレイを形成する方法。
を示すために破線で示される)は、接合部分47に沿って第1の絶縁性材料26内に延び得る。空隙49は、図10を参照して以下により詳細に説明されるように、材料26の堆積中に形成され得る。ゲート誘電材料は、プログラミング動作、消去動作などの間に電荷キャリアがトンネルするか、またはそうでなければ通過する材料として機能することができる。いくつかのコンテキストでは、ゲート誘電材料は、単に絶縁性材料または誘電材料と呼ばれる場合がある。
任意の支持構造体を表す。いくつかの用途では、ベース52は、集積回路製造に関連する1つまたは複数の材料を含む半導体基板に対応し得る。そのような材料は、たとえば、耐火金属材料、バリア材料、拡散材料、絶縁体材料などの1つまたは複数を含み得る。
セル内の以下の機能を有してよく、すなわち、プログラム・モードでは、電荷遮断部は、電荷キャリアが電荷蓄積材料(たとえば、浮遊ゲート材料、電荷捕獲材料など)から制御ゲートに向かうのを妨げ得、消去モードでは、電荷遮断部は、電荷キャリアが制御ゲートから電荷蓄積材料内に流れるのを妨げ得る。電荷遮断領域は、所望の電荷遮断特性を提供する任意の適切な材料または構造体を含んでよく、たとえば、制御ゲートと電荷蓄積材料との間の絶縁性材料、電荷捕獲材料が誘電性であり「電荷」が最も外側の部分のどこに蓄積されたかと電荷捕獲材料とは無関係である、電荷捕獲材料の最も外側の部分、制御ゲートと電荷捕獲材料との間の接合部分などを含み得る。
れるように、第1の空隙の後に形成されるか、または、(図13〜図15を参照して以下に説明される処理において示されるように)第1の空隙の前に形成され得る。
述した処理とは対照的に、電荷蓄積材料44は、薄くされるが、除去されない。電荷蓄積材料44は、図2を参照して上述した寸法を有する最終的な厚さT4まで薄くされ得る。
。キャビティが、突出した終端部間の第1のレベル内に延びる。電荷蓄積材料は、第2のレベルの終端部の周りに形成される。電荷蓄積材料は、キャビティをライニングするためにキャビティ内に延びる。電荷トンネル材料は、電荷蓄積材料に沿って垂直方向に延びるように形成される。電荷トンネル材料は、ライニングされたキャビティを充填する。チャネル材料は、電荷トンネル材料に沿って垂直方向に延びるように形成される。第1の材料が除去されて、第1の空隙を残す。第1の空隙に提供されるエッチング液は、電荷蓄積材料内をエッチングするために利用される。絶縁性の第3の材料は、電荷蓄積材料内をエッチングした後、第1の空隙内に形成される。第2の材料が除去されて、第2の空隙を形成する。導電性レベルは、第2の空隙内に形成される。導電性レベルは、NANDメモリ・アレイのワード線レベルであり、制御ゲート領域に対応する終端部を有する。制御ゲート領域は、電荷蓄積材料に隣接する。
Claims (37)
- 交互の絶縁性レベルおよびワード線レベルの垂直積層であって、前記ワード線レベルが制御ゲート領域に対応する終端部を有する、垂直積層と、
前記ワード線レベルの前記制御ゲート領域に沿い、電荷遮断材料によって前記制御ゲート領域から離間された、電荷捕獲材料であって、垂直方向に隣接するワード線レベルに沿った前記電荷捕獲材料が、電荷移動が妨げられる介在領域によって離間された、電荷捕獲材料と、
前記積層に沿って垂直方向に延び、電荷トンネル材料によって前記電荷捕獲材料から離間された、チャネル材料と
を含む、NANDメモリ・アレイ。 - 前記電荷捕獲材料が、シリコンおよび窒素を含む、請求項1に記載のNANDメモリ・アレイ。
- 前記介在領域が、前記電荷捕獲材料を通って延びるギャップである、請求項1に記載のNANDメモリ・アレイ。
- 前記介在領域が、前記電荷捕獲材料の薄い領域であり、前記制御ゲート領域に沿った前記電荷捕獲材料が第1の厚さを有し、前記電荷捕獲材料の前記薄い領域が、前記第1の厚さの1/2未満である第2の厚さを有する、請求項1に記載のNANDメモリ・アレイ。
- 前記第2の厚さが2nm未満である、請求項4に記載のNANDメモリ・アレイ。
- 前記第2の厚さが0.5nm未満である、請求項4に記載のNANDメモリ・アレイ。
- 交互の絶縁性レベルおよびワード線レベルの垂直積層であって、前記ワード線レベルが制御ゲート領域に対応する終端部を有し、前記絶縁性レベルが前記ワード線レベル間に垂直方向に第1の絶縁性材料を含む、垂直積層と、
前記ワード線レベルの前記制御ゲート領域に沿い、電荷遮断材料によって前記制御ゲート領域から離間された、電荷捕獲材料であって、垂直方向に隣接するワード線レベルに沿った前記電荷捕獲材料が、電荷移動を妨げる第2の絶縁性材料の介在領域によって離間された、電荷捕獲材料と、
前記積層に沿って垂直方向に延び、電荷トンネル材料によって前記電荷捕獲材料から離間された、チャネル材料と
を含む、NANDメモリ・アレイ。 - 前記電荷捕獲材料が、シリコンおよび窒素を含む、請求項7に記載のNANDメモリ・アレイ。
- 前記第1および第2の絶縁性材料の接合部分に沿って前記第1の絶縁性材料内に延びる空隙を含む、請求項7に記載のNANDメモリ・アレイ。
- 前記第1の絶縁性材料が、前記第1および第2の絶縁性材料の前記接合部分に沿った第1の垂直厚さを有し、前記第2の絶縁性材料が、前記第1の垂直厚さの約1/2以下である、前記第1および第2の絶縁性材料の前記接合部分に沿った第2の垂直厚さを有する、請求項7に記載のNANDメモリ・アレイ。
- 前記第1および第2の絶縁性材料が、互いに同じ組成物である、請求項7に記載のNANDメモリ・アレイ。
- 前記第1および第2の絶縁性材料が、互いに異なる組成物である、請求項7に記載のNANDメモリ・アレイ。
- 各ワード線レベルが、外側導電層によって囲まれた導電性中心部を含み、前記導電性中心部が、前記外側導電層とは異なる組成物を含む、請求項7に記載のNANDメモリ・アレイ。
- 前記導電性中心部が、1つまたは複数の金属を含み、前記外側導電層が、金属窒化物を含む、請求項13に記載のNANDメモリ・アレイ。
- 各導電性レベルの前記外側導電層を囲む、高k誘電材料をさらに含む、請求項13に記載のNANDメモリ・アレイ。
- 交互の絶縁性レベルおよびワード線レベルの垂直積層であって、前記ワード線レベルが制御ゲート領域に対応する終端部を有し、前記絶縁性レベルが前記ワード線レベル間に垂直方向に第1の絶縁性材料を含む、垂直積層と、
前記ワード線レベルの前記制御ゲート領域に沿い、電荷遮断材料によって前記制御ゲート領域から離間された、電荷捕獲材料であって、垂直方向に隣接するワード線レベルに沿った前記電荷捕獲材料が、第2の絶縁性材料の介在領域によって離間され、前記電荷捕獲材料がシリコンおよび窒素を含み、前記第2の絶縁性材料が酸化物を含む、電荷捕獲材料と、
前記第1および第2の絶縁性材料の接合部分に沿って前記第1の絶縁性材料内に延びる、空隙と、
前記積層に沿って垂直方向に延び、電荷トンネル材料によって前記電荷捕獲材料から離間された、チャネル材料と
を含む、NANDメモリ・アレイ。 - 前記第1の絶縁性材料が、前記第1および第2の絶縁性材料の前記接合部分に沿った第1の垂直厚さを有し、前記第2の絶縁性材料が、前記第1の垂直厚さの約1/2以下である、前記第1および第2の絶縁性材料の前記接合部分に沿った第2の垂直厚さを有する、請求項16に記載のNANDメモリ・アレイ。
- 前記第1および第2の絶縁性材料が、互いに同じ組成物である、請求項16に記載のNANDメモリ・アレイ。
- 前記第1および第2の絶縁性材料が、互いに異なる組成物である、請求項16に記載のNANDメモリ・アレイ。
- 交互の第1および第2のレベルの垂直積層を形成することであって、前記第1のレベルは第1の材料を含み、前記第2のレベルは第2の材料を含む、垂直積層を形成することと、
前記第2のレベルに対して前記第1のレベルを引っ込めることであって、前記第2のレベルは、前記引っ込められた第1のレベルを越えて延びる突出した終端部を有し、キャビティが、前記突出した終端部間の前記第1のレベル内に延びる、前記第1のレベルを引っ込めることと、
前記第2のレベルの前記終端部の周りに電荷蓄積材料を形成することであって、前記電荷蓄積材料は、前記キャビティをライニングするために前記キャビティ内に延びる、電荷蓄積材料を形成することと、
前記電荷蓄積材料に沿って垂直方向に延び、前記ライニングされたキャビティを充填す
る、電荷トンネル材料を形成することと、
前記電荷トンネル材料に沿って垂直方向に延びるチャネル材料を形成することと、
第1の空隙を残すように前記第1の材料を除去することと、
前記第1の空隙に提供されるエッチング液で、前記電荷蓄積材料内をエッチングすることと、
前記電荷蓄積材料内をエッチングした後、前記第1の空隙内に絶縁性の第3の材料を形成することと、
第2の空隙を形成するように前記第2の材料を除去することと、
前記第2の空隙内に導電性レベルを形成することであって、前記導電性レベルは、NANDメモリ・アレイのワード線レベルであり、制御ゲート領域に対応する終端部を有し、前記制御ゲート領域は、前記電荷蓄積材料に隣接する、導電性レベルを形成することと
を含む、NANDメモリ・アレイを形成する方法。 - 前記第1の空隙が、前記第2の空隙の前に形成される、請求項20に記載の方法。
- 前記第1の空隙が、前記第2の空隙の後に形成される、請求項20に記載の方法。
- 前記電荷蓄積材料が、電荷捕獲材料である、請求項20に記載の方法。
- 前記電荷捕獲材料内を前記エッチングすることは、前記キャビティ内の前記電荷捕獲材料の領域を薄くする、請求項23に記載の方法。
- 前記電荷捕獲材料が、シリコンおよび窒素を含む、請求項23に記載の方法。
- 前記電荷蓄積材料内を前記エッチングすることは、前記電荷トンネル材料の表面を露出させるように前記キャビティ内の前記電荷蓄積材料の領域を除去し、前記絶縁性の第3の材料が、前記電荷トンネル材料の前記露出した表面と接触する、請求項20に記載の方法。
- 第3の空隙は、前記絶縁性の第3の材料が前記電荷トンネル材料と接触する接合部分に沿って残る、請求項26に記載の方法。
- 前記絶縁性の第3の材料および前記電荷トンネル材料が、互いに異なる組成物である、請求項26に記載の方法。
- 前記絶縁性の第3の材料および前記電荷トンネル材料が、互いに同じ組成物である、請求項26に記載の方法。
- 前記第2のレベルの前記終端部の周りに前記電荷蓄積材料を形成する前に前記第2のレベルの前記終端部の周りに電荷遮断材料を形成すること、および/または、前記第2の空隙内に前記導電性レベルを形成する前に前記第2の空隙をライニングするために前記第2の空隙内に電荷遮断材料を形成することを含む、請求項20に記載の方法。
- 交互の第1および第2のレベルの垂直積層を形成することであって、前記第1のレベルは第1の材料を含み、前記第2のレベルは第2の材料を含む、垂直積層を形成することと、
前記第2のレベルに対して前記第1のレベルを引っ込めることであって、前記第2のレベルは、前記引っ込められた第1のレベルを越えて延びる突出した終端部を有し、キャビティが、前記突出した終端部間の前記第1のレベル内に延びる、前記第1のレベルを引っ込めることと、
前記第2のレベルの前記終端部の周りに第1の電荷遮断材料を形成することと、
前記第1の電荷遮断材料上および前記第2のレベルの前記終端部の周りに窒化ケイ素を形成することであって、前記窒化ケイ素および前記第1の電荷遮断材料は、前記キャビティをライニングするために前記キャビティ内に延びる、窒化ケイ素を形成することと、
前記窒化ケイ素に沿って垂直方向に延び、前記ライニングされたキャビティ内に延びる、電荷トンネル材料を形成することと、
前記電荷トンネル材料に沿って垂直方向に延びるチャネル材料を形成することと、
第1の空隙を残すように前記第1の材料を除去することと、
前記第1の空隙に提供されるエッチング液で前記窒化ケイ素内をエッチングすることと、
前記窒化ケイ素内をエッチングした後、前記第1の空隙内に絶縁性の第3の材料を形成することと、
第2の空隙を形成するように前記第2の材料を除去することと、
第2の電荷遮断材料で前記第2の空隙をライニングすることと、
前記ライニングされた第2の空隙内に導電性レベルを形成することであって、前記導電性レベルは、NANDメモリ・アレイのワード線レベルであり、制御ゲート領域に対応する終端部を有し、前記制御ゲート領域は、前記窒化ケイ素に隣接し、前記導電性レベルの各々は、外側導電層によって囲まれた導電性中心部を含み、前記導電性中心部は、前記外側導電層とは異なる組成物を含む、導電性レベルを形成することと
を含む、NANDメモリ・アレイを形成する方法。 - 前記窒化ケイ素内を前記エッチングすることは、前記キャビティ内の前記窒化ケイ素の領域を薄くする、請求項31に記載の方法。
- 前記窒化ケイ素の前記薄い領域が、前記窒化ケイ素の元の厚さの約1/2以下である厚さを有する、請求項32に記載の方法。
- 前記窒化ケイ素内を前記エッチングすることは、前記電荷トンネル材料の表面を露出させるように前記キャビティ内の前記窒化ケイ素の領域を除去し、前記絶縁性の第3の材料が、前記電荷トンネル材料の前記露出した表面と接触する、請求項31に記載の方法。
- 第3の空隙は、前記絶縁性の第3の材料が前記電荷トンネル材料と接触する接合部分に沿って残る、請求項34に記載の方法。
- 前記絶縁性の第3の材料および前記電荷トンネル材料が、互いに異なる組成物である、請求項34に記載の方法。
- 前記絶縁性の第3の材料および前記電荷トンネル材料が、互いに同じ組成物である、請求項34に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/422,307 US10431591B2 (en) | 2017-02-01 | 2017-02-01 | NAND memory arrays |
US15/422,307 | 2017-02-01 | ||
PCT/US2018/016144 WO2018144538A1 (en) | 2017-02-01 | 2018-01-31 | Nand memory arrays, and methods of forming nand memory arrays |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020505779A true JP2020505779A (ja) | 2020-02-20 |
JP6884218B2 JP6884218B2 (ja) | 2021-06-09 |
Family
ID=62980215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019541170A Active JP6884218B2 (ja) | 2017-02-01 | 2018-01-31 | Nandメモリ・アレイおよびnandメモリ・アレイを形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US10431591B2 (ja) |
EP (1) | EP3577690A4 (ja) |
JP (1) | JP6884218B2 (ja) |
KR (1) | KR102237409B1 (ja) |
CN (1) | CN110249428A (ja) |
WO (1) | WO2018144538A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022501804A (ja) * | 2018-11-22 | 2022-01-06 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 三次元メモリデバイスおよびその製作方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102130558B1 (ko) * | 2013-09-02 | 2020-07-07 | 삼성전자주식회사 | 반도체 장치 |
US10431591B2 (en) | 2017-02-01 | 2019-10-01 | Micron Technology, Inc. | NAND memory arrays |
US10083981B2 (en) | 2017-02-01 | 2018-09-25 | Micron Technology, Inc. | Memory arrays, and methods of forming memory arrays |
US10170493B1 (en) | 2017-12-20 | 2019-01-01 | Micron Technology, Inc. | Assemblies having vertically-stacked conductive structures |
US10283524B1 (en) | 2017-12-20 | 2019-05-07 | Micron Technology, Inc. | Methods of filling horizontally-extending openings of integrated assemblies |
US10593695B1 (en) | 2018-10-17 | 2020-03-17 | Micron Technology, Inc. | Integrated assemblies having charge-trapping material arranged in vertically-spaced segments, and methods of forming integrated assemblies |
US10770472B2 (en) * | 2018-10-31 | 2020-09-08 | Micron Technology, Inc. | Memory arrays, and methods of forming memory arrays |
CN109643718B (zh) * | 2018-11-22 | 2019-10-18 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
CN109643717B (zh) * | 2018-11-22 | 2019-11-26 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
US11721727B2 (en) * | 2018-12-17 | 2023-08-08 | Sandisk Technologies Llc | Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same |
CN110047839B (zh) * | 2019-03-29 | 2020-05-19 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
CN110071114B (zh) * | 2019-03-29 | 2020-04-17 | 长江存储科技有限责任公司 | 3d nand闪存及其制备方法 |
CN110914986B (zh) | 2019-03-29 | 2021-05-14 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
CN110896670B (zh) | 2019-03-29 | 2021-06-08 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
EP3878013B1 (en) * | 2019-03-29 | 2024-04-03 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
CN110061008B (zh) * | 2019-03-29 | 2020-11-17 | 长江存储科技有限责任公司 | 3d nand闪存及其制备方法 |
CN110137176B (zh) * | 2019-03-29 | 2020-06-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
TWI749360B (zh) * | 2019-03-29 | 2021-12-11 | 大陸商長江存儲科技有限責任公司 | 三維記憶體及其製造方法 |
CN110896671B (zh) * | 2019-03-29 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
CN110896672B (zh) | 2019-03-29 | 2021-05-25 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
JP2022519752A (ja) * | 2019-03-29 | 2022-03-24 | 長江存儲科技有限責任公司 | 3次元メモリデバイス |
US11056497B2 (en) * | 2019-05-09 | 2021-07-06 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
US11289501B2 (en) * | 2019-05-20 | 2022-03-29 | Micron Technology, Inc. | Integrated assemblies having vertically-extending channel material with alternating regions of different dopant distributions, and methods of forming integrated assemblies |
US10957775B2 (en) | 2019-07-01 | 2021-03-23 | Micron Technology, Inc. | Assemblies having conductive structures with three or more different materials |
US11244954B2 (en) * | 2019-08-22 | 2022-02-08 | Micron Technology, Inc. | Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies |
US11024644B2 (en) * | 2019-08-22 | 2021-06-01 | Micron Technology, Inc. | Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies |
US11081497B2 (en) * | 2019-08-22 | 2021-08-03 | Micron Technology, Inc. | Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies |
CN112768461B (zh) * | 2019-09-20 | 2023-10-20 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
KR20210060723A (ko) * | 2019-11-18 | 2021-05-27 | 삼성전자주식회사 | 반도체 장치 |
EP3828918A1 (en) | 2019-11-29 | 2021-06-02 | Imec VZW | Low parasitic ccb heterojunction bipolar transistor |
CN111048516B (zh) * | 2020-01-02 | 2022-04-29 | 长江存储科技有限责任公司 | 3d nand存储器件及其制造方法 |
JP2021118234A (ja) * | 2020-01-23 | 2021-08-10 | キオクシア株式会社 | 半導体記憶装置 |
CN111373538B (zh) * | 2020-02-17 | 2021-08-17 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
KR20210106295A (ko) | 2020-02-20 | 2021-08-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR20210106293A (ko) * | 2020-02-20 | 2021-08-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR20210106294A (ko) | 2020-02-20 | 2021-08-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
CN115349171A (zh) * | 2020-05-30 | 2022-11-15 | 华为技术有限公司 | 一种铁电存储器及其制作方法、电子设备 |
US11889683B2 (en) * | 2020-07-01 | 2024-01-30 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
KR20220009296A (ko) | 2020-07-15 | 2022-01-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR20220009295A (ko) | 2020-07-15 | 2022-01-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR102537270B1 (ko) * | 2020-09-15 | 2023-05-26 | 한양대학교 산학협력단 | 백 게이트 구조를 기반으로 강유전체층을 이용하는 3차원 플래시 메모리 |
KR102504650B1 (ko) * | 2020-10-21 | 2023-02-28 | 한양대학교 산학협력단 | 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법 |
KR102493068B1 (ko) * | 2020-10-13 | 2023-01-30 | 한양대학교 산학협력단 | 듀얼 게이트 구조의 3차원 플래시 메모리 및 그 동작 방법 |
WO2022080842A1 (ko) * | 2020-10-13 | 2022-04-21 | 한양대학교 산학협력단 | 3차원 플래시 메모리, 그 제조 방법 및 그 동작 방법 |
US11488975B2 (en) * | 2020-10-27 | 2022-11-01 | Sandisk Technologies Llc | Multi-tier three-dimensional memory device with nested contact via structures and methods for forming the same |
US11476276B2 (en) * | 2020-11-24 | 2022-10-18 | Macronix International Co., Ltd. | Semiconductor device and method for fabricating the same |
US20230037066A1 (en) * | 2021-07-30 | 2023-02-02 | Micron Technology, Inc. | Integrated Assemblies and Methods of Forming Integrated Assemblies |
US20230043163A1 (en) * | 2021-08-06 | 2023-02-09 | Micron Technology, Inc. | Integrated Assemblies and Methods of Forming Integrated Assemblies |
JP2023046164A (ja) * | 2021-09-22 | 2023-04-03 | キオクシア株式会社 | 半導体装置 |
KR20240028041A (ko) * | 2022-08-24 | 2024-03-05 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110147824A1 (en) * | 2009-12-16 | 2011-06-23 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
JP2011249803A (ja) * | 2010-05-24 | 2011-12-08 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム |
US20120049268A1 (en) * | 2010-09-01 | 2012-03-01 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory devices and methods of fabricating the same |
JP2012174887A (ja) * | 2011-02-22 | 2012-09-10 | Toshiba Corp | 半導体記憶装置 |
JP2015012296A (ja) * | 2013-06-27 | 2015-01-19 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
Family Cites Families (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7420819B2 (en) | 2005-06-23 | 2008-09-02 | Inventec Corporation | Expanding high speed transport interface hardware method for motherboard |
US7829938B2 (en) | 2005-07-14 | 2010-11-09 | Micron Technology, Inc. | High density NAND non-volatile memory device |
US7646041B2 (en) * | 2006-12-04 | 2010-01-12 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical channels, methods of operating, and methods of fabricating the same |
CN101911287B (zh) * | 2007-12-27 | 2013-05-15 | 株式会社东芝 | 半导体存储器件及其制造方法 |
KR101495806B1 (ko) * | 2008-12-24 | 2015-02-26 | 삼성전자주식회사 | 비휘발성 기억 소자 |
KR101075494B1 (ko) | 2009-12-18 | 2011-10-21 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 |
US10128261B2 (en) * | 2010-06-30 | 2018-11-13 | Sandisk Technologies Llc | Cobalt-containing conductive layers for control gate electrodes in a memory structure |
US8349681B2 (en) | 2010-06-30 | 2013-01-08 | Sandisk Technologies Inc. | Ultrahigh density monolithic, three dimensional vertical NAND memory device |
KR20120007838A (ko) | 2010-07-15 | 2012-01-25 | 삼성전자주식회사 | 수직형 비휘발성 메모리 소자 및 그 제조방법 |
KR101762823B1 (ko) | 2010-10-29 | 2017-07-31 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 제조 방법 |
KR20120068392A (ko) | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법 |
JP2012244180A (ja) | 2011-05-24 | 2012-12-10 | Macronix Internatl Co Ltd | 多層接続構造及びその製造方法 |
KR20130066950A (ko) | 2011-12-13 | 2013-06-21 | 에스케이하이닉스 주식회사 | 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법 |
KR20130077441A (ko) | 2011-12-29 | 2013-07-09 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
US8658499B2 (en) | 2012-07-09 | 2014-02-25 | Sandisk Technologies Inc. | Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device |
US9321513B2 (en) * | 2012-08-03 | 2016-04-26 | Cgg Services Sa | Streamer coating device and method |
KR20140042418A (ko) * | 2012-09-28 | 2014-04-07 | 코오롱인더스트리 주식회사 | 폴리에스테르 필름 |
US10403766B2 (en) * | 2012-12-04 | 2019-09-03 | Conversant Intellectual Property Management Inc. | NAND flash memory with vertical cell stack structure and method for manufacturing same |
US8853818B2 (en) | 2013-02-20 | 2014-10-07 | Macronix International Co., Ltd. | 3D NAND flash memory |
US9184175B2 (en) | 2013-03-15 | 2015-11-10 | Micron Technology, Inc. | Floating gate memory cells in vertical memory |
KR102091724B1 (ko) | 2013-03-18 | 2020-03-20 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR102099294B1 (ko) | 2013-05-13 | 2020-04-09 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US9159845B2 (en) | 2013-05-15 | 2015-10-13 | Micron Technology, Inc. | Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor |
KR102195112B1 (ko) | 2013-11-19 | 2020-12-24 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
KR102175763B1 (ko) | 2014-04-09 | 2020-11-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
US9666449B2 (en) | 2014-06-17 | 2017-05-30 | Micron Technology, Inc. | Conductors having a variable concentration of germanium for governing removal rates of the conductor during control gate formation |
US9324729B2 (en) | 2014-06-24 | 2016-04-26 | Kabushiki Kaisha Toshiba | Non-volatile memory device having a multilayer block insulating film to suppress gate leakage current |
US9136130B1 (en) | 2014-08-11 | 2015-09-15 | Sandisk Technologies Inc. | Three dimensional NAND string with discrete charge trap segments |
US9349745B2 (en) | 2014-08-25 | 2016-05-24 | Macronix International Co., Ltd. | 3D NAND nonvolatile memory with staggered vertical gates |
US9620514B2 (en) * | 2014-09-05 | 2017-04-11 | Sandisk Technologies Llc | 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same |
US9917096B2 (en) * | 2014-09-10 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
CN104241294B (zh) * | 2014-09-16 | 2017-04-26 | 华中科技大学 | 一种非易失性三维半导体存储器及其制备方法 |
US9305934B1 (en) * | 2014-10-17 | 2016-04-05 | Sandisk Technologies Inc. | Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal |
US9305937B1 (en) * | 2014-10-21 | 2016-04-05 | Sandisk Technologies Inc. | Bottom recess process for an outer blocking dielectric layer inside a memory opening |
US9449980B2 (en) * | 2014-10-31 | 2016-09-20 | Sandisk Technologies Llc | Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure |
US9634097B2 (en) | 2014-11-25 | 2017-04-25 | Sandisk Technologies Llc | 3D NAND with oxide semiconductor channel |
US9553100B2 (en) * | 2014-12-04 | 2017-01-24 | Sandisk Techologies Llc | Selective floating gate semiconductor material deposition in a three-dimensional memory structure |
US9443865B2 (en) | 2014-12-18 | 2016-09-13 | Sandisk Technologies Llc | Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel |
KR20160080365A (ko) | 2014-12-29 | 2016-07-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
US9478558B2 (en) | 2015-01-20 | 2016-10-25 | Sandisk Technologies Llc | Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer |
US9842847B2 (en) | 2015-02-11 | 2017-12-12 | Micron Technology, Inc. | Drain select gate formation methods and apparatus |
US9870945B2 (en) | 2015-03-10 | 2018-01-16 | Sandisk Technologies Llc | Crystalline layer stack for forming conductive layers in a three-dimensional memory structure |
US20160268292A1 (en) | 2015-03-13 | 2016-09-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US9659949B2 (en) | 2015-03-23 | 2017-05-23 | Micron Technology, Inc. | Integrated structures |
US9613975B2 (en) | 2015-03-31 | 2017-04-04 | Sandisk Technologies Llc | Bridge line structure for bit line connection in a three-dimensional semiconductor device |
US9601508B2 (en) * | 2015-04-27 | 2017-03-21 | Sandisk Technologies Llc | Blocking oxide in memory opening integration scheme for three-dimensional memory structure |
US9627399B2 (en) | 2015-07-24 | 2017-04-18 | Sandisk Technologies Llc | Three-dimensional memory device with metal and silicide control gates |
DE112016004265T5 (de) | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
KR102336739B1 (ko) * | 2015-09-25 | 2021-12-06 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
US9620512B1 (en) | 2015-10-28 | 2017-04-11 | Sandisk Technologies Llc | Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device |
US9659955B1 (en) * | 2015-10-28 | 2017-05-23 | Sandisk Technologies Llc | Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure |
US9842851B2 (en) * | 2015-10-30 | 2017-12-12 | Sandisk Technologies Llc | Three-dimensional memory devices having a shaped epitaxial channel portion |
US9859363B2 (en) * | 2016-02-16 | 2018-01-02 | Sandisk Technologies Llc | Self-aligned isolation dielectric structures for a three-dimensional memory device |
US9721663B1 (en) * | 2016-02-18 | 2017-08-01 | Sandisk Technologies Llc | Word line decoder circuitry under a three-dimensional memory array |
US9812463B2 (en) | 2016-03-25 | 2017-11-07 | Sandisk Technologies Llc | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof |
US9741737B1 (en) * | 2016-04-15 | 2017-08-22 | Micron Technology, Inc. | Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material |
US10355139B2 (en) | 2016-06-28 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
US10529620B2 (en) | 2016-07-13 | 2020-01-07 | Sandisk Technologies Llc | Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same |
KR102563924B1 (ko) * | 2016-08-05 | 2023-08-04 | 삼성전자 주식회사 | 수직형 메모리 소자 |
US9711229B1 (en) * | 2016-08-24 | 2017-07-18 | Sandisk Technologies Llc | 3D NAND with partial block erase |
US10083981B2 (en) | 2017-02-01 | 2018-09-25 | Micron Technology, Inc. | Memory arrays, and methods of forming memory arrays |
US10431591B2 (en) | 2017-02-01 | 2019-10-01 | Micron Technology, Inc. | NAND memory arrays |
US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
US9922992B1 (en) | 2017-04-10 | 2018-03-20 | Sandisk Technologies Llc | Doping channels of edge cells to provide uniform programming speed and reduce read disturb |
US9985049B1 (en) | 2017-04-28 | 2018-05-29 | Micron Technology, Inc. | Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays |
US10957775B2 (en) * | 2019-07-01 | 2021-03-23 | Micron Technology, Inc. | Assemblies having conductive structures with three or more different materials |
-
2017
- 2017-02-01 US US15/422,307 patent/US10431591B2/en active Active
-
2018
- 2018-01-31 CN CN201880009133.1A patent/CN110249428A/zh not_active Withdrawn
- 2018-01-31 KR KR1020197025274A patent/KR102237409B1/ko active IP Right Grant
- 2018-01-31 EP EP18747361.6A patent/EP3577690A4/en active Pending
- 2018-01-31 WO PCT/US2018/016144 patent/WO2018144538A1/en unknown
- 2018-01-31 JP JP2019541170A patent/JP6884218B2/ja active Active
- 2018-08-14 US US16/103,669 patent/US10340286B2/en active Active
-
2019
- 2019-08-21 US US16/546,821 patent/US11201164B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110147824A1 (en) * | 2009-12-16 | 2011-06-23 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
JP2011249803A (ja) * | 2010-05-24 | 2011-12-08 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム |
US20120049268A1 (en) * | 2010-09-01 | 2012-03-01 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory devices and methods of fabricating the same |
JP2012174887A (ja) * | 2011-02-22 | 2012-09-10 | Toshiba Corp | 半導体記憶装置 |
JP2015012296A (ja) * | 2013-06-27 | 2015-01-19 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022501804A (ja) * | 2018-11-22 | 2022-01-06 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 三次元メモリデバイスおよびその製作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6884218B2 (ja) | 2021-06-09 |
EP3577690A4 (en) | 2020-01-22 |
CN110249428A (zh) | 2019-09-17 |
US20180374860A1 (en) | 2018-12-27 |
US10431591B2 (en) | 2019-10-01 |
US20190378858A1 (en) | 2019-12-12 |
US11201164B2 (en) | 2021-12-14 |
KR102237409B1 (ko) | 2021-04-08 |
KR20190104430A (ko) | 2019-09-09 |
WO2018144538A1 (en) | 2018-08-09 |
US20180219017A1 (en) | 2018-08-02 |
US10340286B2 (en) | 2019-07-02 |
EP3577690A1 (en) | 2019-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020505779A (ja) | Nandメモリ・アレイおよびnandメモリ・アレイを形成する方法 | |
JP6859443B2 (ja) | メモリ・アレイおよびメモリ・アレイを形成する方法 | |
US9899413B2 (en) | Integrated structures and methods of forming vertically-stacked memory cells | |
US8461003B2 (en) | Method for fabricating 3D-nonvolatile memory device | |
US9627550B2 (en) | Methods of forming vertical memory strings, and methods of forming vertically-stacked structures | |
US10141221B1 (en) | Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same | |
US9379126B2 (en) | Damascene conductor for a 3D device | |
US10453858B2 (en) | Methods of forming integrated structures | |
US7442998B2 (en) | Non-volatile memory device | |
EP3203501A2 (en) | Nonvolatile memory device and method for manufacturing the same | |
TW202213729A (zh) | 三維記憶體元件中具有突出部分的通道結構及其製作方法 | |
TWI728815B (zh) | 三維記憶體元件以及其製作方法 | |
US11302712B2 (en) | Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells | |
CN114420700A (zh) | 一种半导体器件及其制备方法 | |
TW202220110A (zh) | 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190927 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6884218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |