CN110914986B - 三维存储器件及其制造方法 - Google Patents

三维存储器件及其制造方法 Download PDF

Info

Publication number
CN110914986B
CN110914986B CN201980001310.6A CN201980001310A CN110914986B CN 110914986 B CN110914986 B CN 110914986B CN 201980001310 A CN201980001310 A CN 201980001310A CN 110914986 B CN110914986 B CN 110914986B
Authority
CN
China
Prior art keywords
layers
layer
forming
gate
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001310.6A
Other languages
English (en)
Other versions
CN110914986A (zh
Inventor
肖莉红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201910248966.XA external-priority patent/CN110047840B/zh
Priority claimed from CN201910248967.4A external-priority patent/CN110061008B/zh
Priority claimed from CN201910248585.1A external-priority patent/CN110047839B/zh
Priority claimed from CN201910248617.8A external-priority patent/CN110071114B/zh
Priority claimed from CN201910248601.7A external-priority patent/CN110137176B/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority claimed from PCT/CN2019/093442 external-priority patent/WO2020199387A1/en
Publication of CN110914986A publication Critical patent/CN110914986A/zh
Application granted granted Critical
Publication of CN110914986B publication Critical patent/CN110914986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

用于形成三维(3D)存储器件的方法的实施例包括以下操作。首先，在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔。在初始沟道孔的侧壁上的多个第一层中的每一个的侧表面和多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔。还通过利用沟道形成结构填充沟道孔来形成半导体沟道。所述半导体沟道可以具有存储器层，所述存储器层具有围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着垂直方向交错。

Description

三维存储器件及其制造方法
相关专利申请的交叉引用
本申请要求享有均在2019年3月29日提交的中国专利申请No.201910248967.4、201910248617.8、201910248601.7、201910248966.X和201910248585.1的优先权，在这里通过引用方式将其内容全文并入本文中。
背景技术
本公开的实施例涉及三维(3D)存储器件及其制造方法。
通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。
3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列以及外围器件，所述外围器件用于控制至存储器阵列的信号以及控制来自存储器阵列的信号。
发明内容
本文公开了3D存储器件以及制造所述3D存储器件的制造方法的实施例。
在一个示例中，一种用于形成3D存储器件的方法包括以下操作。首先，在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔。在所述初始沟道孔的侧壁上的多个第一层中的每一个的侧表面和多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔。还通过利用沟道形成结构填充所述沟道孔来形成半导体沟道。所述半导体沟道可以具有存储器层，所述存储器层具有围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着垂直于所述衬底的顶表面的垂直方向交错。此外，基于所述多个第二层形成多个导体层，并且在相邻导体层之间形成包括至少一个氮氧化硅子层的栅极到栅极电介质层。
在另一示例中，一种用于形成3D存储器件的方法包括在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔；在所述初始沟道孔的侧壁上的所述多个第一层中的每一个的侧表面和所述多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔；通过利用沟道形成结构填充所述沟道孔来形成半导体沟道。所述半导体沟道可以具有存储器层，所述存储器层包括围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着垂直于所述衬底的顶表面的垂直方向交错。所述方法还可以包括去除所述多个第一层和所述多个第二层中的一者以及基于所述多个第一层和所述多个第二层中的剩余一者形成栅极到栅极电介质结构。
在又一示例中，一种3D存储器件包括衬底上方的栅极到栅极电介质结构。所述栅极到栅极电介质结构沿垂直于所述衬底的顶表面的垂直方向在相邻导体层之间可以包括至少一个氮氧化硅子层。在一些实施例中，所述3D存储器件还包括从所述堆叠结构的顶表面延伸到所述衬底的半导体沟道。所述半导体沟道包括存储器层，所述存储器层具有围绕每个导体层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着所述垂直方向交错。所述3D存储器件还包括从所述堆叠结构的所述顶表面延伸到所述衬底的源极结构。
附图说明
附图被并入本文并形成说明书的一部分，例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1A-1F均示出了根据本公开的一些实施例的3D存储器件的一部分的截面图。
图2A-2G示出了根据本公开的一些实施例，在示范性制造过程的不同阶段的3D存储器件的结构。
图3A-3J示出了根据本公开的一些实施例，在另一示范性制造过程的不同阶段的3D存储器件的结构。
图4A-4G示出了根据本公开的一些实施例，在另一示范性制造过程的不同阶段的3D存储器件的结构。
图5A-5J示出了根据本公开的一些实施例，在另一示范性制造过程的不同阶段的3D存储器件的结构。
图6A-6I示出了根据本公开的一些实施例，在另一示范性制造过程的不同阶段的3D存储器件的结构。
图7A-7C均示出了根据本公开的一些实施例的阻挡层、存储器层和隧穿层的截面图。
图8A-8B均示出了根据本公开的一些实施例的栅极到栅极电介质层的截面图。
图9A示出了根据本公开的一些实施例用于在堆叠结构中形成半导体沟道的示范性方法的流程图。
图9B-9D均示出了根据本公开的一些实施例，在图9A的方法之后，用于形成3D存储器件的示范性方法的流程图。
图10示出了根据本公开的一些实施例用于形成另一3D存储器件的示范性方法的流程图。
将参考附图描述本公开的实施例。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开还可以用于各种其他应用中。
应当注意到，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
通常，可以至少部分地从上下文中的用法来理解术语。例如，至少部分取决于上下文，如本文所使用的术语“一个或多个”可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“所述”等术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其他因素。
应当容易理解的是，本公开中的“在……上”、“在……上方”和“在……之上”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。
此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等空间相对术语来描述如图所示的一个元件或特征与另一个(或多个)元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖器件在使用或操作中的不同取向。设备可以以其他方式定向(旋转90度或在其他取向上)并且同样可以相应地解释本文使用的空间相关描述词。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部上的材料可以被图案化或可以保持未图案化。此外，衬底可以包括各种各样的半导体材料，例如硅、锗、砷化镓、磷化铟等。可替换地，可以由非导电材料(例如玻璃、塑料或蓝宝石晶圆)制成衬底。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上方延伸，或者其范围可以小于下层或上层结构的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间的任何一对水平平面之间或在顶表面和底表面处。层可以横向、垂直和/或沿着锥形表面延伸。衬底可以是层，衬底可以在其中包括一层或多层，和/或衬底可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触部层(其中形成有互连线和/或过孔接触部)以及一个或多个电介质层。
如本文所使用的，术语“标称/标称上”是指在产品或工艺的设计阶段期间设定的部件或工艺操作的特性或参数的期望值或目标值、以及高于和/或低于期望值的值的范围。值的范围可以是由于制造工艺或公差的轻微变化而引起的。如本文所使用的，术语“大约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“大约”可以表示给定量的值，该给定量的值例如在该值的10-30％内变化(例如，值的±10％、±20％或±30％)。
如本文所使用的，术语“3D存储器件”是指在横向取向的衬底上具有垂直取向的存储单元晶体管串(在本文中称为“存储器串”，例如NAND存储器串)的半导体器件，使得存储器串相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直/垂直地”表示标称上垂直于衬底的横向表面。
如本文所使用的，术语“阶梯”、“台阶”和“层级”可以互换使用。如本文所使用的，阶梯结构是指包括至少两个水平表面和至少两个垂直表面的一组表面，使得每个水平表面连接到从水平表面的第一边缘向上延伸的第一垂直表面，并连接到从水平表面的第二边缘向下延伸的第二垂直表面。“阶梯”是指一组相连表面高度的垂直偏移。
如本文所使用的，x轴和y轴(垂直于x-z平面)水平延伸并形成水平平面。水平平面基本平行于衬底的顶表面。如本文所使用的，z轴垂直延伸，即，沿垂直于水平平面的方向延伸。术语“x轴”和“y轴”可以与“水平方向”互换使用，术语“x-y平面”可以与“水平平面”互换使用，术语“z轴”可以与“垂直方向”互换使用。
随着3D存储器件为了更高存储容量而缩小，更多充当3D存储器件的栅电极的导体层被堆叠于指定空间之内的衬底上方。相邻导体层沿垂直方向(即，垂直于衬底顶表面的方向)之间的间距减小，导致相邻导体层之间的更薄的栅极到栅极电介质层。常规上，栅极到栅极电介质层主要包括氧化硅(SiOx，例如SiO)，其绝缘性在很大程度上受到其厚度和相邻导体层之间膜质量的影响。由于缩放的原因，由氧化硅制成的更薄的栅极到栅极电介质层因此可能易受栅极到栅极泄露甚至击穿。此外，相邻导体层之间的减小间距还可能导致电荷损失增大。例如，由于相邻存储器单元之间的距离更小，存储器单元中捕获的电荷更可能从存储器单元逃逸并沿存储器层(例如，沿其延伸方向)行进。结果，可能影响存储器层中的数据保持，存储器单元上的操作(例如，读取、写入和/或保存)可能具有降低的精度。
根据本公开的各实施例提供了3D存储器件的结构和制造方法，其解决了与更薄的栅极到栅极电介质层相关联的上述问题。本公开的实施例提供了一种在相邻导体层之间具有至少一个复合层的栅极到栅极电介质层。复合层包括至少一个氮氧化硅(SiOxNy，例如SiON)子层。作为高k电介质材料，氮氧化硅可以在相邻导体层之间提供更好的电绝缘。即使在相邻导体层之间具有更小厚度，栅极到栅极电介质层也能够减小泄露和耦合的易发性。在一些实施例中，栅极到栅极电介质层至少包括相邻导体层之间的气隙。在一些实施例中，栅极到栅极电介质层包括一对复合层以及两个复合层之间的气隙，每个复合层在相邻导体层的不同导体层上。在一些实施例中，栅极到栅极电介质层包括填满相邻导体层之间空间的复合层，之间没有任何气隙。复合层可以包括至少氮氧化硅子层。在一些实施例中，复合层包括多个子层，其具有至少一个氮氧化硅子层，每个氮氧化硅子层都被氧化硅子层和/或氮化硅子层夹置。例如，复合层可以包括多个交替布置的氮氧化硅子层和氧化硅子层。
而且，为了减少3D存储器件中的电荷损失，在一些实施例中，半导体沟道中的存储器层可以具有“弯折”结构或“截止(cut off)”结构，以在相邻存储器单元(例如，导体层)之间生成电荷的屏障。在“弯折”结构中，存储器层具有多个第一存储器部分和多个第二存储器部分。每个第一存储器部分部分地围绕相应导体层，每个第二存储器部分连接相邻的第一存储器部分。第一存储器部分包括垂直部分(例如，垂直延伸)和一对横向部分(例如，横向延伸)，它们连接在一起以部分围绕相应导体层的底部。第一存储器部分和第二存储器部分因此可以通过交错方式沿垂直方向延伸，沿垂直方向为存储器单元(例如，第一存储器部分)中捕获的电荷生成屏障。存储器层的这种结构能够减小电荷沿垂直方向的损失。在“截止”结构中，与“弯折”结构不同，相邻导体层之间的第二存储器部分被去除，使得第一存储器部分彼此断开连接。存储器层的这种结构能够增强相邻存储器单元之间电荷的屏障。
图1A-1E示出了根据本公开的3D存储器件的截面图，每个3D存储器件均具有栅极到栅极电介质层。具体而言，图1A示出了存储器件101，其具有包括“截止”结构的存储器层以及在相邻导体层之间具有气隙的栅极到栅极电介质层。图1B示出了存储器件102，其具有包括“截止”结构的存储器层以及在相邻导体层之间没有气隙的栅极到栅极电介质层。图1C示出了存储器件103，其具有包括“弯折”结构的存储器层以及在相邻导体层之间具有气隙的栅极到栅极电介质层。图1D示出了存储器件104，其具有包括“弯折”结构的存储器层以及在相邻导体层之间没有气隙的栅极到栅极电介质层。图1E示出了存储器件105，其具有没有“弯折”结构或“截止”结构的存储器层以及在相邻导体层之间具有气隙的栅极到栅极电介质层。图1F示出了存储器件106，其具有包括“弯折”结构的存储器层以及具有夹置不同材料的电介质层的一对复合层的栅极到栅极电介质层。为了描述容易，使用相同的附图标记绘示图1A-1F中的相同或相似部分。
本公开的实施例提供了不同类型的存储器件，该存储器件被配置为减小导体层之间的泄露和耦合，并防止被捕获电荷沿不希望的方向行进。例如，具有包括“截止”结构的半导体沟道和至少包括高k电介质材料(例如，氮氧化硅)子层和气隙的栅极到栅极电介质层的存储器件可以由存储器件101实现。具有包括“弯折”结构的半导体沟道和至少包括高k电介质材料(例如，氮氧化硅)子层的栅极到栅极电介质层的存储器件可以由存储器件103、104和106实现。通过“栅极第一”制造过程形成并具有至少包括高k电介质材料(例如，氮氧化硅)子层和气隙的栅极到栅极电介质层的存储器件可以由存储器件101、103和105实现。通过“栅极第一”制造过程形成并具有包括“弯折”结构的半导体沟道和至少包括高k电介质材料(例如，氮氧化硅)子层和气隙的栅极到栅极电介质层的存储器件可以由存储器件103实现。具有包括“截止”结构的半导体沟道和至少包括高k电介质材料(例如，氮氧化硅)子层的栅极到栅极电介质层的存储器件可以由存储器件101和102实现。下文详细描述了存储器件的结构和制造过程。
如图1A所示，存储器件101包括衬底10、堆叠于衬底10上方的多个导体层18以及均在相邻导体层18之间并使其绝缘的多个栅极到栅极电介质层17。导体层18、衬底10和栅极到栅极电介质层17可以形成堆叠结构。存储器件101可以包括多个半导体沟道14，每个半导体沟道都通过堆叠结构垂直延伸(例如，沿垂直于衬底10的顶表面的方向或y方向)到衬底10中。存储器件101还可以包括多个延伸穿过堆叠结构并进入衬底10中的源极结构。每个源极结构可以包括衬底10中的掺杂区16、延伸穿过堆叠结构的绝缘结构120，以及在绝缘结构120中延伸并接触掺杂区16的源极接触部121。源极接触部121可以通过掺杂区16和衬底10电连接到半导体沟道14。
衬底10可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)和/或任何其他适当材料。在一些实施例中，衬底10包括硅。
导体层18可以包括导电材料，其包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅(多晶硅)、掺杂硅、硅化物或其任意组合。
栅极到栅极电介质层17可以包括一个或多个复合层以及相邻导体层18之间的至少一个气隙。在本公开中，用于使堆叠结构中的多个导体层18(例如，从堆叠结构的顶部到底部的所有导体层18)绝缘的多个栅极到栅极电介质层17可以被称为栅极到栅极电介质结构。在一些实施例中，栅极到栅极电介质层17包括一对复合层17-1和17-2以及复合层17-1和17-2之间的气隙173。在一些实施例中，复合层17-1和17-2可以形成于相邻导体层18之间的空间中，并可以在相邻导体层18的相对表面上。在一些实施例中，复合层，例如17-1或17-2的厚度可以小于大约5nm，例如小于5nm(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm，下端由这些值中的任一个限定的任何范围、或者在由这些值中的任何两个限定的任何范围内)。在一些实施例中，气隙173的厚度可以取决于复合层17-1和17-2的厚度以及相邻导体层18之间的间距。
栅极到栅极电介质层17可以包括至少一个高k电介质材料，例如氮氧化硅的子层。在一些实施例中，根据导体层18的材料，高k电介质材料还可以包括氮氧化硅之外的材料。在一些实施例中，每个复合层，例如17-1和17-2可以包括氮氧化硅子层。栅极到栅极电介质层17还可以包括其他材料的子层。在一些实施例中，每个复合层，例如17-1和17-2可以至少包括氧化硅子层和/或氮化硅子层。在一些实施例中，每个复合层，例如17-1和17-2，可以包括多个子层，其具有至少一个氮氧化硅子层、至少一个氧化硅子层和至少一个氮化硅子层。在一些实施例中，每个复合层，例如17-1和17-2可以具有被布置为O/ON/O/ON/O的子层堆叠，其中“O”代表氧化硅，“ON”代表氮氧化硅。在一些实施例中，每个复合层，例如17-1和17-2可以具有被布置为O/ON/O/N/O/ON/O的子层堆叠。在一些实施例中，沿着垂直方向，导体层18和形成于导体层18上的复合层(在导体层18的上下表面上)位于垂直部分132-1的端部之间限定的空间中。在一些实施例中，导体层18和相应复合层的总厚度小于垂直部分132-1的端部之间的距离。在一些实施例中，背离相应垂直部分的横向部分132-2的端部被相应栅极到栅极电介质层17暴露。例如，该端部可以被相应栅极到栅极电介质层17的气隙173暴露。在一些实施例中，与17-1或17-2类似或相同的复合层可以形成于衬底10的顶表面上。
图8A示出了栅极到栅极电介质层17的示范性结构。如图8A所示，x81代表氧化硅子层，x82代表氮氧化硅子层，x83代表气隙。相邻导体层18之一上的子层x81、x82和x81可以形成复合层x8-1，相邻导体层18的另一个上的子层x81、x82和x81可以形成另一复合层x8-2。复合层x8-1、x8-2和气隙x83可以形成栅极到栅极电介质层17。应该指出的是,复合层中子层的数量不应受到本公开实施例的限制。在一些实施例中，复合层x81和x82中的每一个的厚度小于大约5nm，例如小于5nm(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm，下端由这些值中的任一个限定的任何范围、或者在由这些值中的任何两个限定的任何范围内)。
半导体沟道14可以包括沿着从侧壁朝向半导体沟道14的中心的径向方向布置的阻挡层131、存储器层132、隧穿层133、半导体层134和电介质芯19。阻挡层131可以包括多个阻挡部分，每个阻挡部分在相应导体层18的底部下方并彼此断开连接。存储器层132可以包括多个存储器部分，每个存储器部分在相应导体层18的底部下方并部分围绕相应导体层18。每个存储器部分可以彼此断开连接。存储器部分可以包括垂直部分132-1(例如，沿垂直方向或y方向延伸)和至少一个连接到垂直部分132-1的横向部分132-2(例如，沿横向方向或x方向延伸)。在一些实施例中，存储器部分包括垂直部分132-1和一对横向部分132-2(例如，均连接到垂直部分132-1的不同端部)。横向部分132-2的一个端部可以连接到相应垂直部分132-1，横向部分132-2的另一端部可以背离相应垂直部分132-1(例如，由气隙172暴露)。存储器部分可以在相应阻挡部分下方并部分围绕相应阻挡部分。由气隙173暴露的隧穿层133可以在相应存储器部分下方并部分围绕相应存储器部分。
阻挡层131可以减少或防止电荷逃逸到导体层18中。阻挡层131可以包括单层结构或多层结构。例如，阻挡层131可以包括第一阻挡层和第二阻挡层。第一阻挡层可以形成于沟道孔的侧壁上方，第二阻挡层可以形成于第一阻挡层上方。第一阻挡层可以包括电介质材料(例如，电介质金属氧化物)。例如，第一阻挡层可以包括具有充分高介电常数(例如，大于7.9)的电介质金属氧化物。第一阻挡层的示例包括AlO、氧化铪(HfO2)、氧化镧(LaO2)、氧化钇(Y2O3)、氧化钽(Ta2O5)、其硅酸盐、其掺氮化合物和/或其合金。第二阻挡层可以包括与第一阻挡层不同的电介质材料。例如，第二阻挡层可以包括氧化硅、氮氧化硅和/或氮化硅。图7A示出了与阻挡层131相同或相似的示范性阻挡层x31。如图7A中所示，阻挡层x31包括第一阻挡层x31a和第二阻挡层x31b。第一阻挡层x31a可以包括高k电介质层，例如AlO。第二阻挡层x31b可以包括多个横向堆叠的电介质层。例如，第二阻挡层x31b可以包括一对第一电介质层x31c和第二电介质层x31d，其中第二电介质层x31d被第一电介质层x31c夹置。在一些实施例中，第一电介质层x31c包括氧化硅，第二电介质层x31d包括氮氧化硅。
存储器层132可以包括电荷捕获材料并可以形成于阻挡层131上方。存储器层132可以包括单层结构或多层结构。例如，存储器层132可以包括导电材料和/或半导体材料，例如钨、钼、钽、钛、铂、钌、其合金、其纳米颗粒、其硅化物和/或多晶或非晶半导体材料(例如，多晶硅和非晶硅)。存储器层132还可以包括一种或多种绝缘材料，例如SiN和/或SiON。图7B示出了与存储器层132相同或相似的示范性存储器层x32。如图7B所示，存储器层x32可以包括多个交替布置的第一存储器子层x32a和第二存储器子层x32b。在一些实施例中，第一存储器子层x32a包括氮化硅，第二存储器子层x31b包括氮氧化硅。
隧穿层133可以包括电介质材料，在适当偏压下可能穿过其发生隧穿。隧穿层133可以形成于存储器层132上方并可以包括单层结构或多层结构。隧穿层133可以包括SiO、SiN、SiON、电介质金属氧化物、电介质金属氮氧化物、电介质金属硅化物和/或其合金。图7C示出了与隧穿层133相同或相似的示范性隧穿层x33。如图7C所示，隧穿层x33可以包括多个第一隧穿子层x33a和第二隧穿子层x33b。在一些实施例中，第二隧穿子层x33b可以被一对第一隧穿子层x33a夹置。在一些实施例中，第一隧穿子层x33a包括氧化硅，第二隧穿子层x33b包括多层氮氧化硅。
半导体层134可以有助于电荷的传输并可以形成于隧穿层133上方。半导体层134可以包括一种或多种半导体材料，例如单元素半导体材料、III-V族化合物半导体材料、II-VI族化合物半导体材料和/或有机半导体材料。在一些实施例中，半导体层134包括多晶硅层。
电介质芯19可以包括适当的电介质材料并能够填满由半导体层134围绕的空间。在一些实施例中，电介质芯19包括氧化硅(例如，纯度充分高的氧化硅)。
掺杂区16可以形成于衬底10中，接触源极接触部121。可通过绝缘结构120将源极接触部121与导体层18绝缘。源极接触部121可以包括可用作源电极的任何适当导电材料，掺杂区16可以包括形成于衬底10中并与衬底10极性相反的适当掺杂的(例如，P型或N型)半导体区。在一些实施例中，源极接触部121包括掺杂多晶硅、铜、铝、钴、掺杂硅、硅化物和钨的一种或多种。在一些实施例中，掺杂区16包括掺杂硅。在一些实施例中，绝缘结构120包括氧化硅。
图1B示出了根据一些实施例的存储器件102的截面图。与存储器件101不同的是，栅极到栅极电介质层17在相邻导体层18之间没有气隙，并利用复合层填满相邻导体层18之间的空间。在一些实施例中，绝缘结构120使源极接触部121与导体层18和栅极到栅极电介质层17绝缘。在一些实施例中，横向部分132-2的端部、阻挡层131的暴露部分和隧穿层133的暴露部分被栅极到栅极电介质层17覆盖。在一些实施例中，复合层填满衬底10和最接近衬底10的导体层18之间的空间。图8B示出了复合层的示范性结构。如图8B所示，复合层可以包括多个子层，其中子层的至少一个包括氮氧化硅。在一些实施例中，子层的至少一个包括氮氧化硅，子层的至少一个包括氧化硅。在一些实施例中，子层的至少一个包括氮氧化硅，子层的至少一个包括氧化硅，且子层的至少一个包括氮化硅。在一些实施例中，x81代表氧化硅，x82代表氮氧化硅，复合层包括多个交替布置的氮氧化硅和氧化硅子层。在一些实施例中，每种材料子层的数量和每个子层的厚度可以与例如复合层总厚度(例如，相邻导体层18之间的间距)和/或制造过程相关联，并且不应受到本公开实施例的限制。
图1C示出了根据一些实施例的存储器件103的截面图。与存储器件101不同的是，阻挡层131和存储器层132沿着水平方向和垂直方向一致地延伸。存储器层132可以包括第一存储器部分132a以及连接到相邻的第一存储器部分132a的第二存储器部分132b，第一存储器部分132a在相应导体层18的底部以及相应导体层18上的复合层的下方并部分围绕它们。如图1C所示，阻挡层131可以在存储器层132上方，并且可以相应地在相应导体层18底部和相应导体层18上的复合层下方并部分围绕它们。阻挡层131的横向部分可以横向接触复合层。第一存储器部分132a可以包括垂直部分132a-1和至少一个横向部分132a-2。在一些实施例中，第一部分可以包括垂直部分132a-1和一对横向部分132a-2。在一些实施例中，第二存储器部分132b垂直地延伸。如图1C所示，存储器层132的第二存储器部分132b和垂直部分132a-1可以沿垂直方向交错。在一些实施例中，复合层，例如17-1或17-2的厚度可以小于大约5nm，例如小于5nm(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm，下端由这些值中的任一个限定的任何范围、或者在由这些值中的任何两个限定的任何范围内)。栅极到栅极电介质层17和复合层17-1和17-2的详细描述可以参考存储器件101中的栅极到栅极电介质层17和复合层17-1和17-2的描述，这里不再重复。
图1D示出了根据一些实施例的存储器件104的截面图。与存储器件103不同的是，栅极到栅极电介质层17在相邻导体层18之间没有气隙，并利用复合层填满相邻导体层18之间的空间。在一些实施例中，复合层填满衬底10和最接近衬底10的导体层18之间的空间。栅极到栅极电介质层17和复合层的结构和材料的详细描述可以参考存储器件102中的栅极到栅极电介质层17和复合层17的描述，这里不再重复。
图1E示出了根据一些实施例的存储器件105的截面图。与存储器件101和103不同的是，存储器件105包括半导体沟道14，其中阻挡层131、存储器层132、隧穿层133和半导体层134均沿着垂直方向连续延伸。在一些实施例中，复合层，例如17-1或17-2的厚度可以小于大约5nm，例如小于5nm(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm，下端由这些值中的任一个限定的任何范围、或者在由这些值中的任何两个限定的任何范围内)。栅极到栅极电介质层17的详细描述可以参考存储器件101的描述，这里不再重复。
图1F示出了根据一些实施例的存储器件106的截面图。与存储器件104不同的是，存储器件106包括由一对复合层17-1和17-2夹置的电介质层170，其中电介质层170包括与复合层17-1和17-2的材料不同的材料。在一些实施例中，电介质层170包括氮化硅。任选地，粘合层124，包括钛和/或氧化钛，形成于导体层18和栅极到栅极电介质层17之间。在一些实施例中，复合层，例如17-1或17-2的厚度可以小于大约5nm，例如小于5nm(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm，下端由这些值中的任一个限定的任何范围、或者在由这些值中的任何两个限定的任何范围内)。复合层17-1和17-2的结构和材料的详细描述可以参考存储器件101中的复合层17-1和17-2的描述，这里不再重复。
图2A-2G示出了根据一些实施例用于形成堆叠结构的方法，该堆叠结构具有包括“弯折”结构的半导体沟道。图2G中所示的结构200可以被用作基础结构以形成存储器件101-104。图9A示出了图2A-2G中所示的制造过程900的流程图。
参考图9A，在制造过程的开始，在堆叠结构中形成初始沟道孔，该堆叠结构在衬底上方具有多个交替布置的第一层和第二层(操作902)。图2A和2B示出了对应的结构。
如图2A所示，在衬底20上方形成具有多个交替布置的第一层211和第二层212的堆叠结构21。衬底20的材料可以参考衬底10的描述，这里不再重复。在一些实施例中，衬底20包括硅(N型硅)。
堆叠结构21可以提供用于形成3D存储器件的制造基础。接下来可以在堆叠结构21中形成包括半导体沟道和相关结构/部分的存储器串(例如，NAND存储器串)。在一些实施例中，堆叠结构21包括在衬底20上方垂直堆叠的多个第一层211/第二层212对，形成阶梯结构。每个第一层211/第二层212对可以包括一个第一层211和一个第二层212，并能够形成阶梯/层级。也就是说，堆叠结构21可以包括沿垂直方向堆叠的交织的第一层211和第二层212。堆叠结构21中第一层211/第二层212对的数量(例如，32、64、96或128)可以设定3D存储器件中存储器单元的数量。
第一层211可以均具有相同的厚度或不同的厚度。类似地，第二层212可以均具有相同的厚度或具有不同的厚度。第二层212可以包括与第一层211的材料不同的任何适当材料，使得蚀刻剂(例如，在后续制造过程中使用以去除第一层211)在第一层211上比第二层212能够具有更高蚀刻速率。亦即，蚀刻剂能够相对于第二层212选择性蚀刻第一层211。在一些实施例中，第一层211能够包括牺牲材料，第二层212能够包括导体材料。在一些实施例中，第一层211能够包括牺牲材料，第二层212能够包括另一种牺牲材料。第一层211和第二层212的材料的具体选择应当由制造过程(例如，栅极第一制造过程或栅极最后制造过程)决定并且下面将详细解释。
例如，可以通过在垂直和横向方向反复蚀刻多个第一材料层/第二材料层对的电介质堆叠体，来形成堆叠结构21。第一材料层/第二材料层对的蚀刻可以包括反复蚀刻/修整电介质堆叠体上方的蚀刻掩模(例如，光致抗蚀剂层)以暴露要蚀刻的第一材料层/第二材料层对的部分，以及使用适当的蚀刻工艺蚀刻/去除暴露的部分。可以使用任何适当的蚀刻工艺，例如湿法蚀刻和/或干法蚀刻来进行蚀刻掩模和绝缘材料层/牺牲材料层对的蚀刻。在一些实施例中，蚀刻包括干法蚀刻，例如，电感耦合等离子体蚀刻(ICP)和/或反应离子蚀刻(RIE)。
可以在堆叠结构21中形成初始沟道孔22。在一些实施例中，初始沟道孔22从堆叠结构21的顶表面延伸到衬底20。在一些实施例中，初始沟道孔22的底部部分暴露衬底20。初始沟道孔22可以通过任何适当的制造过程形成。例如，可以在堆叠结构21上方形成图案化光致抗蚀剂层。图案化光致抗蚀剂层能够暴露堆叠结构21中用于形成初始沟道孔22的部分。可以执行适当的蚀刻工艺以去除堆叠结构21的该部分，直到暴露衬底20。蚀刻工艺可以包括干法蚀刻工艺。
参考图9A，在形成初始沟道孔之后，通过去除初始沟道孔的侧壁上每个第一层的一部分以在第二层的侧表面和相邻的第一层的侧表面之间形成偏移，从而形成沟道孔(操作904)。图2C示出了对应结构。
如图2C中所示，可以去除初始沟道孔22的侧壁上的每个第一层211的一部分以形成沟道孔222。为了容易描述，第一层211(或第二层212)面对初始沟道孔22或沟道孔222的表面被称为第一层211(或第二层212)的侧表面。在一些实施例中，可以在第一层211的侧表面上形成偏移224。第一层211的被去除部分(例如，沿横向方向或x方向)的尺度或厚度可以是允许在第二层212和第一层211的侧表面之间形成偏移的任何适当值。在一些实施例中，第二层212的侧表面沿沟道孔222的侧壁形成突出。可以执行任何适当的选择性蚀刻工艺(例如，凹陷蚀刻)来形成偏移224。在一些实施例中，选择性蚀刻工艺在第一层211上相对于第二层212具有高的蚀刻选择性，对第二层212造成很少或不造成损伤。可以执行湿法蚀刻和/或干法蚀刻作为选择性蚀刻工艺。在一些实施例中，执行RIE作为选择性蚀刻工艺。
参考图9A，在形成沟道孔之后，形成沟道形成结构，以填满沟道孔，并形成半导体沟道(操作906)。图2D-2F示出了对应结构。
如图2D-2F所示，可以通过利用沟道形成结构填充沟道孔222来形成半导体沟道24。沟道形成结构可以包括沿沟道孔222的侧壁沉积的阻挡层231、阻挡层上方的存储器层232、阻挡层上方的隧穿层233、隧穿层上方的半导体层234，以及填满沟道孔222的电介质芯29。这些层的每个都可以分别与图1A中所示的阻挡层131、存储器层132、隧穿层133、半导体层134和电介质芯19相同或相似。因此本文不重复这些层的材料的详细描述。
如图2D中所示，在一些实施例中，在沟道孔222中沿着从侧壁朝向沟道孔222中心的径向方向依次沉积阻挡材料层、存储器材料层和隧穿材料层。阻挡材料层、存储器材料层和隧穿材料层的材料可以参考阻挡层131、存储器层132和隧穿层133的描述，这里不再重复。阻挡材料层可以通过适当沉积方法形成，例如，化学气相沉积(CVD)、原子层沉积(ALD)、脉冲激光沉积(PLD)、低压CVD(LPCVD)和/或液体源喷雾化学沉积。可以通过任何适当的沉积方法，例如CVD、ALD和物理气相沉积(PVD)形成存储器材料层。可以通过适当的沉积方法，例如CVD、ALD和/或PVD形成隧穿材料层。可以执行凹陷蚀刻工艺，例如干法蚀刻，以去除阻挡材料层、存储器材料层和隧穿材料层在沟道孔222底部的部分，以暴露衬底20。然后可以相应地形成阻挡层231、存储器层232和隧穿层233。
如图2E和2F所示，在隧穿层233和衬底20上方沉积半导体层234，在半导体层234上方沉积电介质芯29，以填满沟道孔222中空间的剩余部分，形成半导体沟道24。可以通过任何适当的沉积方法，例如LPCVD、ALD和/或金属有机物化学气相沉积(MOCVD)来形成半导体层234。在一些实施例中，电介质芯29包括SiO(例如，充分高纯度的SiO)，并可以通过任何适当沉积方法，例如CVD、LPCVD、ALD和/或PVD形成。
返回参考图9A，在形成半导体沟道之后，在堆叠结构中形成第一初始缝隙开口(操作908)。图2G示出了对应结构200。
如图2G所示，形成第一初始缝隙开口25以延伸通过堆叠结构并暴露衬底20。可以执行适当的蚀刻工艺，例如干法蚀刻工艺以形成第一初始缝隙开口25。
图3A-3J示出了根据一些实施例，基于结构200形成存储器件103和104的“栅极第一”方法。具体而言，图3A、3C、3E、3G和3I示出了基于结构200形成存储器件103的制造过程，图3B、3D、3F、3H和3J示出了基于结构200形成存储器件104的制造过程。在“栅极第一”方法中，第一层211包括牺牲材料，第二层212包括用于接下来形成导体层18的导体材料。在一些实施例中，第二层212包括多晶硅。图9B示出了图3A-3J中所示的形成存储器件103和104的制造过程920的流程图。
如图9B所示，在制造过程的开始，去除多个第一层(操作922)，并在相邻导体层之间形成栅极到栅极电介质层(操作924)。从第一初始缝隙开口形成第二初始缝隙开口。图3A和3B分别示出了对应的结构。在一些实施例中，执行各向同性蚀刻工艺(例如，湿法蚀刻)以去除第一层211并暴露阻挡层231和衬底20。可以通过去除第一层211形成多个横向凹陷。
如图3A所示，可以执行氧化反应和/或氮化反应以从与反应物反应的第二层212的一部分形成复合层。第二层212未反应的部分可以形成导体层38，导体层可以充当存储器件103的栅电极。第二层212的反应部分可以形成覆盖导体层38的复合层37-1或37-2(例如，类似于或相同于17-1或17-2)。复合层可以从第二层212的顶部/上表面并从第二层212的底部/下表面形成。可以在相邻导体层38上的复合层37-1和37-2之间形成气隙373。在一些实施例中，彼此面对并在相邻导体层38和其间的气隙373上的一对复合层(例如，37-1和37-2)可以形成栅极到栅极电介质层37，与图1A和1C所示的栅极到栅极电介质层17相似或相同。在一些实施例中，也可以在第二层212的侧表面(例如，第一初始缝隙开口25的侧壁)上形成复合层(例如，37-1或37-2)，从第一初始缝隙开口25形成第二初始缝隙开口35A。
在一些实施例中，通过经由第一初始缝隙开口25和横向凹陷氧化和/或氮化第二层212来形成多个栅极到栅极电介质层37。在一些实施例中，为了形成多个栅极到栅极电介质层37，控制氧扩散浓度和/或氮扩散浓度，使得每个栅极到栅极电介质层37包括至少一个氮氧化硅子层。在一些实施例中，每个复合层(例如37-1或37-2)至少包括氮氧化硅子层。在一些实施例中，控制氧和/或氮扩散浓度，使得多个栅极到栅极电介质层37的每个能够具有图1A所述的结构。例如，每个栅极到栅极电介质层37包括一对复合层(例如，37-1和37-2)，每个均包括多个交替布置的氮氧化硅子层和氧化硅子层。每个复合层的具体结构不应受到本公开实施例的限制。在一些实施例中，可以通过氧化和/或氮化反应在衬底20上方形成复合层。
与从第二层212的部分形成栅极到栅极电介质层37的工艺不同，如图3B所示，可以通过沉积电介质材料以填满横向凹陷并执行氧化反应和/或氮化反应以在每个栅极到栅极电介质层37中形成至少一个氮氧化硅子层，来形成栅极到栅极电介质层37。可以通过横向凹陷和第一初始缝隙开口25执行该工艺。在一些实施例中，可以通过适当沉积方法，例如，CVD、ALD和/或PVD，沉积电介质材料，例如，氧化硅或氮化硅，以填满横向凹陷。可以在相邻第二层212之间沉积的电介质材料上执行氧化反应和/或氮化反应，以形成栅极到栅极电介质层37，其包括具有至少一个氮氧化硅子层的复合层。在一些实施例中，每个复合层至少包括氮氧化硅子层。在一些实施例中，控制氧和/或氮扩散浓度，使得多个栅极到栅极电介质层37的每个能够具有图1B所述的结构。例如，每个栅极到栅极电介质层37包括复合层，复合层具有多个交替布置的氮氧化硅和氧化硅子层。在相邻第二层212之间不形成气隙。在一些实施例中，栅极到栅极电介质层37覆盖阻挡层231。每个复合层的具体结构不应受到本公开实施例的限制。在一些实施例中，第二层212形成导体层38。在一些实施例中，可以在沉积电介质材料之前在第二层212上形成粘合层(未示出)。在一些实施例中，也可以在第二层212的侧表面(例如，第一初始缝隙开口25的侧壁)上形成复合层，从第一初始缝隙开口25形成第二初始缝隙开口35B。在一些实施例中，可以通过氧化和/或氮化反应在衬底20上方形成复合层。
返回参考图9B，在形成栅极到栅极电介质层之后，可以在衬底中，在第二初始缝隙开口底部形成掺杂区(操作926)。图3C和3D示出了对应的结构。
如图3C和3D所示，可以在衬底20中在第二初始缝隙开口(例如，图3C中的35A和图3D中的35B)的底部形成掺杂区36。可以执行适当的掺杂工艺，例如离子注入，以形成掺杂区36。在一些实施例中，去除复合层在第二初始缝隙开口(例如，35A和35B)底部的部分以在掺杂工艺之前暴露衬底20。在一些实施例中，保留复合层在第二初始缝隙开口(例如，35A和35B)底部的部分。
返回参考图9B，在形成掺杂区之后，从第二初始缝隙开口形成缝隙开口(操作928)。图3E和3F示出了对应的结构。
如图3E和3F所示，从相应的第二初始缝隙开口(例如，图3C中的35A和图3D中的35B)形成缝隙开口(例如，图3E中的350A和图3F中的350B)。在一些实施例中，执行凹陷蚀刻以从导体层38的侧表面去除任何凹陷材料，形成缝隙开口350A/350B。在一些实施例中，也可以蚀刻并去除衬底20上方在第二初始缝隙开口35A/35B底部的过剩材料(例如，复合层的材料)。缝隙开口350A/350B的侧壁可以暴露导体层38。在一些实施例中，缝隙开口350A的侧壁暴露气隙373。在一些实施例中，缝隙开口350A/350B的侧壁还暴露栅极到栅极电介质层37。
返回参考图9B，在缝隙开口中形成绝缘结构(操作930)。图3G和3H示出了对应的结构。
如图3G和3H所示，可以在相应缝隙结构(例如，图3G中的350A和图3H中的350B)形成绝缘结构(例如，图3G中的320A和图3H中的320B)。在一些实施例中，在相应缝隙开口350A/350B的侧壁上方形成绝缘结构320A/320B并在相应缝隙开口350A/350B底部处暴露衬底20(例如，或掺杂区36)。在一些实施例中，绝缘结构320A/320B包括电介质材料，例如氧化硅，并通过适当的沉积工艺，例如CVD、ALD、LPCVD和/或PVD沉积。在一些实施例中，执行凹陷蚀刻(例如，干法蚀刻和/或湿法蚀刻)以去除缝隙结构350A/350B底部处的任何过剩材料(例如，在形成绝缘结构320A/320B期间沉积的材料)，以暴露衬底20(例如，或者掺杂区36)。
返回参考图9B，在形成绝缘结构之后，在绝缘结构中形成源极接触部(操作932)。图3I和3J示出了对应的结构。
如图3I和3J所示，可以在绝缘结构320A/320B中沉积适当的导电材料以形成相应的源极接触部321。可以使用任何适当的沉积方法以形成源极接触部321。例如，可以通过CVD、ALD和/或PVD形成源极接触部321。在一些实施例中，源极接触部321包括钨并通过CVD沉积。在一些实施例中，源极接触部321A、掺杂区36和相应的绝缘结构320A/320B形成源极结构。可以执行适当的平面化工艺(例如，凹陷蚀刻和/或化学机械抛光)以使堆叠结构的顶表面平坦化，例如，使源极结构、半导体沟道24和/或栅极到栅极电介质层37平坦化。
图4A-4G示出了根据一些实施例，基于结构200形成存储器件101和102的“栅极第一”方法。具体而言，图4A、4B、4D和4F示出了基于结构200形成存储器件101的制造过程，图4A、4C、4E和4G示出了基于结构200形成存储器件102的制造过程。在“栅极第一”方法中，第一层211包括牺牲材料，第二层212包括用于接下来形成导体层18的导体材料。在一些实施例中，第二层212包括多晶硅。图9C示出了图4A-4G中所示的形成存储器件101和102的制造过程的流程图940。
如图9C所示，在制造过程的开始，去除多个第一层(操作942)，并形成在每个第二层底部下方具有存储器部分的存储器层(操作944)。存储器部分彼此断开连接。图4A示出了对应结构。在一些实施例中，执行各向同性蚀刻工艺(例如，湿法蚀刻)以去除第一层(例如，211)，形成多个横向凹陷，横向凹陷暴露阻挡层(例如，231)和衬底(例如，20)。
如图4A所示，形成阻挡层431，阻挡层具有多个阻挡部分，每个部分在相应第二层212的底部下方并彼此断开连接。而且，形成存储器层432，存储器层具有多个存储器部分，每个部分都在相应阻挡部分下方。每个存储器部分可以包括垂直部分432-1和连接到垂直部分432-1的至少一个横向部分432-2。在一些实施例中，每个存储器部分包括连接到相应垂直部分432-1的不同端部的一对横向部分432-2。每个存储器部分可以围绕相应第二层212底部下方的相应阻挡部分，并可以沿着垂直方向彼此断开连接。在存储器层432下方并部分围绕存储器层432的隧穿层433也被形成并沿着垂直方向一致地延伸。在一些实施例中，可以在相邻第二层212之间暴露隧穿层433。
可以在结构200上执行适当的蚀刻工艺(例如，湿法蚀刻)以从第一初始缝隙开口25和横向凹陷去除半导体沟道24的部分。在一些实施例中，至少去除第二存储器部分232b以暴露第一存储器部分232a的横向部分232a-2。第一存储器部分232a可以完全或部分保留以形成存储器部分。根据蚀刻工艺，横向部分232-2可以被过蚀刻，横向部分232a-2的长度可以在不同应用中沿横向变化。在一些实施例中，也可以在蚀刻工艺期间去除阻挡层231和隧穿层233的部分。可以形成彼此断开连接并在存储器部分上方的阻挡部分。在形成存储器部分之后，半导体沟道24可以形成半导体沟道44。
返回参考图9C，在相邻导体层之间形成栅极到栅极电介质层，并形成第二初始缝隙开口(操作946)。而且，在衬底中在第二初始缝隙开口底部处形成掺杂区(操作948)。图4B和4C分别示出了对应的结构。
图4B示出了具有气隙的栅极到栅极电介质层47。如图4B所示，可以在堆叠结构中形成栅极到栅极电介质层47、导体层48、第二初始开口45A和掺杂区46。在一些实施例中，栅极到栅极电介质层47包括一对复合层47-1和47-2以及复合层47-1和47-2之间的气隙473。形成这些结构的制造过程可以参考图3A和3C中所示形成栅极到栅极电介质层37、导体层38、第二初始缝隙开口35A和掺杂区36的制造过程，在这里不再重复。
图4C示出了没有气隙的栅极到栅极电介质层47。如图4C所示，可以在堆叠结构中形成栅极到栅极电介质层47、导体层48、第二初始开口45B和掺杂区46。在一些实施例中，栅极到栅极电介质层47包括填满相邻导体层48之间空间的复合层。在一些实施例中，栅极到栅极电介质层47覆盖阻挡层431、存储器层432和隧穿层433的暴露部分。形成这些结构的制造过程可以参考图3B和3D中所示形成栅极到栅极电介质层37、导体层38、第二初始缝隙开口35B和掺杂区36的制造过程，在这里不再重复。
返回参考图9C，在形成掺杂区和栅极到栅极电介质层之后，从第二初始缝隙开口形成缝隙开口(操作950)并在缝隙开口中形成绝缘结构(操作952)。图4D和4E分别示出了对应的结构。
如图4D和4E所示，可以形成缝隙开口(例如，图4D中的450A和图4E中的450B)和绝缘结构(例如，图4D中的420A和图4E中的420B)。形成缝隙开口450A和绝缘结构420A的制造过程可以参考图3E和3G中形成缝隙开口350A和绝缘结构320A的制造过程，形成缝隙开口450B和绝缘结构420B的制造过程可以参考图3F和3H中形成缝隙开口350B和绝缘结构320B的制造过程。在这里不再重复详情。
返回参考图9C，在形成缝隙开口和绝缘结构之后，在绝缘结构中形成源极接触部(操作954)。图4F和4G分别示出了对应的结构。
如图4F和4G所示，在相应的绝缘结构(例如，图4F中的420A和图4G中的420B)中形成源极接触部421，接触相应的掺杂区46。用于形成源极接触部421的制造过程可以参考图3I和3J中所示的形成源极接触部321的制造过程。在这里不再重复详情。
图5A-5D、5E和5I示出了根据一些实施例，形成在栅极到栅极电介质层中具有气隙的存储器件105的“栅极第一”方法。图5A-5D、5F和5J示出了根据一些实施例，形成在栅极到栅极电介质层中没有气隙的存储器件的“栅极第一”方法。图10示出了图5A-5J所示的制造过程的流程图1000。
在制造过程的开始，在堆叠结构中形成半导体沟道(操作1002)。图5A-5C示出了对应结构。
如图5A-5C中所示，可以在衬底50上方的堆叠结构51中形成半导体沟道54。如图5A所示，堆叠结构51可以包括形成多个阶梯的多个交替布置的第一层511和第二层512，其中每个第一层511/第二层512形成阶梯/层级。第一层511可以包括牺牲材料，第二层512可以包括用于形成导体层的导体材料，导体层接下来充当存储器件的栅电极。衬底50的材料、形成堆叠结构51的材料和制造过程的详细描述可以参考图2A中的衬底20和堆叠结构21的描述，这里不再重复。在一些实施例中，衬底50包括硅，第一层511包括氮化硅和/或氧化硅，第二层512包括多晶硅。
如图5A所示，可以将沟道孔52形成为垂直延伸穿过堆叠结构51。形成沟道孔52的制造过程可以与形成初始沟道孔22的制造过程相似或相同(例如，如图2B所示)。与形成图2C所示的沟道孔222不同的是，在沟道孔52中的第一层511和第二层512的侧表面之间不形成偏移。亦即，第一层511和第二层512的侧表面可以沿垂直方向共面。可以在沟道孔52的侧壁上方相继沉积阻挡材料层531m、存储器材料层532m和隧穿材料层533m。形成这些材料层的材料和沉积工艺可以参考图2D中所示的阻挡材料层、存储器材料层和隧穿材料的材料和沉积工艺，这里不再重复。
如图5B所示，可以去除阻挡材料层531m、存储器材料层532m和隧穿材料层533m的部分以暴露衬底50。可以执行类似于图2D所示蚀刻工艺的蚀刻工艺，并可以形成阻挡层531、存储器层532和隧穿层533。
如图5C所示，可以相继沉积半导体层534和电介质芯59以填满沟道孔52并形成半导体沟道54。形成半导体层534和电介质芯的材料和沉积工艺可以参考形成图2E和2F中所示的形成半导体层234和电介质芯29的材料和沉积工艺的描述，这里不再重复。
返回参考图10，在形成半导体沟道之后，在相邻导体层之间形成栅极到栅极电介质层，并形成第二初始缝隙开口(操作1004)。图5D和5E示出了具有包括气隙的栅极到栅极电介质层的对应结构。图5D和5F示出了具有无气隙的栅极到栅极电介质层的对应结构。
如图5D所示，可以将第一初始缝隙开口55形成为垂直延伸穿过堆叠结构，可以通过第一初始缝隙开口55去除第一层511以形成多个横向凹陷。第一初始缝隙开口55的形成可以参考图2G所示的第一初始缝隙开口25的形成，横向凹陷的形成可以参考图3A所示横向凹陷的形成。在一些实施例中，在横向凹陷中暴露阻挡层531的部分。在这里不再重复详情。
图5E示出了从图5D所示结构形成的结构。在一些实施例中，如图5E所示，可以形成栅极到栅极电介质层57和第二初始缝隙开口55A。栅极到栅极电介质层57可以位于相邻导体层58之间。栅极到栅极电介质层57可以包括一对复合层57-1和57-2以及复合层57-1和57-2之间的气隙573。形成栅极到栅极电介质层57和第二初始缝隙开口55A的材料、结构和制造过程可以参考形成图3A中所示栅极到栅极电介质层37和第二初始缝隙开口35A的材料、结构和制造过程的描述，在这里不再重复。
图5F示出了从图5D所示结构形成的另一结构。在一些实施例中，如图5E所示，可以形成栅极到栅极电介质层57和第二初始缝隙开口55B。栅极到栅极电介质层57可以位于相邻导体层58之间并且在相邻导体层58之间没有气隙。栅极到栅极电介质层57可以包括相邻导体层58之间的复合层。形成栅极到栅极电介质层57和第二初始缝隙开口55B的材料、结构和制造过程可以参考形成图3B中所示栅极到栅极电介质层37和第二初始缝隙开口35B的材料、结构和制造过程的描述，在这里不再重复。
返回参考图10，在形成栅极到栅极电介质层和第二初始缝隙开口之后，在第二缝隙结构的底部形成掺杂区，并从第二初始缝隙结构形成缝隙结构(操作1006)。图5G和5H均示出了相应结构。
如图5G和5H所示，在相应衬底50中形成掺杂区56，并将缝隙结构(例如，图5G的550A和图5H中的550B)形成为延伸穿过堆叠结构并暴露衬底50(例如，相应的掺杂区56)。形成掺杂区56和缝隙开口550A/550B的具体制造过程应当参考形成掺杂区36和缝隙开口350A/350B的制造过程的描述，在这里不再重复。
返回参考图10，在形成掺杂区和缝隙开口之后，在缝隙结构中形成绝缘结构，并在绝缘结构中形成源极接触部(操作1008)。图5I和5J均示出了相应结构。
如图5I和5J所示，在相应的绝缘结构520A/520B中形成绝缘结构(例如，图5I中的520A和图5J中的520B)和源极接触部521。在一些实施例中，源极接触部521接触相应的掺杂区36。形成绝缘结构520A/520B和源极接触部521的材料和制造过程的描述应当参考形成图3I和3J中所示的绝缘结构320A/320B和源极接触部521的材料和制造过程的描述，在这里不再重复。
图6A-6I示出了根据一些实施例，从结构200形成在相邻导体层之间具有栅极到栅极电介质层的存储器件的“栅极最后”方法。具体而言，图6A、6B、6D、6F和6H示出了从多个第一层的每个的整体形成栅极到栅极电介质层的制造过程，图6A、6C、6E、6G和6I示出了从多个第一层的一部分形成栅极到栅极电介质层的制造过程。在一些实施例中，图6A、6B、6D、6F和6H示出了形成存储器件104的制造过程，图6A、6C、6E、6G和6I示出了形成存储器件106的制造过程。在这种“栅极最后”方法中，第一层211包括用于形成栅极到栅极电介质层的电介质材料，第二层212包括用于形成充当栅电极的导体层的牺牲材料。电介质材料可以包括氧化硅和/或氮化硅。在一些实施例中，第一层211包括氮化硅。在一些实施例中，第二层212包括与第一层211的材料不同的材料。在一些实施例中，第二层212包括多晶硅、碳和/或有机膜。图9D示出了图6A-6I所示的制造过程的流程图960。
如图6A所示，在制造过程的开始，去除多个第二层(操作962)。图6A示出了对应结构。
在一些实施例中，执行各向同性蚀刻工艺(例如，湿法蚀刻)以去除第二层212并暴露阻挡层231和衬底20。可以通过经由第一初始缝隙开口25去除第二层212来形成多个横向凹陷62。可以通过横向凹陷62暴露阻挡层231的部分。
返回参考图9D，在去除第二层并形成横向凹陷之后，在相邻横向凹陷之间形成栅极到栅极电介质层，并形成第二初始缝隙开口(操作964)。图6B和6C均示出了对应的结构。
在一些实施例中，通过经由第一初始缝隙开口25和横向凹陷62氧化第一层211来形成图6A和6B的栅极到栅极电介质层67。在一些实施例中，为了形成多个栅极到栅极电介质层67，控制氧扩散浓度，使得每个栅极到栅极电介质层37包括期望数量的氮氧化硅和/或氧化硅子层。每个复合层的具体结构不应受到本公开实施例的限制。可以通过第一层211上的氧化工艺从相应的第一初始缝隙开口(例如，图6A中的25)形成第二初始缝隙开口(例如，图6B中的65A和图6C中的65B)。在一些实施例中，可以在衬底20上方在第二初始缝隙结构65A/65B的底部从氧和衬底20之间的氧化反应形成氧化层61。
图6B示出了通过完全氧化每个第一层211来形成每个栅极到栅极电介质层的结构。如图6B所示，可以执行氧化反应以从每个第一层211的整个部分的氧化来形成栅极到栅极电介质层67。每个栅极到栅极电介质层67可以包括复合层，复合层至少包括接下来形成的相邻导体层之间从相应第一层211的整个部分形成的氮氧化硅子层。在一些实施例中，每个复合层至少包括氮氧化硅子层和至少氧化硅子层。在一些实施例中，每个复合层包括多个交替布置的氮氧化硅子层和氧化硅子层，例如图8B所示的结构。
图6C示出了通过部分氧化每个第一层211来形成栅极到栅极电介质层67的结构。栅极到栅极电介质层67可以包括通过氧化每个第一层211的外部部分而不是整个部分而形成的一对复合层(例如，67-1和67-2)。如图6C所示，可以执行氧化反应以从每个第一层211的外部部分来形成栅极到栅极电介质层67。每个栅极到栅极电介质层67可以包括在接下来形成的相邻导体层之间形成的一对复合层(例如，67-1和67-2)。每个复合层可以由第一层211的外部部分形成。在一些实施例中，复合层67-1由第一层211的顶部(例如，从第一层211的上表面延伸到第一层211内部的部分)形成，复合层67-2由同一第一层211的底部(例如，从第一层211的下表面延伸到第一层211的内部的部分)形成。第一层211的未反应部分可以被复合层67-1和67-2夹置或围绕，并可以被称为未反应电介质层670(例如，由氮化硅构成)。在一些实施例中，栅极到栅极电介质层67包括一对复合层67-1和67-2以及复合层67-1和67-2之间的未反应电介质层670。复合层67-1和67-2以及未反应电介质层670的厚度均可以由氧化工艺确定，其中未反应电介质层670的厚度大于零。在一些实施例中，每个复合层67-1/67-2可以至少包括氮氧化硅子层。在一些实施例中，每个复合层67-1/67-2至少包括氮氧化硅子层和至少氧化硅子层。在一些实施例中，每个复合层包括多个交替布置的氮氧化硅子层和氧化硅子层，例如图8B所示的结构。在一些实施例中，栅极到栅极电介质层67包括一对复合层67-1和67-2以及复合层67-1和67-2之间的未反应电介质层670。亦即，栅极到栅极电介质层67包括由两个交替布置的氮氧化硅子层和氧化硅子层堆叠体夹置的氮化硅子层。
返回参考图9D，在形成栅极到栅极电介质层之后，形成多个导体层和缝隙开口(操作966)。图6D和6E均示出了对应的结构。
如图6D和6E所示，从相应的第二初始缝隙开口65A/65B形成多个导体层68和相应的缝隙开口(例如，图6D中的650A和图6E中的650B)。在一些实施例中，可以向每个横向凹陷62中沉积导体材料层，以通过相应的第二初始缝隙开口65A/65B填满横向凹陷62中的空间，并可以执行凹陷蚀刻(例如，干法和/或湿法蚀刻)以去除任何过剩的导体材料和复合层67-1/67-2在第二初始缝隙开口65A/65B的侧壁上的部分，形成相应的导体层68和相应的缝隙开口650A/650B。在一些实施例中，导体层68包括钨、铜、铝、钴、硅化物、掺杂和/或多晶硅。在一些实施例中，在沉积导体材料层之前，在横向凹陷62中通过相应的第二初始缝隙开口沉积粘合层624，例如，以改善导体材料层和栅极到栅极电介质层67之间的粘附。在一些实施例中，粘合层624包括钛(Ti)和/或氮化钛(TiN)。在一些实施例中，导体材料层和粘合层624均通过适当方法，例如CVD、ALD、LPCVD和/或PVD中的一种或多种来沉积。
返回参考图9D，在形成导体层之后，在衬底中在缝隙开口的底部形成掺杂区，并在缝隙开口中形成绝缘结构(操作968)。图6F和6G均示出了对应的结构。
如图6F和6G所示，可以在衬底20中形成相应掺杂区66。掺杂区66可以包括在衬底10中形成并与衬底20极性相反的适当掺杂(例如，P型或N型)半导体区。可以执行适当的掺杂工艺，例如离子注入，以形成掺杂区66。在一些实施例中，掺杂区66包括掺杂硅。
可以形成相应的绝缘结构(例如，图6F中的620A和图6G中的620B)以使相应导体层68与接下来形成的源极接触部绝缘。在一些实施例中，绝缘结构620A/620B均覆盖相应缝隙开口的侧壁并暴露衬底20(例如，相应掺杂区66)。在一些实施例中，绝缘结构620A覆盖栅极到栅极电介质层67的复合层、导体层68和粘合层624的侧表面。在一些实施例中，绝缘结构620B覆盖栅极到栅极电介质层67的复合层、栅极到栅极电介质层67的未反应电介质层670、导体层68和粘合层624的侧表面。为了形成绝缘结构620A/620B，可以沉积适当的绝缘材料以覆盖相应缝隙开口650A/650B的侧壁，并可以执行适当的凹陷蚀刻(例如，干法蚀刻和/或湿法蚀刻)以去除缝隙开口650A/650B的侧壁和底部上的绝缘材料的过剩部分。也可以通过凹陷蚀刻工艺去除相应的氧化层61。可以在缝隙开口650A/650B中形成绝缘结构620A/620B。在一些实施例中，绝缘结构120包括氧化硅，并通过CVD、ALD、LPCVD和/或PVD的任一种沉积。在各实施例中，形成相应绝缘结构620A/620B和掺杂区66的次序可以基于不同的制造操作而变化，并且不应受到本公开实施例的限制。
返回参考图9D，在形成绝缘结构和掺杂区之后，在绝缘结构中形成源极接触部(操作970)。图6H和6I均示出了对应的结构。
如图6H和6I所示，在相应的绝缘结构620A/620B中形成源极接触部621。源极接触部621可以接触相应的掺杂区66并通过掺杂区66和衬底20与半导体沟道24形成电连接。源极接触部621可以包括钨、钴、铜、铝、硅化物和/或掺杂多晶硅中的一种或多种，并可以通过CVD、PVD和/或ALD中的一种或多种来沉积。可以执行适当的CMP和/或凹陷蚀刻以去除绝缘结构620A/620B和源极接触部621的过剩材料。
在一些实施例中，也采用“栅极最后”方法形成存储器件，该存储器件具有不包括横向部分的半导体沟道，例如，横向部分沿垂直方向一致延伸。例如，为了形成存储器件，可以在堆叠结构中形成与半导体沟道54(例如，图5C中所示)相似或相同的半导体沟道。与堆叠结构51不同，该堆叠结构可以具有多个交替布置的电介质材料层的第一层和牺牲材料层的第二层，与图6A-6I中所示的堆叠结构相似或相同。在一些实施例中，第一层包括氮化硅，第二层包括与第一层不同的材料，例如多晶硅、碳和/或有机膜。可以去除第二层以形成多个横向凹陷，类似于图6A中所示的制造操作。然后可以使用类似于图6B和6C所示的氧化工艺的氧化反应来氧化第一层，以形成多个栅极到栅极电介质层。该堆叠结构还可以使用图6D-6I所示的制造过程来处理，以形成其他部分，例如，源极接触部、绝缘结构和导体层。形成存储器件的材料和制造过程的详细描述可以参考图5A-5J和图6A-6I的描述，因此在这里不再重复。
在各实施例中，基于第一层和/或第二层的材料，栅极到栅极电介质层可以包括与本公开中介绍的材料不同的材料。通过使用本公开的方法，第一层和/或第二层可以经历适当的反应(例如，氧化和/或氮化反应)以在相应的栅极到栅极电介质层中形成至少高k电介质材料的子层。例如，x81可以包括氧化铪(HfOx)，x82可以包括氮氧化铪(HfOxNy，例如HfON)。在一些实施例中，可以通过沉积氧化铪以填满横向凹陷(通过去除第一层211形成)，并在导体层18之间的氧化铪上执行氧化和/或氮化工艺以在栅极到栅极电介质层17中形成至少氮氧化铪的子层，从而形成存储器件102和104的栅极到栅极电介质层17。在一些实施例中，在“栅极第一”方法中，第二层212包括铪，存储器件101、103、105和106(例如，均通过“栅极第一”方法形成)的栅极到栅极电介质层17包括至少氮氧化铪子层。在一些实施例中，在“栅极最后”方法中，第一层211包括铪，存储器件104和106(例如，均通过“栅极最后”方法形成)的栅极到栅极电介质层17包括至少氮氧化铪子层。栅极到栅极电介质层的具体材料不应受到本公开实施例的限制。
在一些实施例中，一种用于形成3D存储器件的方法包括以下操作。首先，在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔。在初始沟道孔的侧壁上的多个第一层中的每一个的侧表面和多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔。还通过利用沟道形成结构填充所述沟道孔来形成半导体沟道。所述半导体沟道可以具有存储器层，所述存储器层包括围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着垂直于所述衬底的顶表面的垂直方向交错。此外，基于所述多个第二层形成多个导体层并且在相邻导体层之间形成包括至少一个氮氧化硅子层的栅极到栅极电介质层。
在一些实施例中，所述多个第一层和所述多个第二层通过如下方式形成：在所述衬底上方交替沉积多个牺牲材料层和多个导体材料层，以在所述衬底上方形成初始堆叠结构。所述多个牺牲材料层可以具有与所述多个导体材料层不同的蚀刻选择性。在一些实施例中，所述多个第一层和所述多个第二层还通过如下方式形成：沿着所述垂直方向反复蚀刻所述多个牺牲材料层和所述多个导体材料层以形成所述堆叠结构，所述堆叠结构具有以阶梯结构布置的所述多个第一层和所述多个第二层。
在一些实施例中，形成所述栅极到栅极电介质层包括：形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及执行蚀刻工艺以去除所述多个第一层，从而形成多个横向凹陷。
在一些实施例中，所述多个第二层包括多晶硅并且形成所述栅极到栅极电介质层还包括：从所述多个第二层中的每一个的一部分形成复合层，相应第二层的剩余部分形成相应导体层，相邻的所述导体层上彼此面对的一对复合层形成所述栅极到栅极电介质层，所述第一初始缝隙开口形成第二初始缝隙开口，所述复合层具有至少一个氮氧化硅子层。
在一些实施例中，形成所述复合层和所述多个导体层包括：通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第二层上执行氧化反应和氮化反应中的一种或多种，所述多个第二层中的每一个的经反应部分形成相应复合层。所述多个第二层中的每一个的未经反应部分形成所述相应导体层。
在一些实施例中，从相应第二层的顶部和底部中的每一个形成所述复合层。
在一些实施例中，形成所述栅极到栅极电介质结构还包括在所述一对复合层之间形成气隙。
在一些实施例中，形成所述复合层包括控制氧扩散浓度，使得所述复合层包括所述至少一个氮氧化硅子层。
在一些实施例中，形成所述复合层还包括控制氧扩散浓度，使得所述复合层包括至少一个氮氧化硅子层和至少一个氧化硅子层。
在一些实施例中，形成复合层还包括形成多个交替布置的氮氧化硅子层和氧化硅子层。
在一些实施例中，形成所述栅极到栅极电介质结构包括利用栅极到栅极电介质层填充所述多个横向凹陷中的每一个。所述多个第二层可以形成所述多个导体层，所述栅极到栅极电介质层可以包括至少一个氮氧化硅子层。
在一些实施例中，所述栅极到栅极电介质层是通过如下方式形成的：沉积氮化硅层以填满所述多个横向凹陷中的每一个；以及通过控制氧扩散浓度来氧化所述氮化硅层，使得所述栅极到栅极电介质层包括所述至少一个氮氧化硅子层。
在一些实施例中，形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间的至少一个氮氧化硅子层和至少一个氧化硅子层。
在一些实施例中，形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间多个交替布置的氮氧化硅子层和氧化硅子层。
在一些实施例中，所述多个第一层和所述多个第二层是通过如下方式形成的：在所述衬底上方交替沉积多个绝缘材料层和多个牺牲材料层，以在所述衬底上方形成初始堆叠结构。所述多个绝缘材料层可以具有与所述多个第二材料层不同的蚀刻选择性。在一些实施例中，所述多个第一层和所述多个第二层还通过如下方式形成：沿着所述垂直方向反复蚀刻所述多个绝缘材料层和所述多个牺牲材料层以形成所述堆叠结构，所述堆叠结构具有所述多个第一层和所述多个第二层。
在一些实施例中，形成所述栅极到栅极电介质结构包括：形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及执行蚀刻工艺以去除所述多个第二层，从而形成多个横向凹陷。
在一些实施例中，所述多个第一层包括氮化硅并且形成所述栅极到栅极电介质结构包括从所述多个第一层中的每一个形成栅极到栅极电介质层。所述栅极到栅极电介质层可以具有至少一个氮氧化硅子层。形成所述栅极到栅极电介质结构还可以包括从所述第一初始缝隙开口形成第二初始缝隙开口。
在一些实施例中，形成所述栅极到栅极电介质结构包括通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第一层上执行氧化反应，以至少部分氧化所述多个第一层。所述多个第一层中的每一个的经反应部分可以形成具有至少一个氮氧化硅子层的复合层。
在一些实施例中，形成所述栅极到栅极电介质层还包括形成至少一个氮氧化硅子层和至少一个氧化硅子层。
在一些实施例中，形成栅极到栅极电介质层还包括形成多个交替布置的氮氧化硅子层和氧化硅子层。
在一些实施例中，所述方法还包括形成多个导体层以填满所述多个横向凹陷。相邻导体层可以通过其间的相应栅极到栅极电介质层绝缘。
在一些实施例中，所述方法还包括在形成所述多个导体层之前在所述多个横向凹陷中形成粘合层。
在一些实施例中，形成所述偏移包括去除所述初始沟道孔的所述侧壁上的所述多个第一层中的每一个的侧表面的一部分。
在一些实施例中，去除所述多个第一层中的每一个的侧表面的所述部分包括执行凹陷蚀刻工艺，所述凹陷蚀刻工艺相对于所述多个第二层选择性地蚀刻所述多个第一层。
在一些实施例中，利用沟道形成结构填充所述沟道孔包括：在所述沟道孔的侧壁上方形成阻挡层，在所述阻挡层上方形成所述存储器层，在所述存储器层上方形成隧穿层，在所述隧穿层上方形成半导体层，以及在所述半导体层上方形成电介质芯以填满所述沟道孔。
在一些实施例中，所述方法还包括：在所述衬底中在所述第二初始缝隙开口底部处形成掺杂区；通过去除所述复合层的部分以暴露缝隙开口的侧壁上的所述多个第二层并且暴露所述缝隙开口底部处的所述衬底，从所述第二初始缝隙开口形成所述缝隙开口；在所述缝隙开口中形成绝缘结构，所述绝缘结构在所述缝隙开口的侧壁上的所述多个第二层的所暴露部分上方并且暴露所述缝隙开口底部处的所述衬底；以及在所述绝缘结构中形成与所述掺杂区接触的源极接触部。
在一些实施例中，在所述缝隙开口中形成绝缘结构包括沉积一层氧化硅层，所述氧化硅层覆盖所述多个第二层的所暴露部分和相邻第二层之间的所述栅极到栅极电介质层；并且形成所述源极接触部包括在所述绝缘结构中沉积钨、钴、铜、铝、多晶硅、掺杂硅或硅化物中的至少一种。
在一些实施例中，一种用于形成3D存储器件的方法包括：在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔；在所述初始沟道孔的侧壁上的所述多个第一层中的每一个的侧表面和所述多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔；以及通过利用沟道形成结构填充所述沟道孔来形成半导体沟道。所述半导体沟道可以具有存储器层，所述存储器层包括围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着垂直于所述衬底的顶表面的垂直方向交错。所述方法还可以包括去除所述多个第一层和所述多个第二层中的一者；以及基于所述多个第一层和所述多个第二层中的剩余一者形成栅极到栅极电介质结构。
在一些实施例中，所述多个第一层和所述多个第二层通过如下方式形成：在所述衬底上方交替沉积多个牺牲材料层和多个导体材料层，以在所述衬底上方形成初始堆叠结构。所述多个牺牲材料层可以具有与所述多个导体材料层不同的蚀刻选择性。在一些实施例中，所述多个第一层和所述多个第二层还通过如下方式形成：反复蚀刻所述多个牺牲材料层和所述多个导体材料层以形成所述堆叠结构，所述堆叠结构具有以阶梯结构布置的所述多个第一层和所述多个第二层。
在一些实施例中，形成所述栅极到栅极电介质结构包括：形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及去除所述多个第一层和所述多个第二层中的一者包括去除所述多个第一层，以形成多个横向凹陷。
在一些实施例中，所述多个第二层包括多晶硅并且形成所述栅极到栅极电介质结构包括：从所述多个第二层中的每一个的一部分形成复合层，相应第二层的剩余部分形成相应导体层，相邻的所述导体层上彼此面对的一对复合层形成所述栅极到栅极电介质层，所述第一初始缝隙开口形成第二初始缝隙开口，所述复合层具有至少一个氮氧化硅子层。
在一些实施例中，形成所述复合层和所述多个导体层包括通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第二层上执行氧化反应和氮化反应中的一种或多种。所述多个第二层中的每一个的经反应部分可以形成相应复合层，所述多个第二层中的每一个的未经反应部分可以形成所述相应导体层。
在一些实施例中，从相应第二层的顶部和底部中的每一个形成所述复合层。
在一些实施例中，形成所述栅极到栅极电介质结构还包括在所述一对复合层之间形成气隙。
在一些实施例中，形成所述复合层包括控制氧扩散浓度，使得所述复合层包括所述相应导体层上的所述氮氧化硅子层。
在一些实施例中，形成所述复合层还包括控制氧扩散浓度，使得所述复合层包括至少一个氮氧化硅子层和至少一个氧化硅子层。
在一些实施例中，形成复合层还包括控制氧扩散浓度，使得所述复合层包括多个交替布置的氮氧化硅子层和氧化硅子层。
在一些实施例中，形成所述栅极到栅极电介质结构包括利用栅极到栅极电介质层填充所述多个横向凹陷中的每一个。所述多个第二层可以形成所述多个导体层，所述栅极到栅极电介质层可以包括至少一个氮氧化硅子层。
在一些实施例中，所述栅极到栅极电介质层是通过如下方式形成的：沉积氮化硅层以填满所述多个横向凹陷中的每一个；以及通过控制氧扩散浓度来氧化所述氮化硅层，使得所述栅极到栅极电介质层包括所述至少一个氮氧化硅子层。
在一些实施例中，形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间的至少一个氮氧化硅子层和至少一个氧化硅子层。
在一些实施例中，形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间多个交替布置的氮氧化硅子层和氧化硅子层。
在一些实施例中，所述多个第一层和所述多个第二层通过如下方式形成：在所述衬底上方交替沉积多个绝缘材料层和多个牺牲材料层，以在所述衬底上方形成初始堆叠结构。所述多个绝缘材料层可以具有与所述多个第二材料层不同的蚀刻选择性。在一些实施例中，所述多个第一层和所述多个第二层通过如下方式形成：反复蚀刻所述多个绝缘材料层和所述多个牺牲材料层以形成所述堆叠结构，所述堆叠结构具有阶梯结构的所述多个第一层和所述多个第二层。
在一些实施例中，形成所述栅极到栅极电介质结构包括：形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及去除所述多个第一层和所述多个第二层中的一者包括去除所述多个第二层，以形成多个横向凹陷。
在一些实施例中，所述多个第一层包括氮化硅并且形成所述栅极到栅极电介质结构包括从所述多个第一层中的每一个形成栅极到栅极电介质层。所述栅极到栅极电介质层可以具有至少一个氮氧化硅子层。在一些实施例中，形成栅极到栅极电介质结构包括从所述第一初始缝隙开口形成第二初始缝隙开口。
在一些实施例中，形成所述栅极到栅极电介质结构包括通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第一层上执行氧化反应，以至少部分氧化所述多个第一层。所述多个第一层中的每一个的经反应部分可以形成具有至少一个氮氧化硅子层的复合层。
在一些实施例中，形成所述栅极到栅极电介质层还包括形成至少一个氮氧化硅子层和至少一个氧化硅子层。
在一些实施例中，形成栅极到栅极电介质层还包括形成多个交替布置的氮氧化硅子层和氧化硅子层。
在一些实施例中，所述方法还包括形成多个导体层以填满所述多个横向凹陷。相邻导体层可以通过其间的相应栅极到栅极电介质层绝缘。
在一些实施例中，所述方法还包括在形成所述多个导体层之前在所述多个横向凹陷中形成粘合层。
在一些实施例中，形成所述偏移包括去除所述初始沟道孔的所述侧壁上的所述多个第一层中的每一个的侧表面的一部分。
在一些实施例中，去除所述多个第一层中的每一个的侧表面的所述部分包括执行凹陷蚀刻工艺，所述凹陷蚀刻工艺相对于所述多个第二层选择性地蚀刻所述多个第一层。
在一些实施例中，利用沟道形成结构填充所述沟道孔包括：在所述沟道孔的侧壁上方形成阻挡层，在所述阻挡层上方形成所述存储器层，在所述存储器层上方形成隧穿层，在所述隧穿层上方形成半导体层，以及在所述半导体层上方形成电介质芯以填满所述沟道孔。
在一些实施例中，所述方法还包括：在所述衬底中在所述第二初始缝隙开口底部处形成掺杂区；通过去除所述复合层的部分以暴露缝隙开口的侧壁上的所述多个第二层并且暴露所述缝隙开口底部处的所述衬底，从所述第二初始缝隙开口形成所述缝隙开口；在所述缝隙开口中形成绝缘结构。所述绝缘结构可以在所述缝隙开口的侧壁上的所述多个第二层的所暴露部分上方并且暴露所述缝隙开口底部处的所述衬底。所述方法还包括在所述绝缘结构中形成与所述掺杂区接触的源极接触部。
在一些实施例中，在所述缝隙开口中形成绝缘结构包括沉积一层氧化硅层，所述氧化硅层覆盖所述多个第二层的所暴露部分和相邻第二层之间的所述栅极到栅极电介质层；并且形成所述源极接触部包括在所述绝缘结构中沉积钨、钴、铜、铝、多晶硅、掺杂硅或硅化物中的至少一种。
在一些实施例中，一种3D存储器件包括衬底上方的栅极到栅极电介质结构。所述栅极到栅极电介质结构沿垂直于所述衬底的顶表面的垂直方向在相邻导体层之间可以包括至少一个氮氧化硅子层。在一些实施例中，所述3D存储器件还包括从所述堆叠结构的顶表面延伸到所述衬底的半导体沟道。所述半导体沟道包括存储器层，所述存储器层具有围绕每个导体层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分。所述第一存储器部分和所述第二存储器部分可以沿着所述垂直方向交错。所述3D存储器件还包括从所述堆叠结构的所述顶表面延伸到所述衬底的源极结构。
在一些实施例中，所述栅极到栅极结构包括相邻导体层之间的栅极到栅极电介质层。所述栅极到栅极电介质层可以至少包括氮氧化硅子层。
在一些实施例中，所述栅极到栅极电介质层至少包括所述相邻导体层之间的氧化硅子层和氮氧化硅子层。
在一些实施例中，所述栅极到栅极电介质层包括多个交替布置的氧化硅子层和氮氧化硅子层。
在一些实施例中，所述栅极到栅极电介质层包括一对复合层以及所述一对复合层之间的气隙，所述一对复合层分别位于所述相邻导体层上并且彼此面对。所述一对复合层中的每一个可以至少包括氮氧化硅子层。
在一些实施例中，每个复合层位于相应第一存储器部分的端部之间。
在一些实施例中，所述复合层至少包括氧化硅子层和氮氧化硅子层。
在一些实施例中，所述复合层包括多个交替布置的氧化硅子层和氮氧化硅子层。
在一些实施例中，所述栅极到栅极电介质层填满相邻导体层之间的空间。
在一些实施例中，沿着从所述半导体沟道的侧壁到所述半导体沟道的中心的径向方向，所述半导体沟道包括阻挡层、所述阻挡层上方的所述存储器层、所述存储器层上方的隧穿层、所述隧穿层上方的半导体层以及所述半导体层上方的电介质芯。
在一些实施例中，所述阻挡层包括第一阻挡层和第二阻挡层中的至少一个。所述第一阻挡层包括氧化铝(AlO)、氧化铪(HfO2)、氧化镧(LaO2)、氧化钇(Y2O3)、氧化钽(Ta2O5)、其硅酸盐、其掺氮化合物、或其合金中的一种或多种，所述第二阻挡层包括氧化硅、氮氧化硅和氮化硅中的一种或多种。在一些实施例中，所述存储器层包括电荷捕获材料，所述电荷捕获材料包括钨、钼、钽、钛、铂、钌、其合金、其纳米颗粒、其硅化物、多晶硅、非晶硅、SiN或SiON中的至少一种。在一些实施例中，所述隧穿层包括SiO、SiN、SiON、电介质金属氧化物、电介质金属氮氧化物、电介质金属硅化物或其合金中的至少一种。在一些实施例中，所述半导体层包括单元素半导体材料、III-V族化合物半导体材料、II-VI族化合物半导体材料或有机半导体材料中的至少一种。在一些实施例中，所述电介质芯包括SiO。
在一些实施例中，所述多个导体层均包括W、Co、Al、掺杂硅、硅化物及其组合中的一种或多种构成的层；并且所述源极结构均包括绝缘结构以及在所述绝缘结构中与所述衬底导电接触的源极接触部。所述绝缘结构可以包括氧化硅，并且所述源极接触部包括W、Co、Al、掺杂硅、硅化物及其组合中的一种或多种。
对特定实施例的上述说明将展现本公开的一般性质，使得他人在不需要过度实验和不脱离本公开一般概念的情况下，能够通过运用本领域技术范围内的知识容易地对此类特定实施例的各种应用进行修改和/或调整。因此，根据本文呈现的教导和指导，此类调整和修改旨在处于本文所公开实施例的等同物的含义和范围之内。应当理解，本文中的措辞或术语是出于说明的目的，而不是为了进行限制，所以本说明书的术语或措辞将由技术人员按照所述教导和指导进行解释。
上文已经借助于功能构建块描述了本公开的实施例，功能构建块例示了指定功能及其关系的实施方式。在本文中出于方便描述的目的任意定义了这些功能构建块的边界。可以定义替代边界，只要适当执行其指定功能和关系即可。
发明内容和摘要部分可以阐述发明人构思的本公开的一个或多个，但未必所有示范性实施例，因此，并非意在通过任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制，且应当仅根据以下权利要求书及其等同物进行限定。

Claims (66)

1.一种用于形成三维(3D)存储器件的方法，包括：
在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔；
在所述初始沟道孔的侧壁上的所述多个第一层中的每一个的侧表面和所述多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔；
通过利用沟道形成结构填充所述沟道孔来形成半导体沟道，所述半导体沟道具有存储器层，所述存储器层包括围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分，所述第一存储器部分和所述第二存储器部分沿着垂直于所述衬底的顶表面的垂直方向交错；
基于所述多个第二层形成多个导体层；以及
在相邻导体层之间形成包括至少一个氮氧化硅子层的栅极到栅极电介质层，
其中，所述导体层面向所述半导体沟道的侧壁未被所述氮氧化硅子层覆盖。
2.根据权利要求1所述的方法，其中所述多个第一层和所述多个第二层是通过如下方式形成的：
在所述衬底上方交替沉积多个牺牲材料层和多个导体材料层，以在所述衬底上方形成初始堆叠结构，所述多个牺牲材料层具有与所述多个导体材料层不同的蚀刻选择性；以及
沿着所述垂直方向反复蚀刻所述多个牺牲材料层和所述多个导体材料层以形成所述堆叠结构，所述堆叠结构具有以阶梯结构布置的所述多个第一层和所述多个第二层。
3.根据权利要求2所述的方法，其中形成所述栅极到栅极电介质层包括：
形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及
执行蚀刻工艺以去除所述多个第一层，从而形成多个横向凹陷。
4.根据权利要求3所述的方法，其中所述多个第二层包括多晶硅并且形成所述栅极到栅极电介质层还包括：
从所述多个第二层中的每一个的一部分形成复合层，相应第二层的剩余部分形成相应导体层，所述相邻导体层上彼此面对的一对复合层形成所述栅极到栅极电介质层，所述第一初始缝隙开口形成第二初始缝隙开口，所述复合层具有至少一个氮氧化硅子层。
5.根据权利要求4所述的方法，其中形成所述复合层和所述多个导体层包括：
通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第二层上执行氧化反应和氮化反应中的一种或多种，所述多个第二层中的每一个的经反应部分形成相应复合层，所述多个第二层中的每一个的未经反应部分形成所述相应导体层。
6.根据权利要求5所述的方法，其中从相应第二层的顶部和底部中的每一个形成所述复合层。
7.根据权利要求6所述的方法，其中形成所述栅极到栅极电介质结构还包括在所述一对复合层之间形成气隙。
8.根据权利要求4至7中的任一项所述的方法，其中形成所述复合层包括控制氧扩散浓度，使得所述复合层包括所述至少一个氮氧化硅子层。
9.根据权利要求8所述的方法，其中形成所述复合层还包括控制氧扩散浓度，使得所述复合层包括至少一个氮氧化硅子层和至少一个氧化硅子层。
10.根据权利要求9所述的方法，其中形成复合层还包括形成多个交替布置的氮氧化硅子层和氧化硅子层。
11.根据权利要求3所述的方法，其中形成所述栅极到栅极电介质结构包括利用栅极到栅极电介质层填充所述多个横向凹陷中的每一个，所述多个第二层形成所述多个导体层，所述栅极到栅极电介质层包括至少一个氮氧化硅子层。
12.根据权利要求11所述的方法，其中所述栅极到栅极电介质层是通过如下方式形成的：
沉积氮化硅层以填满所述多个横向凹陷中的每一个；以及
通过控制氧扩散浓度来氧化所述氮化硅层，使得所述栅极到栅极电介质层包括所述至少一个氮氧化硅子层。
13.根据权利要求12所述的方法，其中形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间的至少一个氮氧化硅子层和至少一个氧化硅子层。
14.根据权利要求13所述的方法，其中形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间多个交替布置的氮氧化硅子层和氧化硅子层。
15.根据权利要求1所述的方法，其中所述多个第一层和所述多个第二层是通过如下方式形成的：
在所述衬底上方交替沉积多个绝缘材料层和多个牺牲材料层，以在所述衬底上方形成初始堆叠结构，所述多个绝缘材料层具有与所述多个第二材料层不同的蚀刻选择性；以及
沿着所述垂直方向反复蚀刻所述多个绝缘材料层和所述多个牺牲材料层以形成所述堆叠结构，所述堆叠结构具有所述多个第一层和所述多个第二层。
16.根据权利要求15所述的方法，其中形成所述栅极到栅极电介质结构包括：
形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及
执行蚀刻工艺以去除所述多个第二层，从而形成多个横向凹陷。
17.根据权利要求16所述的方法，其中所述多个第一层包括氮化硅并且形成所述栅极到栅极电介质结构包括：
从所述多个第一层中的每一个形成栅极到栅极电介质层，所述栅极到栅极电介质层具有至少一个氮氧化硅子层；以及
从所述第一初始缝隙开口形成第二初始缝隙开口。
18.根据权利要求17所述的方法，其中形成所述栅极到栅极电介质结构包括：
通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第一层上执行氧化反应，以至少部分氧化所述多个第一层，所述多个第一层中的每一个的经反应部分形成具有至少一个氮氧化硅子层的复合层。
19.根据权利要求18所述的方法，其中形成所述栅极到栅极电介质层还包括形成至少一个氮氧化硅子层和至少一个氧化硅子层。
20.根据权利要求19所述的方法，其中形成栅极到栅极电介质层还包括形成多个交替布置的氮氧化硅子层和氧化硅子层。
21.根据权利要求15至20中的任一项所述的方法，还包括形成多个导体层以填满所述多个横向凹陷，相邻导体层通过其间的相应栅极到栅极电介质层绝缘。
22.根据权利要求21所述的方法，还包括在形成所述多个导体层之前在所述多个横向凹陷中形成粘合层。
23.根据权利要求1至7中的任一项所述的方法，其中形成所述偏移包括去除所述初始沟道孔的所述侧壁上的所述多个第一层中的每一个的侧表面的一部分。
24.根据权利要求23所述的方法，其中去除所述多个第一层中的每一个的所述侧表面的所述部分包括执行凹陷蚀刻工艺，所述凹陷蚀刻工艺相对于所述多个第二层选择性地蚀刻所述多个第一层。
25.根据权利要求24所述的方法，其中利用沟道形成结构填充所述沟道孔包括：
在所述沟道孔的侧壁上方形成阻挡层，
在所述阻挡层上方形成所述存储器层，
在所述存储器层上方形成隧穿层，
在所述隧穿层上方形成半导体层，以及
在所述半导体层上方形成电介质芯以填满所述沟道孔。
26.根据权利要求4至7中的任一项所述的方法，还包括：
在所述衬底中在所述第二初始缝隙开口底部处形成掺杂区；
通过去除所述复合层的部分以暴露缝隙开口的侧壁上的所述多个第二层并且暴露所述缝隙开口底部处的所述衬底，从所述第二初始缝隙开口形成所述缝隙开口；
在所述缝隙开口中形成绝缘结构，所述绝缘结构在所述缝隙开口的侧壁上的所述多个第二层的所暴露部分上方并且暴露所述缝隙开口底部处的所述衬底；以及
在所述绝缘结构中形成与所述掺杂区接触的源极接触部。
27.根据权利要求26所述的方法，其中
在所述缝隙开口中形成绝缘结构包括沉积一层氧化硅层，所述氧化硅层覆盖所述多个第二层的所暴露部分和相邻第二层之间的所述栅极到栅极电介质层；并且
形成所述源极接触部包括在所述绝缘结构中沉积钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或硅化物中的至少一种。
28.一种用于形成三维(3D)存储器件的方法，包括：
在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔；
在所述初始沟道孔的侧壁上的所述多个第一层中的每一个的侧表面和所述多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔；
通过利用沟道形成结构填充所述沟道孔来形成半导体沟道，所述半导体沟道具有存储器层，所述存储器层包括围绕每个第二层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分，所述第一存储器部分和所述第二存储器部分沿着垂直于所述衬底的顶表面的垂直方向交错；
去除所述多个第一层和所述多个第二层中的一者；以及
基于所述多个第一层和所述多个第二层中的剩余一者形成栅极到栅极电介质结构，
其中，所述多个第一层和所述多个第二层中的所述剩余一者面向所述半导体沟道的侧壁未被所述栅极到栅极电介质结构覆盖。
29.根据权利要求28所述的方法，其中所述多个第一层和所述多个第二层是通过如下方式形成的：
在所述衬底上方交替沉积多个牺牲材料层和多个导体材料层，以在所述衬底上方形成初始堆叠结构，所述多个牺牲材料层具有与所述多个导体材料层不同的蚀刻选择性；以及
反复蚀刻所述多个牺牲材料层和所述多个导体材料层以形成所述堆叠结构，所述堆叠结构具有以阶梯结构布置的所述多个第一层和所述多个第二层。
30.根据权利要求29所述的方法，其中形成所述栅极到栅极电介质结构包括：
形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及
去除所述多个第一层和所述多个第二层中的一者包括去除所述多个第一层，以形成多个横向凹陷。
31.根据权利要求30所述的方法，其中所述多个第二层包括多晶硅并且形成所述栅极到栅极电介质结构包括：
从所述多个第二层中的每一个的一部分形成复合层，相应第二层的剩余部分形成相应导体层，相邻的所述导体层上彼此面对的一对复合层形成所述栅极到栅极电介质层，所述第一初始缝隙开口形成第二初始缝隙开口，所述复合层具有至少一个氮氧化硅子层。
32.根据权利要求31所述的方法，其中形成所述复合层和所述多个导体层包括：
通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第二层上执行氧化反应和氮化反应中的一种或多种，所述多个第二层中的每一个的经反应部分形成相应复合层，所述多个第二层中的每一个的未经反应部分形成所述相应导体层。
33.根据权利要求32所述的方法，其中从相应第二层的顶部和底部中的每一个形成所述复合层。
34.根据权利要求33所述的方法，其中形成所述栅极到栅极电介质结构还包括在所述一对复合层之间形成气隙。
35.根据权利要求34所述的方法，其中形成所述复合层包括控制氧扩散浓度，使得所述复合层包括所述相应导体层上的所述氮氧化硅子层。
36.根据权利要求32所述的方法，其中形成所述复合层还包括控制氧扩散浓度，使得所述复合层包括至少一个氮氧化硅子层和至少一个氧化硅子层。
37.根据权利要求36所述的方法，其中形成复合层还包括控制氧扩散浓度，使得所述复合层包括多个交替布置的氮氧化硅子层和氧化硅子层。
38.根据权利要求30所述的方法，其中形成所述栅极到栅极电介质结构包括利用栅极到栅极电介质层填充所述多个横向凹陷中的每一个，所述多个第二层形成所述多个导体层，所述栅极到栅极电介质层包括至少一个氮氧化硅子层。
39.根据权利要求38所述的方法，其中所述栅极到栅极电介质层是通过如下方式形成的：
沉积氮化硅层以填满所述多个横向凹陷中的每一个；以及
通过控制氧扩散浓度来氧化所述氮化硅层，使得所述栅极到栅极电介质层包括所述至少一个氮氧化硅子层。
40.根据权利要求39所述的方法，其中形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间的至少一个氮氧化硅子层和至少一个氧化硅子层。
41.根据权利要求40所述的方法，其中形成所述栅极到栅极电介质层还包括控制氧扩散浓度，使得所述栅极到栅极电介质层包括相邻第二层之间多个交替布置的氮氧化硅子层和氧化硅子层。
42.根据权利要求28所述的方法，其中所述多个第一层和所述多个第二层是通过如下方式形成的：
在所述衬底上方交替沉积多个绝缘材料层和多个牺牲材料层，以在所述衬底上方形成初始堆叠结构，所述多个绝缘材料层具有与所述多个牺牲材料层不同的蚀刻选择性；以及
反复蚀刻所述多个绝缘材料层和所述多个牺牲材料层以形成所述堆叠结构，所述堆叠结构具有阶梯结构的所述多个第一层和所述多个第二层。
43.根据权利要求42所述的方法，其中形成所述栅极到栅极电介质结构包括：
形成在所述堆叠结构中延伸并且暴露所述衬底的第一初始缝隙开口；以及
去除所述多个第一层和所述多个第二层中的一者包括去除所述多个第二层，以形成多个横向凹陷。
44.根据权利要求43所述的方法，其中所述多个第一层包括氮化硅并且形成所述栅极到栅极电介质结构包括：
从所述多个第一层中的每一个形成栅极到栅极电介质层，所述栅极到栅极电介质层具有至少一个氮氧化硅子层；以及
从所述第一初始缝隙开口形成第二初始缝隙开口。
45.根据权利要求44所述的方法，其中形成所述栅极到栅极电介质结构包括：
通过所述第一初始缝隙开口和所述多个横向凹陷在所述多个第一层上执行氧化反应，以至少部分氧化所述多个第一层，所述多个第一层中的每一个的经反应部分形成具有至少一个氮氧化硅子层的复合层。
46.根据权利要求45所述的方法，其中形成所述栅极到栅极电介质层还包括形成至少一个氮氧化硅子层和至少一个氧化硅子层。
47.根据权利要求46所述的方法，其中形成栅极到栅极电介质层还包括形成多个交替布置的氮氧化硅子层和氧化硅子层。
48.根据权利要求42至47中的任一项所述的方法，还包括形成多个导体层以填满所述多个横向凹陷，相邻导体层通过其间的相应栅极到栅极电介质层绝缘。
49.根据权利要求48所述的方法，还包括在形成所述多个导体层之前在所述多个横向凹陷中形成粘合层。
50.根据权利要求28至47中的任一项所述的方法，其中形成所述偏移包括去除所述初始沟道孔的所述侧壁上的所述多个第一层中的每一个的侧表面的一部分。
51.根据权利要求50所述的方法，其中去除所述多个第一层中的每一个的所述侧表面的所述部分包括执行凹陷蚀刻工艺，所述凹陷蚀刻工艺相对于所述多个第二层选择性地蚀刻所述多个第一层。
52.根据权利要求51所述的方法，其中利用沟道形成结构填充所述沟道孔包括：
在所述沟道孔的侧壁上方形成阻挡层，
在所述阻挡层上方形成所述存储器层，
在所述存储器层上方形成隧穿层，
在所述隧穿层上方形成半导体层，以及
在所述半导体层上方形成电介质芯以填满所述沟道孔。
53.根据权利要求31至37中的任一项所述的方法，还包括：
在所述衬底中在所述第二初始缝隙开口底部处形成掺杂区；
通过去除所述复合层的部分以暴露缝隙开口的侧壁上的所述多个第二层并且暴露所述缝隙开口底部处的所述衬底，从所述第二初始缝隙开口形成所述缝隙开口；
在所述缝隙开口中形成绝缘结构，所述绝缘结构在所述缝隙开口的侧壁上的所述多个第二层的所暴露部分上方并且暴露所述缝隙开口底部处的所述衬底；以及
在所述绝缘结构中形成与所述掺杂区接触的源极接触部。
54.根据权利要求53所述的方法，其中
在所述缝隙开口中形成绝缘结构包括沉积一层氧化硅层，所述氧化硅层覆盖所述多个第二层的所暴露部分和相邻第二层之间的所述栅极到栅极电介质层；并且
形成所述源极接触部包括在所述绝缘结构中沉积钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或硅化物中的至少一种。
55.一种三维(3D)存储器件，包括：
堆叠结构，所述堆叠结构包括在衬底上方通过栅极到栅极电介质结构绝缘的多个导体层，其中所述栅极到栅极电介质结构沿垂直于所述衬底的顶表面的垂直方向在相邻导体层之间包括至少一个氮氧化硅子层；
从所述堆叠结构的顶表面延伸到所述衬底的半导体沟道，其中所述半导体沟道包括存储器层，所述存储器层包括围绕每个导体层的底部的第一存储器部分以及连接相邻的第一存储器部分的第二存储器部分，所述第一存储器部分和所述第二存储器部分沿着所述垂直方向交错；以及
从所述堆叠结构的所述顶表面延伸到所述衬底的源极结构，
其中，所述导体层面向所述半导体沟道的侧壁未被所述氮氧化硅子层覆盖。
56.根据权利要求55所述的三维存储器件，其中所述栅极到栅极结构包括相邻导体层之间的栅极到栅极电介质层，所述栅极到栅极电介质层至少包括氮氧化硅子层。
57.根据权利要求56所述的三维存储器件，其中所述栅极到栅极电介质层至少包括所述相邻导体层之间的氧化硅子层和氮氧化硅子层。
58.根据权利要求57所述的三维存储器件，其中所述栅极到栅极电介质层包括多个交替布置的氧化硅子层和氮氧化硅子层。
59.根据权利要求56至58中的任一项所述的三维存储器件，其中所述栅极到栅极电介质层包括一对复合层以及所述一对复合层之间的气隙，所述一对复合层分别位于所述相邻导体层上并且彼此面对，所述一对复合层中的每一个至少包括氮氧化硅子层。
60.根据权利要求59所述的三维存储器件，其中每个复合层位于相应第一存储器部分的端部之间。
61.根据权利要求59所述的三维存储器件，其中所述复合层至少包括氧化硅子层和氮氧化硅子层。
62.根据权利要求61所述的三维存储器件，其中所述复合层包括多个交替布置的氧化硅子层和氮氧化硅子层。
63.根据权利要求56至58中的任一项所述的三维存储器件，其中所述栅极到栅极电介质层填满相邻导体层之间的空间。
64.根据权利要求55至58中的任一项所述的三维存储器件，其中沿着从所述半导体沟道的侧壁到所述半导体沟道的中心的径向方向，所述半导体沟道包括阻挡层、所述阻挡层上方的所述存储器层、所述存储器层上方的隧穿层、所述隧穿层上方的半导体层以及所述半导体层上方的电介质芯。
65.根据权利要求64所述的三维存储器件，其中
所述阻挡层包括第一阻挡层和第二阻挡层中的至少一个，所述第一阻挡层包括氧化铝(AlO)、氧化铪(HfO2)、氧化镧(LaO2)、氧化钇(Y2O3)、氧化钽(Ta2O5)、其硅酸盐、其掺氮化合物、或其合金中的一种或多种，所述第二阻挡层包括氧化硅、氮氧化硅和氮化硅中的一种或多种；
所述存储器层包括电荷捕获材料，所述电荷捕获材料包括钨、钼、钽、钛、铂、钌、其合金、其纳米颗粒、其硅化物、多晶硅、非晶硅、SiN或SiON中的至少一种；
所述隧穿层包括SiO、SiN、SiON、电介质金属氧化物、电介质金属氮氧化物、电介质金属硅化物或其合金中的至少一种；
所述半导体层包括单元素半导体材料、III-V族化合物半导体材料、II-VI族化合物半导体材料或有机半导体材料中的至少一种；并且
所述电介质芯包括SiO。
66.根据权利要求55至58中的任一项所述的三维存储器件，其中
所述多个导体层均包括W、Co、Al、掺杂硅、硅化物及其组合中的一种或多种构成的层；并且
所述源极结构均包括绝缘结构以及在所述绝缘结构中与所述衬底导电接触的源极接触部，所述绝缘结构包括氧化硅，并且所述源极接触部包括W、Co、Al、掺杂硅、硅化物及其组合中的一种或多种。
CN201980001310.6A 2019-03-29 2019-06-28 三维存储器件及其制造方法 Active CN110914986B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
CN201910248966.XA CN110047840B (zh) 2019-03-29 2019-03-29 3d nand闪存及制备方法
CN201910248967.4A CN110061008B (zh) 2019-03-29 2019-03-29 3d nand闪存及其制备方法
CN2019102486178 2019-03-29
CN201910248966X 2019-03-29
CN201910248585.1A CN110047839B (zh) 2019-03-29 2019-03-29 3d nand闪存及制备方法
CN201910248617.8A CN110071114B (zh) 2019-03-29 2019-03-29 3d nand闪存及其制备方法
CN2019102485851 2019-03-29
CN2019102486017 2019-03-29
CN2019102489674 2019-03-29
CN201910248601.7A CN110137176B (zh) 2019-03-29 2019-03-29 3d nand闪存及制备方法
PCT/CN2019/093442 WO2020199387A1 (en) 2019-03-29 2019-06-28 Three-dimensional memory devices and fabrication methods thereof

Publications (2)

Publication Number Publication Date
CN110914986A CN110914986A (zh) 2020-03-24
CN110914986B true CN110914986B (zh) 2021-05-14

Family

ID=69814301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001310.6A Active CN110914986B (zh) 2019-03-29 2019-06-28 三维存储器件及其制造方法

Country Status (2)

Country Link
US (2) US11081496B2 (zh)
CN (1) CN110914986B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896670B (zh) 2019-03-29 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110914986B (zh) 2019-03-29 2021-05-14 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896672B (zh) 2019-03-29 2021-05-25 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110914985B (zh) 2019-03-29 2021-04-27 长江存储科技有限责任公司 三维存储器件及其制造方法
US11411019B2 (en) * 2020-04-14 2022-08-09 Nanya Technology Corporation Vertical memory structure with air gaps and method for preparing the same
WO2022099464A1 (en) * 2020-11-10 2022-05-19 Yangtze Memory Technologies Co., Ltd. Channel structures having protruding portions in three-dimensional memory device and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946310A (zh) * 2017-11-16 2018-04-20 长江存储科技有限责任公司 一种采用气隙作为介电层的3d nand闪存制备方法及闪存

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348618B2 (en) 2005-03-30 2008-03-25 Intel Corporation Flash memory cell having reduced floating gate to floating gate coupling
KR101551901B1 (ko) 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
KR20110035525A (ko) * 2009-09-30 2011-04-06 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101699515B1 (ko) 2010-09-01 2017-02-14 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
TWI427744B (zh) 2010-09-01 2014-02-21 Macronix Int Co Ltd 具有二極體於記憶串列中的三維陣列記憶體架構
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101855437B1 (ko) 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US9478627B2 (en) 2012-05-18 2016-10-25 United Microelectronics Corp. Semiconductor structure and process thereof
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US8890254B2 (en) 2012-09-14 2014-11-18 Macronix International Co., Ltd. Airgap structure and method of manufacturing thereof
US9524779B2 (en) 2014-06-24 2016-12-20 Sandisk Technologies Llc Three dimensional vertical NAND device with floating gates
CN104157654B (zh) 2014-08-15 2017-06-06 中国科学院微电子研究所 三维存储器及其制造方法
TWI542055B (zh) 2014-08-25 2016-07-11 力晶科技股份有限公司 三維記憶體的陣列結構及其製造方法
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9691884B2 (en) 2014-08-26 2017-06-27 Sandisk Technologies Llc Monolithic three dimensional NAND strings and methods of fabrication thereof
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9754956B2 (en) 2014-12-04 2017-09-05 Sandisk Technologies Llc Uniform thickness blocking dielectric portions in a three-dimensional memory structure
US20160268283A1 (en) 2015-03-12 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9761683B2 (en) 2015-05-15 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9419012B1 (en) 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
CN106571367A (zh) 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
US9659930B1 (en) 2015-11-04 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US9953717B2 (en) 2016-03-31 2018-04-24 Sandisk Technologies Llc NAND structure with tier select gate transistors
US9978768B2 (en) 2016-06-29 2018-05-22 Sandisk Technologies Llc Method of making three-dimensional semiconductor memory device having laterally undulating memory films
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
US9875929B1 (en) 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
CN106876403A (zh) 2017-03-07 2017-06-20 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN106920796B (zh) 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
TWI632645B (zh) 2017-03-09 2018-08-11 旺宏電子股份有限公司 立體記憶體元件及其製作方法
US9978772B1 (en) 2017-03-14 2018-05-22 Micron Technology, Inc. Memory cells and integrated structures
KR102484303B1 (ko) 2017-05-31 2023-01-02 어플라이드 머티어리얼스, 인코포레이티드 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들
CN109326608B (zh) 2017-07-31 2020-10-16 旺宏电子股份有限公司 三维叠层半导体结构的制造方法及其制得的结构
CN108598085A (zh) 2018-06-21 2018-09-28 长江存储科技有限责任公司 三维存储器及其制备方法、在凹陷结构上制作漏极的方法
US10741576B2 (en) 2018-08-20 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device containing drain-select-level air gap and methods of making the same
CN109300902A (zh) 2018-09-28 2019-02-01 长江存储科技有限责任公司 3d存储器件
CN109346474B (zh) 2018-10-16 2020-07-10 长江存储科技有限责任公司 三维存储器以及形成三维存储器的方法
US10700090B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
CN110914986B (zh) 2019-03-29 2021-05-14 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110047839B (zh) 2019-03-29 2020-05-19 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110914985B (zh) 2019-03-29 2021-04-27 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896671B (zh) 2019-03-29 2021-07-30 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896670B (zh) * 2019-03-29 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946310A (zh) * 2017-11-16 2018-04-20 长江存储科技有限责任公司 一种采用气隙作为介电层的3d nand闪存制备方法及闪存

Also Published As

Publication number Publication date
CN110914986A (zh) 2020-03-24
US11462565B2 (en) 2022-10-04
US20210104547A1 (en) 2021-04-08
US11081496B2 (en) 2021-08-03
US20200312870A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
TWI724512B (zh) 三維記憶體及其製造方法
CN110896671B (zh) 三维存储器件及其制造方法
CN110914986B (zh) 三维存储器件及其制造方法
CN110914985B (zh) 三维存储器件及其制造方法
CN110896670B (zh) 三维存储器件及其制造方法
TWI718637B (zh) 三維記憶體及其製造方法
EP3878013B1 (en) Three-dimensional memory devices and fabrication methods thereof
US20210296361A1 (en) Three-dimensional memory devices and fabrication methods thereof
TWI784192B (zh) 三維記憶體及其製造方法
TWI715164B (zh) 三維記憶體及其製造方法
TWI749360B (zh) 三維記憶體及其製造方法
CN110896672B (zh) 三维存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant