CN107946310A - 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 - Google Patents
一种采用气隙作为介电层的3d nand闪存制备方法及闪存 Download PDFInfo
- Publication number
- CN107946310A CN107946310A CN201711139414.2A CN201711139414A CN107946310A CN 107946310 A CN107946310 A CN 107946310A CN 201711139414 A CN201711139414 A CN 201711139414A CN 107946310 A CN107946310 A CN 107946310A
- Authority
- CN
- China
- Prior art keywords
- layer
- stacked structure
- silicon
- dielectric layer
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000005855 radiation Effects 0.000 claims abstract description 5
- 239000002202 Polyethylene glycol Substances 0.000 claims abstract description 4
- 229920001223 polyethylene glycol Polymers 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 238000000407 epitaxy Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- -1 specifically Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 4
- 239000011148 porous material Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000004087 circulation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种采用气隙作为介电层的3D NAND闪存制备方法及闪存，所述包括：在衬底表面形成有多层交错堆叠的牺牲介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氮化硅，所述控制栅极层为多晶硅层；刻蚀所述衬底堆叠结构形成沟道孔，并形成侧壁堆叠结构；然后，采用包含红外辐射(IR)的原子级刻蚀技术(ALEt)去除堆叠结构中的氮化硅层；采用聚氧化乙烯(PEOX)沿栅极线槽和堆叠结构上部将存储单元堆叠结构包围封闭，以使得多晶硅之间形成气隙构成的介电层。采用气隙作为介电层，电气性能大幅改善；薄膜堆叠结构的厚度大幅降低，一步刻蚀96层堆叠层数沟道孔结构成为可能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中薄膜堆叠结构及其制备方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。
当前，3D NAND具有两种堆叠结构，分别为氧化物-氮化物堆叠结构和氧化物-多晶硅堆叠结构。这两种堆叠结构均采用氧化物作为介电层分隔存储单元。而氧化物通常采用氧化硅材料，由于介电常数k的限制，氧化硅层的厚度必须足够，否则，电子将隧穿氧化硅层，因此，氧化硅层的厚度成为降低整个薄膜堆叠结构厚度的瓶颈。
此外，“Selective atomic-level etching using two heating procedures,infrared irradiation and ion bombardment,for next-generation semiconductordevice manufacturing”，《Journal of Physics D Applied Physics》,K Shinoda等，2017,50(19):194001，这篇文献中报道了一种氮化物薄膜各项同性原子级刻蚀技术(ALEt)在3D NAND闪存中侧向刻蚀的潜在应用技术，该技术采用两个加热过程，一是离子轰击(例如等离子)，另一个是采用红外辐射，两个过程循环进行，可对3D NAND闪存堆叠结构中的氮化物堆叠结构层从侧向进行刻蚀。
但现有技术中还没有将该技术用于制备3D NAND闪存堆叠结构中以改善上述问题的具体应用方案。
发明内容
本发明的目的在于提供一种采用气隙作为介电层的3D NAND闪存制备方法及闪存，通过采用气隙作为介电层，解决现有技术中的上述问题；使得当3D NAND闪存的堆叠层数超过64层，达到96层或128层时，依然能顺利制备。
为了实现上述目的，本发明采用的技术方案如下：
一种采用气隙作为介电层的3D NAND闪存制备方法，包括以下步骤：
提供衬底；
沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的牺牲介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氮化硅，所述控制栅极层为多晶硅层；
刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
形成硅外延层的步骤，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层；
形成沟道孔侧壁堆叠结构；
氮化硅层的去除，具体为，采用包含红外辐射(IR)的原子级刻蚀技术(ALEt)去除堆叠结构中的氮化硅层。
封闭堆叠结构形成气隙，具体为，采用聚氧化乙烯(PEOX)沿栅极线槽和堆叠结构上部将存储单元堆叠结构包围封闭，以使得多晶硅之间形成气隙构成的介电层。
进一步，在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)和外面的多晶硅及氧化物层。
进一步，还包括刻蚀沟道孔侧壁堆叠结构的步骤，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
进一步，还包括沉积多晶硅连接层的步骤，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通。
进一步，还包括填充插塞的步骤，具体为，在多晶硅连接层内部沉积氮化硅作为沟道孔填充插塞。
一种采用气隙作为介电层的3D NAND闪存，所述闪存由上述方法制备。
与现有技术相比，本发明的有益效果主要体现在：
第一，采用气隙作为介电层，3D NAND闪存的存储单元的电气性能大幅改善。
第二，由于采用气隙作为介电层，薄膜堆叠结构的厚度大幅降低，使得存储单元的堆叠层数达到96层以上时，一步刻蚀沟道孔结构成为可能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-1e，为本发明采用气隙作为介电层的3D NAND闪存制备方法流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供采用气隙作为介电层的3D NAND闪存，所述闪存由下述方法制备，参考图1a-e，包括以下步骤：
S100，参考图1a，提供衬底100；
S200，沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的牺牲介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氮化硅200，所述控制栅极层为多晶硅层300。
S300，参考图1b，刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔400，所述沟道孔通至所述衬底并形成一定深度的第一硅槽(未示出)；
S400，参考图1c，形成硅外延层的步骤，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层500；
S500，形成沟道孔侧壁堆叠结构；在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)600和外面的多晶硅及氧化物层；然后，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层；再然后，沉积多晶硅连接层700，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通；最后，填充插塞800的步骤，具体为，在多晶硅连接层内部沉积氮化硅作为沟道孔填充插塞；
S600，参考图1d，氮化硅层的去除，具体为，采用包含红外辐射(IR)的原子级刻蚀技术(ALEt)去除堆叠结构中的氮化硅层200；
S700，参考图1e,封闭堆叠结构形成气隙，具体为，采用聚氧化乙烯(PEOX)900沿栅极线槽和堆叠结构上部将存储单元堆叠结构包围封闭，以使得多晶硅之间形成气隙1000构成的介电层。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种采用气隙作为介电层的3D NAND闪存制备方法，其特征在于，包括以下步骤：
提供衬底；
沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的牺牲介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氮化硅，所述控制栅极层为多晶硅层；
刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的第一硅槽；
形成硅外延层的步骤，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层；
形成沟道孔侧壁堆叠结构；
氮化硅层的去除，具体为，采用包含红外辐射(IR)的原子级刻蚀技术(ALEt)去除堆叠结构中的氮化硅层；
封闭堆叠结构形成气隙，具体为，采用聚氧化乙烯(PEOX)沿栅极线槽和堆叠结构上部将存储单元堆叠结构包围封闭，以使得多晶硅之间形成气隙构成的介电层。
2.如权利要求1所述的制备方法，其特征在于，在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)和外面的多晶硅及氧化物层。
3.如权利要求2所述的制备方法，其特征在于，还包括刻蚀沟道孔侧壁堆叠结构的步骤，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
4.如权利要求3所述的制备方法，其特征在于，还包括沉积多晶硅连接层的步骤，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通。
5.如权利要求4所述的制备方法，其特征在于，还包括填充插塞的步骤，具体为，在多晶硅连接层内部沉积氮化硅作为沟道孔填充插塞。
6.一种采用气隙作为介电层的3D NAND闪存，其特征在于，所述闪存由权利要求1-5任意一项的方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711139414.2A CN107946310B (zh) | 2017-11-16 | 2017-11-16 | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711139414.2A CN107946310B (zh) | 2017-11-16 | 2017-11-16 | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946310A true CN107946310A (zh) | 2018-04-20 |
| CN107946310B CN107946310B (zh) | 2021-01-01 |
Family
ID=61932612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711139414.2A Active CN107946310B (zh) | 2017-11-16 | 2017-11-16 | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946310B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659309A (zh) * | 2018-11-21 | 2019-04-19 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN110047840A (zh) * | 2019-03-29 | 2019-07-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
| CN110114880A (zh) * | 2019-03-29 | 2019-08-09 | 长江存储科技有限责任公司 | 具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法 |
| CN110914986A (zh) * | 2019-03-29 | 2020-03-24 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN112490140A (zh) * | 2020-11-18 | 2021-03-12 | 长江存储科技有限责任公司 | 一种监测沟道通孔的开封方法 |
| US10964718B2 (en) | 2019-03-29 | 2021-03-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11004861B2 (en) | 2019-03-29 | 2021-05-11 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11011540B2 (en) | 2019-03-29 | 2021-05-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| CN113345908A (zh) * | 2020-03-03 | 2021-09-03 | 美光科技公司 | 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 |
| US11114456B2 (en) | 2019-03-29 | 2021-09-07 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon oxynitride gate-to-gate dielectric layers and methods for forming the same |
| US11665903B2 (en) | 2019-03-29 | 2023-05-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110298013A1 (en) * | 2010-06-07 | 2011-12-08 | Samsung Electronics Co., Ltd. | Vertical Structure Semiconductor Memory Devices And Methods Of Manufacturing The Same |
| US20120012920A1 (en) * | 2010-07-15 | 2012-01-19 | Seung-Mok Shin | Vertical non-volatile memory device |
| US20140138760A1 (en) * | 2012-07-09 | 2014-05-22 | Sandisk Technologies Inc. | Three dimensional nand device and method of charge trap layer separation and floating gate formation in the nand device |
| US20140361360A1 (en) * | 2012-04-10 | 2014-12-11 | Sandisk Technologies Inc. | Vertical nand device with low capacitance and silicided word lines |
| CN104821322A (zh) * | 2014-02-03 | 2015-08-05 | 三星电子株式会社 | 垂直存储器件 |
| CN105206613A (zh) * | 2014-06-23 | 2015-12-30 | 三星电子株式会社 | 垂直存储器件和制造其的方法 |
| CN105226063A (zh) * | 2014-06-25 | 2016-01-06 | 三星电子株式会社 | 具有垂直沟道和气隙的半导体装置 |
| US9324731B1 (en) * | 2015-01-30 | 2016-04-26 | Macronix International Co., Ltd. | Method for fabricating memory device |
| CN105573052A (zh) * | 2014-10-30 | 2016-05-11 | 拉姆科技有限公司 | 蚀刻剂组合物及使用其制造半导体装置的方法 |
| CN105742250A (zh) * | 2016-05-13 | 2016-07-06 | 武汉新芯集成电路制造有限公司 | 存储结构及其制备方法 |
| CN107039443A (zh) * | 2015-07-23 | 2017-08-11 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
-
2017
- 2017-11-16 CN CN201711139414.2A patent/CN107946310B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110298013A1 (en) * | 2010-06-07 | 2011-12-08 | Samsung Electronics Co., Ltd. | Vertical Structure Semiconductor Memory Devices And Methods Of Manufacturing The Same |
| US20120012920A1 (en) * | 2010-07-15 | 2012-01-19 | Seung-Mok Shin | Vertical non-volatile memory device |
| US20140361360A1 (en) * | 2012-04-10 | 2014-12-11 | Sandisk Technologies Inc. | Vertical nand device with low capacitance and silicided word lines |
| US20140138760A1 (en) * | 2012-07-09 | 2014-05-22 | Sandisk Technologies Inc. | Three dimensional nand device and method of charge trap layer separation and floating gate formation in the nand device |
| CN104541370A (zh) * | 2012-07-09 | 2015-04-22 | 桑迪士克科技股份有限公司 | 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法 |
| CN104821322A (zh) * | 2014-02-03 | 2015-08-05 | 三星电子株式会社 | 垂直存储器件 |
| CN105206613A (zh) * | 2014-06-23 | 2015-12-30 | 三星电子株式会社 | 垂直存储器件和制造其的方法 |
| CN105226063A (zh) * | 2014-06-25 | 2016-01-06 | 三星电子株式会社 | 具有垂直沟道和气隙的半导体装置 |
| CN105573052A (zh) * | 2014-10-30 | 2016-05-11 | 拉姆科技有限公司 | 蚀刻剂组合物及使用其制造半导体装置的方法 |
| US9324731B1 (en) * | 2015-01-30 | 2016-04-26 | Macronix International Co., Ltd. | Method for fabricating memory device |
| CN107039443A (zh) * | 2015-07-23 | 2017-08-11 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
| CN105742250A (zh) * | 2016-05-13 | 2016-07-06 | 武汉新芯集成电路制造有限公司 | 存储结构及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| K SHINODA: "Selective atomic-level etching using two heating procedures, infrared irradiation and ion bombardment, for next-generation semiconductor device manufacturing", 《JOURNAL OF PHYSICS D: APPLIED PHYSICS》 * |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659309B (zh) * | 2018-11-21 | 2021-02-26 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN109659309A (zh) * | 2018-11-21 | 2019-04-19 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| US11011540B2 (en) | 2019-03-29 | 2021-05-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11114456B2 (en) | 2019-03-29 | 2021-09-07 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon oxynitride gate-to-gate dielectric layers and methods for forming the same |
| WO2020198944A1 (en) * | 2019-03-29 | 2020-10-08 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same |
| CN110114880A (zh) * | 2019-03-29 | 2019-08-09 | 长江存储科技有限责任公司 | 具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法 |
| US11943923B2 (en) | 2019-03-29 | 2024-03-26 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US10964718B2 (en) | 2019-03-29 | 2021-03-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11004861B2 (en) | 2019-03-29 | 2021-05-11 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| CN110914986B (zh) * | 2019-03-29 | 2021-05-14 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110047840A (zh) * | 2019-03-29 | 2019-07-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
| US11081496B2 (en) | 2019-03-29 | 2021-08-03 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11849582B2 (en) | 2019-03-29 | 2023-12-19 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same |
| CN110914986A (zh) * | 2019-03-29 | 2020-03-24 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| US11424266B2 (en) | 2019-03-29 | 2022-08-23 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon oxynitride gate-to-gate dielectric layers and methods for forming the same |
| US11462565B2 (en) | 2019-03-29 | 2022-10-04 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11502102B2 (en) | 2019-03-29 | 2022-11-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11581332B2 (en) | 2019-03-29 | 2023-02-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11605644B2 (en) | 2019-03-29 | 2023-03-14 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same |
| US11665903B2 (en) | 2019-03-29 | 2023-05-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| CN113345908A (zh) * | 2020-03-03 | 2021-09-03 | 美光科技公司 | 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 |
| CN112490140B (zh) * | 2020-11-18 | 2023-08-01 | 长江存储科技有限责任公司 | 一种监测沟道通孔的开封方法 |
| CN112490140A (zh) * | 2020-11-18 | 2021-03-12 | 长江存储科技有限责任公司 | 一种监测沟道通孔的开封方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946310B (zh) | 2021-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107946310A (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
| CN103515392B (zh) | 半导体器件及其制造方法 | |
| CN107968091A (zh) | 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法 | |
| CN110062958A (zh) | 用于形成三维存储器件的方法 | |
| CN106206507B (zh) | 半导体结构及其制造方法 | |
| CN110121777A (zh) | 存储器装置的阶梯结构 | |
| CN107706191B (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN110121778A (zh) | 三维存储器件 | |
| CN110088902A (zh) | 提高三维存储器件之沟道孔均匀度的方法 | |
| CN107994026A (zh) | 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺 | |
| CN107591409B (zh) | 一种3d nand闪存中沟道结构的制作方法 | |
| CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN104241204B (zh) | 3d nand闪存的形成方法 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN108155192B (zh) | 半导体器件及其形成方法 | |
| CN109256384B (zh) | 一种通孔结构及其制备方法、三维存储器 | |
| CN107994027A (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN107994030B (zh) | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 | |
| CN107731824B (zh) | 一种3d nand闪存的制作方法 | |
| CN104201176B (zh) | 3d nand闪存结构及其制作方法 | |
| CN106711149A (zh) | 垂直通道结构 | |
| CN107968093A (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 | |
| CN107591408A (zh) | 一种3d nand闪存结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |