CN107833889A - 3d nand闪存的台阶接触孔的构建方法 - Google Patents

3d nand闪存的台阶接触孔的构建方法 Download PDF

Info

Publication number
CN107833889A
CN107833889A CN201711191661.7A CN201711191661A CN107833889A CN 107833889 A CN107833889 A CN 107833889A CN 201711191661 A CN201711191661 A CN 201711191661A CN 107833889 A CN107833889 A CN 107833889A
Authority
CN
China
Prior art keywords
contact hole
etching
step contact
region
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711191661.7A
Other languages
English (en)
Inventor
张文杰
陈保友
盖晨光
周文华
宋宏光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711191661.7A priority Critical patent/CN107833889A/zh
Publication of CN107833889A publication Critical patent/CN107833889A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种3D NAND闪存的台阶接触孔的构建方法，包括以下步骤：提供包括第一台阶区域和第二台阶区域的衬底堆叠结构，第一台阶区域和第二台阶区域均设有金属台阶；刻蚀形成与第一台阶区域的金属台阶相连通的第一台阶接触孔；在第一台阶接触孔的侧壁和底壁沉积氮化硅；刻蚀除去位于第一台阶接触孔的底壁的氮化硅；刻蚀形成与第二台阶区域的金属台阶相连通的第二台阶接触孔。本发明在台阶接触孔的构建过程中，分两次先后在不同的台阶区域刻蚀形成台阶接触孔，并且在两次刻蚀之间，在先形成的台阶接触孔的内壁沉积保护膜层作为防护，防止其被后续刻蚀伤害，使刻蚀工艺完善，并降低了后续刻蚀的难度。

Description

3D NAND闪存的台阶接触孔的构建方法
技术领域
本发明涉及半导体的制造工艺领域，特别涉及3D NAND闪存的台阶接触孔的构建方法。
背景技术
随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，3D NAND闪存的技术研发是国际研发的主流之一。
建立这些复杂的三维结构，主要依赖于淀积和蚀刻的工艺。制造过程中先淀积多层材料开始，然后在这些材料中蚀刻出长而窄的垂直孔，形成通道，即进行深孔蚀刻。在该制造过程中，由于深孔蚀刻对底层金属层的选择比要求较高，通常选用两块掩膜。一块掩膜用于形成台阶上层接触孔，一层用于形成台阶下层接触孔。
但是，在蚀刻形成台阶下层接触孔时，蚀刻工艺会不可避免地对已形成的台阶上层接触孔的侧壁造成损伤，从而导致电性能缺陷。
发明内容
本发明的目的是为解决以上问题的至少一个，本发明提供一种3D NAND闪存中能够避免台阶接触孔损伤的构建方法。
一种3D NAND闪存中台阶接触孔的构建方法，包括以下步骤：
提供包括第一台阶区域和第二台阶区域的衬底堆叠结构，第一台阶区域和第二台阶区域均设有金属台阶。
刻蚀形成与第一台阶区域的金属台阶相连通的第一台阶接触孔。
在第一台阶接触孔的侧壁和底壁沉积氮化硅。
刻蚀除去位于第一台阶接触孔的底壁的氮化硅。
刻蚀形成与第二台阶区域的金属台阶相连通的第二台阶接触孔。
其中，形成的氮化硅层的厚度为30～150埃。
其中，衬底堆叠结构包括硅衬底和位于硅衬底表面的堆叠层，金属台阶位于堆叠层内。
其中，金属台阶为钨台阶。
其中，形成第一台阶接触孔和第二台阶接触孔的刻蚀方式以及除去底壁的氮化硅的刻蚀工艺均为等离子刻蚀，其中除去底壁的氮化硅的刻蚀工艺为各向异性等离子刻蚀。
本发明在台阶接触孔的构建过程中，分两次先后在不同的台阶区域刻蚀形成台阶接触孔，并且在两次刻蚀之间，在先形成的台阶接触孔的内壁沉积保护膜层作为防护，防止其被后续刻蚀伤害，使刻蚀工艺完善，并降低了后续刻蚀的难度。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明实施方式的3D NAND闪存的台阶接触孔的构建方法的流程图；
图2a-图2e示出了根据本发明实施方式的3D NAND闪存的台阶接触孔的构建方法的结构流程图；
其中，1.衬底堆叠结构；10.硅衬底；20.堆叠层；210.金属钨台阶；220.第一台阶接触孔；230.第二台阶接触孔；2210.氮化硅保护层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明的基本思想是，使用两块掩膜分两次对3D NAND的不同的台阶区域进行台阶接触孔的刻蚀，并且在两次刻蚀之间，于在先形成的台阶接触孔中先形成保护膜，防止其侧壁被最后刻蚀损伤，弥补了分次刻蚀的缺陷，使台阶接触孔的刻蚀工艺趋于完善。
如图1所示，一种3D NAND闪存中台阶接触孔的构建方法，包括以下步骤：
提供包括第一台阶区域和第二台阶区域的衬底堆叠结构，第一台阶区域和第二台阶区域均设有金属台阶；刻蚀形成与第一台阶区域的金属台阶相连通的第一台阶接触孔；在第一台阶接触孔的侧壁和底壁沉积氮化硅；刻蚀除去位于第一台阶接触孔的底壁的氮化硅；刻蚀形成与第二台阶区域的金属台阶相连通的第二台阶接触孔。
由于本构建方法的每一步骤都伴随相应的结构变化，下面将结合附图2a、2b、2c、2d和2e根据3D NAND闪存的基础结构的变化对本发明作进一步说明。其中附图2a、2b、2c、2d和2e依次对应本发明的五个步骤产生的结构变化。
图2a对应本发明的提供衬底堆叠结构步骤。如图2a所示，预先制备一衬底堆叠结构，该衬底堆叠结构1包括两个内部设有金属台阶的第一台阶区域和第二台阶区域。
衬底堆叠结构1包括硅衬底10和位于硅衬底表面的堆叠层20。该衬底堆叠结构1可通过以下工艺方案制备：
首先提供一硅衬底10，在硅衬底10的表面设有氮化硅和氧化硅的交替沉积的初始堆叠层，初始堆叠层的中间部分位于与3D NAND闪存的阵列区，阵列区的两侧为第一台阶区域和第二台阶区域。
其次对第一台阶区域和第二台阶区域的原始堆叠层进行多步刻蚀，形成阶梯。假设初始堆叠层为2n层，则在第一台阶区域的第一层原始堆叠至第n层原始堆叠中形成阶梯，每一层原始堆叠对应形成一层台阶，第二台阶区域则由第n+1层原始堆叠至第2n层原始堆叠中形成阶梯，每一层原始堆叠对应一层台阶。
再次去除两个台阶区域的原始堆叠层的氮化硅，并在形成的空隙中插入金属钨，形成金属钨台阶210。
然后，在两个台阶区域的硅衬底的表面铺设氧化硅，形成覆盖金属钨台阶的堆叠层20，堆叠层20与衬底10共同组成形成台阶接触孔的刻蚀对象，即衬底堆叠结构1。
图2b对应本发明的形成第一台阶接触孔的步骤。如图2b所示，在沉积的氧化硅的表面放置掩膜，使用等离子刻蚀技术，刻蚀形成第一台阶接触孔220，第一台阶接触孔220与金属钨台阶210连通。
图2c对应本发明的沉积氮化硅的步骤。如图2c所示，通过化学沉积或物理沉积方法在第一台阶接触孔220的内壁(包括底壁和侧壁)沉积氮化硅，形成氮化硅保护层2210。当氮化硅保护层2210的厚度为30～150埃时，能够充分抵御常用的刻蚀强度。
图2d对应本发明的除去第一台阶接触孔的底壁的氮化硅的步骤。如图2d所示，利用各向异性的等离子刻蚀技术，定向地除去沉积在堆叠层20的表面散落的氮化硅薄层和位于第一台阶接触孔220的底壁的部分氮化硅保护层，使第一台阶接触孔220与金属钨台阶210再次连通。
图2e对应本发明的形成第二台阶接触孔的步骤。如图2e所示，在沉积的氧化硅的表面再次放置掩膜，使用等离子刻蚀技术，刻蚀形成第二台阶接触孔230，第二台阶接触孔230与金属钨台阶210连通，最终完成台阶接触孔的构建。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.3D NAND闪存的台阶接触孔的构建方法，其特征在于，包括以下步骤：
提供包括第一台阶区域和第二台阶区域的衬底堆叠结构，第一台阶区域和第二台阶区域均设有金属台阶；
刻蚀形成与第一台阶区域的金属台阶相连通的第一台阶接触孔；
在第一台阶接触孔的侧壁和底壁沉积氮化硅，形成氮化硅保护层；
刻蚀除去位于第一台阶接触孔的底壁的氮化硅保护层；
刻蚀形成与第二台阶区域的金属台阶相连通的第二台阶接触孔。
2.如权利要求1所述的台阶接触孔的构建方法，其特征在于，
形成的氮化硅层的厚度为30～150埃。
3.如权利要求1所述的台阶接触孔的构建方法，其特征在于，
衬底堆叠结构包括硅衬底和位于硅衬底表面的堆叠层，金属台阶位于堆叠层内。
4.如权利要求1所述的台阶接触孔的构建方法，其特征在于，
金属台阶为钨台阶。
5.如权利要求1所述的台阶接触孔的构建方法，其特征在于，
形成第一台阶接触孔和第二台阶接触孔的刻蚀方式以及除去底壁的氮化硅的刻蚀工艺均为等离子刻蚀。
CN201711191661.7A 2017-11-24 2017-11-24 3d nand闪存的台阶接触孔的构建方法 Pending CN107833889A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711191661.7A CN107833889A (zh) 2017-11-24 2017-11-24 3d nand闪存的台阶接触孔的构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711191661.7A CN107833889A (zh) 2017-11-24 2017-11-24 3d nand闪存的台阶接触孔的构建方法

Publications (1)

Publication Number Publication Date
CN107833889A true CN107833889A (zh) 2018-03-23

Family

ID=61652588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711191661.7A Pending CN107833889A (zh) 2017-11-24 2017-11-24 3d nand闪存的台阶接触孔的构建方法

Country Status (1)

Country Link
CN (1) CN107833889A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807404A (zh) * 2018-06-01 2018-11-13 长江存储科技有限责任公司 半导体制造方法及半导体结构
CN110223983A (zh) * 2019-05-08 2019-09-10 长江存储科技有限责任公司 台阶结构的制作方法
CN111968984A (zh) * 2019-05-20 2020-11-20 无锡华润微电子有限公司 闪存存储器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044615A (zh) * 2004-09-01 2007-09-26 微米技术有限公司 具有垂直u形晶体管的dram单元
JP2010103358A (ja) * 2008-10-24 2010-05-06 Denso Corp 半導体装置の製造方法
US20160268301A1 (en) * 2015-03-10 2016-09-15 Byung-Jin Lee Vertical memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044615A (zh) * 2004-09-01 2007-09-26 微米技术有限公司 具有垂直u形晶体管的dram单元
JP2010103358A (ja) * 2008-10-24 2010-05-06 Denso Corp 半導体装置の製造方法
US20160268301A1 (en) * 2015-03-10 2016-09-15 Byung-Jin Lee Vertical memory devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807404A (zh) * 2018-06-01 2018-11-13 长江存储科技有限责任公司 半导体制造方法及半导体结构
CN110223983A (zh) * 2019-05-08 2019-09-10 长江存储科技有限责任公司 台阶结构的制作方法
CN111968984A (zh) * 2019-05-20 2020-11-20 无锡华润微电子有限公司 闪存存储器的制备方法
CN111968984B (zh) * 2019-05-20 2023-07-11 无锡华润微电子有限公司 闪存存储器的制备方法

Similar Documents

Publication Publication Date Title
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
TWI674665B (zh) 半導體結構暨其形成方法
JP7194813B2 (ja) 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
JP7192121B2 (ja) ３次元メモリデバイスにおける階段構造の形成
US7476613B2 (en) Method of forming an electrical contact in a semiconductor device using an improved self-aligned contact (SAC) process
CN108257919A (zh) 随机动态处理存储器元件的形成方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN110060956A (zh) 半导体装置的制造方法
CN107833889A (zh) 3d nand闪存的台阶接触孔的构建方法
KR20220079599A (ko) 3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
TW201236108A (en) Reduced number of masks for IC device with stacked contact levels
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
JP2007013081A (ja) 深いコンタクトホールを有する半導体素子の製造方法
CN104377160B (zh) 金属内连线结构及其工艺
KR101096215B1 (ko) 매립 게이트를 갖는 반도체 소자 제조 방법
CN109037228B (zh) 一种三维计算机闪存设备及其制作方法
CN104465489B (zh) 半导体器件及其形成方法
CN106356307B (zh) 开口结构及其制造方法以及内连线结构
TW201820416A (zh) 製作半導體裝置的方法
JP2021027332A (ja) 垂直型半導体素子
TW201626549A (zh) 深溝式半導體裝置的製造方法以及深溝式半導體裝置
CN207503956U (zh) 半导体结构
CN105336676B (zh) 接触插塞的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180323

RJ01 Rejection of invention patent application after publication