CN111968984B - 闪存存储器的制备方法 - Google Patents

闪存存储器的制备方法 Download PDF

Info

Publication number
CN111968984B
CN111968984B CN201910419501.6A CN201910419501A CN111968984B CN 111968984 B CN111968984 B CN 111968984B CN 201910419501 A CN201910419501 A CN 201910419501A CN 111968984 B CN111968984 B CN 111968984B
Authority
CN
China
Prior art keywords
polysilicon layer
contact hole
region
layer
source contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910419501.6A
Other languages
English (en)
Other versions
CN111968984A (zh
Inventor
马凤麟
于绍欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Microelectronics Co Ltd filed Critical Wuxi China Resources Microelectronics Co Ltd
Priority to CN201910419501.6A priority Critical patent/CN111968984B/zh
Publication of CN111968984A publication Critical patent/CN111968984A/zh
Application granted granted Critical
Publication of CN111968984B publication Critical patent/CN111968984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种闪存存储器的制备方法，包括以下步骤：提供半导体衬底，半导体衬底上定义有存储区，存储区包括若干存储单元区、若干源接触孔区以及若干浅沟槽区；在半导体衬底上依次沉积第一介质层和第一多晶硅层，刻蚀第一多晶硅层，以去除部分浅沟槽区上方的第一多晶硅层，并保留覆盖源接触孔区上方的第一多晶硅层；依次沉积第二介质层和第二多晶硅层，刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。由于源接触孔区上方的第一多晶硅层被保留覆盖，使得该区域内不会形成凹坑，有效解决了因凹坑导致存储单元源区与接触塞之间接触不良的问题。

Description

闪存存储器的制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种闪存存储器的制备方法。
背景技术
随着社会的发展与进步，半导体器件的应用越来越广泛，存储器在半导体器件中占有的市场份额也与日俱增，但是以嵌入式闪存(E-flash)为代表的嵌入式非易失存储器件，因存在制造工艺复杂、造价昂贵以及良率难以提升等问题，限制着自身的发展。
举例来说，在嵌入式闪存产品中，存在控制栅CG(浮栅FG)和选择栅SG两种栅，工艺过程中需要两次多晶硅沉积(Poly-dep)和两次刻蚀，分别为PC-ET(Poly0-ET)和CG-ET(Poly0/ONO/Poly1-ET)，但因两次刻蚀过程中刻蚀区域的交叠，导致在某些特殊的有源区(AA)存在过刻蚀，形成凹坑(Pits)。而存储单元源区(Source区)的接触塞(CT)引出恰好在该凹坑区域，凹坑的存在导致存储单元源区与接触塞之间接触不良，从而对产品的良率甚至可靠性造成影响。
然而，提高良率，增加可靠性是增强嵌入式闪存产品竞争力的重中之重，因此提高嵌入式闪存产品的良率是目前亟待解决的问题。
发明内容
基于此，有必要针对目前嵌入式闪存产品的良率难以提升的问题，提供一种闪存存储器的制备方法。
一种闪存存储器的制备方法，包括以下步骤：
提供半导体衬底，半导体衬底上定义有存储区，存储区包括若干存储单元区、若干源接触孔区以及若干浅沟槽区；
在半导体衬底上依次沉积第一介质层和第一多晶硅层，刻蚀第一多晶硅层，以去除部分浅沟槽区上方的第一多晶硅层，并保留覆盖源接触孔区上方的第一多晶硅层；
依次沉积第二介质层和第二多晶硅层，刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
在其中一个实施例中，浅沟槽区包括选择管栅接触孔区，去除部分浅沟槽区上方的第一多晶硅层，包括：
去除选择管栅接触孔区外浅沟槽区上方的第一多晶硅层。
在其中一个实施例中，刻蚀第二多晶硅层、第二介质层和第一多晶硅层包括：
先只刻蚀第二多晶硅层，以去除选择管栅接触孔区上方的第二多晶硅层；
再同时刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
在其中一个实施例中，存储单元结构包括相连的选择管和控制管，选择管的栅和控制管的栅均包括依次层叠的第一多晶硅层、第二介质层和第二多晶硅层，选择管的源、漏以及控制管的源、漏上方的第一多晶硅层、第二介质层和第二多晶硅层均去除，且选择管的漏作为存储单元结构的第一引出端，选择管的源和控制管的漏直接相连，控制管的源作为存储单元结构的第二引出端。
在其中一个实施例中，上述的方法还包括：在源接触孔区对应的有源区内形成源接触孔，且有源区跨出源接触孔的距离取值范围为0.01μm～0.1μm。
在其中一个实施例中，源接触孔区上方的第一多晶硅层跨出有源区的距离取值范围为0.01μm～0.1μm。
在其中一个实施例中，源接触孔为方形，源接触孔的长度和宽度的取值范围为0.15μm～0.25μm。
在其中一个实施例中，在存储单元结构形成后，相邻两个第一多晶硅层之间的最小间距取值范围为0.15μm～0.25μm。
在其中一个实施例中，在存储单元结构形成后，第一多晶硅层的最小宽度取值范围为0.15μm～0.25μm。
在其中一个实施例中，第一介质层包括第一氧化层，第二介质层包括依次层叠的第二氧化层、氮化层和第三氧化层。
上述闪存存储器的制备方法，通过在半导体衬底上依次沉积第一介质层和第一多晶硅层，刻蚀第一多晶硅层，以去除部分浅沟槽区上方的第一多晶硅层，并保留覆盖源接触孔区上方的第一多晶硅层，并通过依次沉积第二介质层和第二多晶硅层，刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。其中，由于源接触孔区上方的第一多晶硅层被保留覆盖，使得该区域在后续刻蚀过程中的薄膜层堆叠结构发生改变，从而使得该区域内不会形成凹坑，有效解决了因有源区过刻蚀形成凹坑导致存储单元源区与接触塞之间接触不良的问题，有效提升了产品的良率和可靠性。
附图说明
图1为一个实施例中闪存存储器的制备方法的流程图；
图2a-图2d为一个实施例中在制作闪存存储器的过程中对第一多晶硅层进行保留覆盖时闪存存储器的平面图和剖视图；
图3为一个实施例中源接触孔所在区域的平面示意图；
图4为一个实施例中现有产品与采用本申请的制备方法形成的产品的良率测试结果对比图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
图1为一个实施例中闪存存储器的制备方法的流程图，如图1所示，闪存存储器的制备方法包括以下步骤：
步骤102，提供半导体衬底，半导体衬底上定义有存储区，存储区包括若干存储单元区、若干源接触孔区以及若干浅沟槽区。
具体地，参考图2a所示，首先提供半导体衬底，半导体衬底可以为单晶硅衬底，也可以为锗、锗硅、锗化硅或砷化镓衬底，还可以为绝缘体上硅衬底等。半导体衬底上定义有存储区，存储区包括有源区(图中左斜线区)和浅沟槽区(图中空白区)，有源区用于制作器件结构，浅沟槽区用于隔离各个器件结构，两者通常都是横平竖直的排布，但在存储器产品中，对于存储区中的每个存储单元(图中虚线方框部分)，有源区会向浅沟槽区一侧延伸一段距离，用于器件结构的源接触孔(也称源区接触孔)引出(图中CT1区是源接触孔引出位置)，也就是说，有源区可包括两部分，一部分用来制作存储单元主体结构，另一部分用作源接触孔引出，其中，可将制作存储单元主体结构的区域定义为存储单元区，将用作源接触孔引出的区域定义为源接触孔区(也称源区接触孔区)。
步骤104，在半导体衬底上依次沉积第一介质层和第一多晶硅层，刻蚀第一多晶硅层，以去除部分浅沟槽区上方的第一多晶硅层，并保留覆盖源接触孔区上方的第一多晶硅层。
具体地，参考图2b所示，首先在半导体衬底上生长一层介质层，记为第一介质层，该第一介质层可以在后续刻蚀过程中充当阻挡层(Stop Layer)的作用，以保护半导体衬底不在刻蚀过程中受损伤，随后在第一介质层上沉积一层多晶硅层，记为第一多晶硅层(PO0或多晶硅-0)。在一个实施例中，第一介质层包括第一氧化层即栅氧(GOX)层，该层的材料可以为氧化硅、氮化硅、氮氧化硅或其它高介电常数材料，其沉积方法可以为炉管热氧化，原子层沉积或化学气相淀积等。在实际应用中，可在半导体衬底上生长一层156A或90A的栅氧层以作为第一介质层，并在第一介质层上沉积一层1000A的第一多晶硅层。
接着，在上述工艺的基础上进行PC-ET，即刻蚀第一多晶硅层，此时刻蚀的主要是部分浅沟槽区上方的第一多晶硅层，即部分浅沟槽区上方的第一多晶硅层被去除，而存储单元区和源接触孔区上方的第一多晶硅层均被保留覆盖。
在一个实施例中，浅沟槽区包括选择管栅接触孔区，去除部分浅沟槽区上方的第一多晶硅层，包括：去除选择管栅接触孔区外浅沟槽区上方的第一多晶硅层。具体来说，参考图2a所示，对于存储器产品来说，其器件结构包括选择管，而选择管的栅接触孔引出处于浅沟槽区内(图中CT2区为选择管栅接触孔引出位置)，相应的，可将用作选择管栅接触孔引出的区域定义为选择管栅接触孔区。参考图2b所示，在刻蚀第一多晶硅层时，选择管栅接触孔区上方的第一多晶硅层保留覆盖，用作选择管栅接触孔引出，剩余浅沟槽区上方的第一多晶硅层被去除，同时存储单元区和源接触孔区上方的第一多晶硅层均被保留覆盖。
在实际刻蚀过程中，可先在第一多晶硅层上涂覆一层光刻胶，然后将掩模图形(使用掩模版曝光时)复制在选择管栅接触孔区外浅沟槽区上方的光刻胶上，形成光刻胶像，并对光刻胶像进行显影，随后以光刻胶为掩膜，将相应区域的第一多晶硅层去除，保留选择管栅接触孔区、存储单元区和源接触孔区上方的第一多晶硅层。其中，由于源接触孔区上方的第一多晶硅层被光刻胶覆盖，因此在刻蚀第一多晶硅层时，源接触孔区上方的第一多晶硅层将不会被刻蚀，即源接触孔区被第一多晶硅层覆盖。而如果在刻蚀第一多晶硅层时，未对源接触孔区上方的第一多晶硅层覆盖，那么将导致源接触孔区上方的第一多晶硅层被刻蚀掉，从而在后续刻蚀过程中在源接触孔区对应的半导体衬底上形成凹坑，导致存储单元源区与接触塞之间接触不良，对产品的良率甚至可靠性造成影响。而本申请通过在刻蚀第一多晶硅层时，对源接触孔区上方的第一多晶硅层进行保留覆盖，改变第一多晶硅层的刻蚀区域，使得PC-ET与后续刻蚀过程中在有源区不再交叠，从而有效解决在半导体衬底上形成凹坑的问题。
步骤106，依次沉积第二介质层和第二多晶硅层，刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
具体地，参考图2c所示，在上述工艺的基础上先沉积一层介质层，记为第二介质层，用以作为层间阻挡层，随后在第二介质层上沉积一层多晶硅层，记为第二多晶硅层(PO1或多晶硅-1)。在一个实施例中，第二介质层包括依次层叠的第二氧化层、氮化层和第三氧化层，其中，第二氧化层可以为50A的OX(氧化物)层，氮化层可以为50A的Nitride(氮化物)层，第三氧化层可以为85A的OX层，即第二介质层为ONO层。接着，在上述工艺的基础上进行CG-ET，即刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
在一个实施例中，刻蚀第二多晶硅层、第二介质层和第一多晶硅层包括：先只刻蚀第二多晶硅层，以去除选择管栅接触孔区上方的第二多晶硅层；再同时刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。也就是说，在该实施例中，对于第二多晶硅层的刻蚀可分为两次进行，第一次仅刻蚀掉选择管栅接触孔区上方的第二多晶硅层，接着再刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
在一个实施例中，存储单元结构包括相连的选择管和控制管，选择管的栅和控制管的栅均包括依次层叠的第一多晶硅层、第二介质层和第二多晶硅层，选择管的源、漏以及控制管的源、漏上方的第一多晶硅层、第二介质层和第二多晶硅层均去除，且选择管的漏作为存储单元结构的第一引出端，选择管的源和控制管的漏直接相连，控制管的源作为存储单元结构的第二引出端。
具体地，参考图2d所示，在同时刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层时，其刻蚀过程具体可包括三步：第一步，刻蚀第二多晶硅层，停留在第二介质层；第二步，刻蚀第二介质层，停留在第一多晶硅层；第三步，刻蚀第一多晶硅层，停留在第一介质层，最终在存储单元区形成存储单元的选择管结构和控制管结构，同时去除了源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
其中，选择管的栅和控制管的栅均包括依次层叠的第一多晶硅层、第二介质层和第二多晶硅层，即选择管的栅和控制管的栅均包括双层多晶硅层，且组成选择管的栅的第一多晶硅层作为选择管的栅的引出端，从上述选择管栅接触孔引出，选择管的第二多晶硅层浮空；控制管的第一多晶硅层浮空(一般也称浮栅)，控制管的第二多晶硅层作为控制管的栅的引出端，从控制管栅接触孔引出(图中未示出控制管栅接触孔引出位置)。而选择管的漏、源以及控制管的漏、源上方的第一多晶硅层、第二介质层和第二多晶硅层均被去除，且选择管的漏作为存储单元结构的第一引出端，从漏接触孔引出(图中CT3区为漏接触孔引出位置)，选择管的源和控制管的漏直接相连(即有源区直接连通在一起)，控制管的源作为存储单元结构的第二引出端，从源接触孔引出。
在上述刻蚀过程中，如果在刻蚀第一多晶硅层时，未对源接触孔区上方的第一多晶硅层进行保留覆盖，导致该区域的第一多晶硅层被刻蚀掉，那么在上述第一步对第二多晶硅层刻蚀的过程中，会刻蚀掉源接触孔区上方的第二多晶硅层和第二介质层，并停留在第一介质层，并在上述第二步对第二介质层刻蚀的过程中，刻蚀掉源接触孔区上方的第一介质层，以及在上述第三步对第一多晶硅层刻蚀的过程中，刻蚀掉部分半导体衬底，导致在半导体衬底上形成凹坑，该凹坑的存在将导致存储单元源区与接触塞之间的接触不良，进而对产品的良率甚至可靠性造成影响。而本申请通过在刻蚀第一多晶硅层时，对源接触孔区上方的第一多晶硅层进行了保留覆盖，保证了该区域的第一多晶硅层不被刻蚀掉，通过第一多晶硅层来暂时覆盖源接触孔区，使得该区域在后续刻蚀过程中的薄膜层堆叠结构发生改变，从而有效解决了因有源区过刻蚀形成凹坑导致的存储单元源区与接触塞之间接触不良的问题，有效提升了产品的良率和可靠性。
上述实施例中，由于第一多晶硅层覆盖在源接触孔区，使得该区域在后续蚀刻过程中的薄膜层堆叠结构发生改变，进而使得PC-ET与CG-ET在有源区不再交叠，从而有效解决了因有源区过刻蚀形成凹坑导致的存储单元源区与接触塞之间接触不良的问题，从而提升了产品的良率和可靠性。
在一个实施例中，参考图3所示，上述的闪存存储器的制备方法还包括：在源接触孔区对应的有源区内形成源接触孔，且有源区跨出源接触孔的距离b取值范围为0.01μm～0.1μm。也就是说，源接触孔形成于源接触孔区对应的有源区上方的区域内，且源接触孔的边界与有源区的边界之间的间距取值范围为0.01μm～0.1μm，以避免因间距过小导致有源区覆盖源接触孔的安全距离不够，以及因距离太大导致源接触孔所在区域的结构面积过大。在一个实施例中，源接触孔为方形，源接触孔的长度和宽度c的取值范围为0.15μm～0.25μm。
在一个实施例中，参考图3所示，源接触孔区上方的第一多晶硅层跨出有源区的距离a取值范围为0.01μm～0.1μm。也就是说，在对源接触孔区上方的第一多晶硅层进行保留覆盖时，需要保证该区域内的第一多晶硅层能够很好地覆盖有源区，进而很好地覆盖源接触孔，例如，源接触孔区上方的第一多晶硅层的边界与有源区的边界之间的间距取值范围为0.01μm～0.1μm，以避免因间距过小导致第一多晶硅层覆盖有源区的安全距离不够，以及因距离太大导致源接触孔所在区域的结构面积过大。
在一个实施例中，参考图3所示，在存储单元结构形成后，相邻两个第一多晶硅层之间的最小间距d取值范围为0.15μm～0.25μm，以防止相邻两个第一多晶硅层之间的间距过小导致一系列问题的出现，如短路等。在一个实施例中，在存储单元结构形成后，第一多晶硅层的最小宽度(最小线宽)e取值范围为0.15μm～0.25μm。
具体地，以0.18μm技术节点为例。参考图3所示，第一多晶硅层跨出有源区的距离a约为0.01μm～0.1μm，该距离是第一多晶硅层覆盖源接触孔区结构设计的一个关键因素，距离太小会导致第一多晶硅层覆盖有源区的安全距离不够，距离太大又会导致此结构的面积过大。同时，有源区跨出源接触孔的距离b约为0.01μm～0.1μm，该距离同样是第一多晶硅层覆盖源接触孔区结构设计的一个关键因素，且原因同上，即距离太小会导致有源区覆盖源接触孔的安全距离不够，距离太大又会导致此结构的面积过大。源接触孔的形状可以为正方形，其边长c的取值范围为0.15μm～0.25μm，例如可以为0.22μm。并且，相邻两个第一多晶硅层之间的最小间距d的取值范围为0.15μm～0.25μm，例如，最小间距d约为0.2μm，以防止相邻两个第一多晶硅层之间的间距过小导致一系列问题的出现，如短路等。另外，第一多晶硅层的最小线宽e还需满足一定值，其取值范围为0.15μm～0.25μm，例如，最小线宽e约为0.2μm。
另外，需要说明的是，在上述实施例中，通过第一多晶硅层覆盖源接触孔区虽然会导致存储单元的面积增大，以0.18μm技术节点为例，通过简单计算，面积会增大4.1％～7.05％，但是该结构具备的优势也是非常明显的：(1)工艺流程简单并降低关键工艺的难度，主要是可以大大降低CG-ET的工艺难度，对刻蚀工艺的选择比、蚀刻速率以及蚀刻终止信号探测等关键参数的要求可以大大降低；(2)产品性能优越，即有效解决了源接触孔区对应的半导体衬底上凹坑的问题，提高了产品的良率和可靠性。
举例来说，图4为一个实施例中现有产品与采用本申请的制备方法形成的产品的良率测试结果对比图，从图4可以看出，测试点1#、2#、3#和4#的良率提升分别为20％、30％、25％和60％，良率平均提升高达35％，这非常显著的提高了闪存存储器的良率，从而有效降低了闪存存储器的生产成本。
需要说明的是，本申请的制备方法不仅可以应用于0.18μm闪存存储器中，还可应用于0.13μm、0.09μm和0.065μm闪存存储器中，即本申请的闪存存储器可包括0.18μm、0.13μm、0.09μm和0.065μm等，具体这里不做限制。
上述闪存存储器的制备方法，通过在半导体衬底上依次沉积第一介质层和第一多晶硅层，刻蚀第一多晶硅层，以去除部分浅沟槽区上方的第一多晶硅层，并保留覆盖源接触孔区上方的第一多晶硅层，并通过依次沉积第二介质层和第二多晶硅层，刻蚀第二多晶硅层、第二介质层和第一多晶硅层，以在存储单元区形成存储单元结构，并去除源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。其中，由于源接触孔区上方的第一多晶硅层被保留覆盖，使得该区域在后续刻蚀过程中的薄膜层堆叠结构发生改变，从而使得该区域内不会形成凹坑，有效解决了因有源区过刻蚀形成凹坑导致存储单元源区与接触塞之间接触不良的问题，有效提升了产品的良率和可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种闪存存储器的制备方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底上定义有存储区，所述存储区包括若干存储单元区、若干源接触孔区以及若干浅沟槽区；
在所述半导体衬底上依次沉积第一介质层和第一多晶硅层，刻蚀所述第一多晶硅层，以去除部分所述浅沟槽区上方的第一多晶硅层，并保留覆盖所述源接触孔区上方的第一多晶硅层；
依次沉积第二介质层和第二多晶硅层，刻蚀所述第二多晶硅层、所述第二介质层和所述第一多晶硅层，以在所述存储单元区形成存储单元结构，并去除所述源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
2.根据权利要求1所述的方法，其特征在于，所述浅沟槽区包括选择管栅接触孔区，所述去除部分所述浅沟槽区上方的第一多晶硅层，包括：
去除所述选择管栅接触孔区外所述浅沟槽区上方的第一多晶硅层。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀所述第二多晶硅层、所述第二介质层和所述第一多晶硅层，包括：
先只刻蚀所述第二多晶硅层，以去除所述选择管栅接触孔区上方的第二多晶硅层；
再同时刻蚀所述第二多晶硅层、所述第二介质层和所述第一多晶硅层，以在所述存储单元区形成存储单元结构，并去除所述源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述存储单元结构包括相连的选择管和控制管，所述选择管的栅和所述控制管的栅均包括依次层叠的所述第一多晶硅层、所述第二介质层和所述第二多晶硅层，所述选择管的源、漏以及所述控制管的源、漏上方的第一多晶硅层、第二介质层和第二多晶硅层均去除，且所述选择管的漏作为所述存储单元结构的第一引出端，所述选择管的源和所述控制管的漏直接相连，所述控制管的源作为所述存储单元结构的第二引出端。
5.根据权利要求1所述的方法，其特征在于，所述的方法还包括：在所述源接触孔区对应的有源区内形成源接触孔，且所述有源区跨出所述源接触孔的距离取值范围为0.01μm～0.1μm。
6.根据权利要求5所述的方法，其特征在于，所述源接触孔区上方的第一多晶硅层跨出所述有源区的距离取值范围为0.01μm～0.1μm。
7.根据权利要求5所述的方法，其特征在于，所述源接触孔为方形，所述源接触孔的长度和宽度的取值范围为0.15μm～0.25μm。
8.根据权利要求4所述的方法，其特征在于，在所述存储单元结构形成后，相邻两个第一多晶硅层之间的最小间距取值范围为0.15μm～0.25μm。
9.根据权利要求4所述的方法，其特征在于，在所述存储单元结构形成后，所述第一多晶硅层的最小宽度取值范围为0.15μm～0.25μm。
10.根据权利要求1所述的方法，其特征在于，所述第一介质层包括第一氧化层，所述第二介质层包括依次层叠的第二氧化层、氮化层和第三氧化层。
CN201910419501.6A 2019-05-20 2019-05-20 闪存存储器的制备方法 Active CN111968984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910419501.6A CN111968984B (zh) 2019-05-20 2019-05-20 闪存存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910419501.6A CN111968984B (zh) 2019-05-20 2019-05-20 闪存存储器的制备方法

Publications (2)

Publication Number Publication Date
CN111968984A CN111968984A (zh) 2020-11-20
CN111968984B true CN111968984B (zh) 2023-07-11

Family

ID=73358294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910419501.6A Active CN111968984B (zh) 2019-05-20 2019-05-20 闪存存储器的制备方法

Country Status (1)

Country Link
CN (1) CN111968984B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425068A (zh) * 2022-11-04 2022-12-02 广州粤芯半导体技术有限公司 半导体结构及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076326A (ko) * 1997-04-09 1998-11-16 윤종용 부스터 플레이트를 갖는 플래시 메모리 반도체 장치 및 그의 제조 방법
KR20010065173A (ko) * 1999-12-29 2001-07-11 박종섭 플래쉬 메모리 소자의 제조방법
CN1624901A (zh) * 2003-12-05 2005-06-08 海力士半导体有限公司 制造nand快闪器件的方法
KR20050075178A (ko) * 2004-01-16 2005-07-20 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
KR20060108319A (ko) * 2005-04-12 2006-10-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100761409B1 (ko) * 2006-09-29 2007-09-27 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조방법
CN102446816A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 分裂栅型存储器件有源区接触孔制作方法
CN107833889A (zh) * 2017-11-24 2018-03-23 长江存储科技有限责任公司 3d nand闪存的台阶接触孔的构建方法
CN108538712A (zh) * 2018-04-25 2018-09-14 武汉新芯集成电路制造有限公司 接触孔的制造方法
CN109379018A (zh) * 2018-11-12 2019-02-22 华润微电子（重庆）有限公司 一种三相交流电机的变频控制电路及控制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530781B2 (en) * 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
US9754820B2 (en) * 2016-02-01 2017-09-05 Sandisk Technologies Llc Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076326A (ko) * 1997-04-09 1998-11-16 윤종용 부스터 플레이트를 갖는 플래시 메모리 반도체 장치 및 그의 제조 방법
KR20010065173A (ko) * 1999-12-29 2001-07-11 박종섭 플래쉬 메모리 소자의 제조방법
CN1624901A (zh) * 2003-12-05 2005-06-08 海力士半导体有限公司 制造nand快闪器件的方法
KR20050075178A (ko) * 2004-01-16 2005-07-20 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
KR20060108319A (ko) * 2005-04-12 2006-10-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100761409B1 (ko) * 2006-09-29 2007-09-27 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조방법
CN102446816A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 分裂栅型存储器件有源区接触孔制作方法
CN107833889A (zh) * 2017-11-24 2018-03-23 长江存储科技有限责任公司 3d nand闪存的台阶接触孔的构建方法
CN108538712A (zh) * 2018-04-25 2018-09-14 武汉新芯集成电路制造有限公司 接触孔的制造方法
CN109379018A (zh) * 2018-11-12 2019-02-22 华润微电子（重庆）有限公司 一种三相交流电机的变频控制电路及控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NROM器件位线失效分析;陈险峰;陈文桥;王玉科;苏凤莲;郭强;简维廷;;中国集成电路(第08期);全文及附图 *

Also Published As

Publication number Publication date
CN111968984A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN108933140B (zh) 半导体器件的制造方法
CN104425366A (zh) 半导体结构的形成方法
JPH08264738A (ja) 不揮発性メモリ製造方法
CN102956563A (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
US8048739B2 (en) Method of manufacturing flash memory device
KR100271566B1 (ko) 반도체장치의제조방법
CN111968984B (zh) 闪存存储器的制备方法
US9054054B2 (en) Methods of forming patterns and methods of manufacturing semiconductor devices using the same
CN103107076B (zh) 分离栅极式快闪存储器及存储器组的制作方法
CN102956553A (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
US20080087935A1 (en) Semiconductor device and method of fabricating the same
US20060244095A1 (en) Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device
US20050142746A1 (en) Method of fabricating flash memory device
US7582526B2 (en) Method for manufacturing semiconductor device
KR20000076914A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US20100248467A1 (en) Method for fabricating nonvolatile memory device
KR100597646B1 (ko) 플래쉬 메모리의 플로팅 게이트 제조 방법
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
CN105990244B (zh) 半导体结构的形成方法
CN109524407B (zh) 存储器及其制造方法
KR100602326B1 (ko) 플래쉬 메모리 소자의 게이트 형성 방법
CN111653479B (zh) 半导体器件的制造方法
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100825789B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
CN108110008B (zh) 半导体元件及其制造方法与存储器的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant