CN108538712A - 接触孔的制造方法 - Google Patents
接触孔的制造方法 Download PDFInfo
- Publication number
- CN108538712A CN108538712A CN201810381404.8A CN201810381404A CN108538712A CN 108538712 A CN108538712 A CN 108538712A CN 201810381404 A CN201810381404 A CN 201810381404A CN 108538712 A CN108538712 A CN 108538712A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- hard mask
- reflecting
- reflecting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 349
- 239000011229 interlayer Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000002041 carbon nanotube Substances 0.000 claims description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 14
- 238000007667 floating Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000003667 anti-reflective effect Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- -1 LDD ion Chemical class 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229960002163 hydrogen peroxide Drugs 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 210000002381 plasma Anatomy 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 239000010436 fluorite Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种接触孔的制造方法，从工艺整合的角度考量，根据所述硬掩膜层的厚度和/或所述第一抗反射层的厚度确定抗反射层刻蚀的刻蚀工艺条件，所述刻蚀工艺条件包括对所述硬掩膜层的过刻蚀量，进而根据所述刻蚀工艺条件对所述第二抗反射层、第一抗反射层进行抗反射层刻蚀，从而降低形成的开口的深宽比，保证刻蚀打开硬掩膜层时的图案的精确性，从而达到改善最终形成的接触孔的缺陷的目的。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种接触孔的制造方法。
背景技术
在半导体器件(例如闪存等)的制作过程中，需要在晶体管的源区、漏区或栅极结构等上形成接触孔(contact，CT)，然后在接触孔中填充导电材料以形成接触插塞(又称导电插塞)，以使晶体管等通过接触插塞与互连金属层形成电连接。随着半导体器件(例如闪存等)尺寸的缩小，接触孔尺寸的缩小也在所难免，现有技术针对接触孔的缩小主要是在传统的膜层结构上对光刻和蚀刻做相应的调整，但是随着接触孔越来越小，这种方式会使形成的接触孔的缺陷呈指数级增加。
发明内容
本发明的目的在于提供一种接触孔的制造方法，能够降低接触电阻并提高接触电阻的均匀性，改善半导体器件的性能。
为了实现上述目的，本发明提供一种接触孔的制造方法，包括以下步骤：
提供表面上形成有层间介质层的半导体衬底；
在所述层间介质层的表面上依次形成硬掩膜层、第一抗反射层、第二抗反射层以及图案化的光刻胶层；
根据所述硬掩膜层的厚度和/或所述第一抗反射层的厚度确定抗反射层刻蚀的刻蚀工艺条件，所述刻蚀工艺条件包括对所述硬掩膜层的过刻蚀量；
以所述图案化的光刻胶层为掩膜，采用所述刻蚀工艺条件对所述第二抗反射层、第一抗反射层进行抗反射层刻蚀，刻蚀停止在所述硬掩膜层中，以使所述硬掩膜层的过刻蚀量达到所述刻蚀工艺条件中的设定；
以所述图案化的光刻胶层、第二抗反射层、第一抗反射层为掩膜，刻蚀所述硬掩膜层，直至暴露出所述层间介质层的表面；
以所述硬掩膜层为掩膜，刻蚀所述层间介质层，以形成贯穿所述层间介质层的接触孔。
可选的，所述硬掩膜层为单层结构或叠层结构，所述硬掩膜层包括氧化硅层、氮化硅层、碳化硅层、含碳的氮化硅层、氮氧化硅层、无定形碳层、非晶硅层以及有机介电层中的至少一层。
可选的，所述硬掩膜层的厚度为500埃～3500埃，所述第一抗反射层的厚度为50埃～500埃。
可选的，所述第二抗反射层与所述第一抗反射层的厚度比为1:1.5～1:1；和/或，所述第一抗反射层与所述硬掩膜层的厚度比例为1:70～1:1。
可选的，所述刻蚀工艺条件包括：对所述硬掩膜层的过蚀刻量为5％～50％，采用的碳氟气体中的碳氟摩尔含量比小于0.5，且碳氟气体的流量为2sccm～20sccm。
可选的，所述第一抗反射层的材料包括氮氧化硅、氧化硅或正硅酸乙酯中的至少一种；和/或，所述第二抗反射层的材料包括含硅的抗反射材料。
可选的，以所述硬掩膜层为掩膜，刻蚀所述层间介质层以形成所述接触孔之前，先去除所述图案化的光刻胶层、第二抗反射层以及第一抗反射层，并对所述硬掩膜层进行减薄。
可选的，在形成所述接触孔之后，首先，在所述接触孔的表面上依次形成粘附金属层和扩散阻挡层，并进行退火；然后，在所述接触孔中填满导电层。
可选的，所述粘附金属层的材质包括钛和/或钽。
可选的，所述扩散阻挡层的材质包括氮化钛和/或氮化钽。
可选的，所述导电层的材质包括金属和/或碳纳米管。
可选的，在所述接触孔中填满导电层的步骤包括：先在所述扩散阻挡层的表面上沉积导电层，所述导电层填满所述接触孔且还覆盖在所述层间介质层的上方；然后通过化学机械平坦化工艺平坦化所述导电层的顶面至所述层间介质层的表面。
与现有技术相比，本发明的接触孔的制造方法，从工艺整合的角度考量，根据所述硬掩膜层的厚度和/或所述第一抗反射层的厚度确定抗反射层刻蚀的刻蚀工艺条件，所述刻蚀工艺条件包括对所述硬掩膜层的过刻蚀量，进而根据所述刻蚀工艺条件对所述第二抗反射层、第一抗反射层进行抗反射层刻蚀，从而降低形成的开口的深宽比，保证刻蚀打开硬掩膜层时的图案的精确性，从而达到改善最终形成的接触孔的缺陷的目的。
附图说明
图1是一种接触孔制造方法中器件结构剖面示意图；
图2A至图2C是接触孔的TEM(透射电镜)缺陷分析图；
图3是本发明具体实施例的接触孔的制造方法的流程图；
图4A至图4F是本发明具体实施例的接触孔的制造方法中的器件结构剖面示意图。
具体实施方式
请参考图1，一种接触孔的制造方法通常包括以下步骤：
首先，在一半导体衬底100上依次形成层间介质层(IDL)101、无定形碳(α-C)层102、电介质抗反射层(DARC)103、底部抗反射层(BARC)104以及图案化的光刻胶层105，所述图案化的光刻胶层105中具有定义接触孔位置和尺寸等的开口；
然后，以图案化的光刻胶层105为掩膜，进行抗反射层的刻蚀，即对底部抗反射层(BARC)104和电介质抗反射层(DARC)103进行刻蚀，该刻蚀工艺会进行一定的过刻蚀，即刻蚀部分深度的无定形碳(α-C)层102，形成开口106；
接着，继续以图案化的光刻胶层105为掩膜，进行无定形碳(α-C)层102的刻蚀，刻蚀停止在层间介质层101的表面或者层间介质层101中一定深度，从而将图案化的光刻胶层105中的图案转移到无定形碳(α-C)层102中；
之后，以无定形碳(α-C)层102为掩膜，刻蚀层间介质层101，直至暴露出半导体衬底100的表面，从而形成贯穿层间介质层101的接触孔。
上述的接触孔制造方法中，通常会在抗反射层的刻蚀工艺中对无定形碳(α-C)层102进行大量的刻蚀，而开口106的深宽等于电介质抗反射层(DARC)103的厚度(600埃～1000埃)、底部抗反射层(BARC)104的厚度(通常为800埃～1500埃)、图案化的光刻胶层105本身的厚度以及无定形碳层102被刻蚀的深度之和，因此，开口106的深宽比较大，而且该刻蚀工艺中刻蚀气体会横向刻蚀无定形碳层102，进而导致开口106的尺寸发生偏移，在后续以图案化的光刻胶层105为掩膜，继续刻蚀无定形碳层102后，形成的图形容易超出要求，继而导致最终形成的接触孔缺陷呈指数级增加，其中接触孔缺陷的类型主要包括图2A中所示的接触孔桥接(bridge)缺陷107a、图2B中所示的接触孔空白缺陷(Blind)107b以及图2C中所示的接触孔缩小(Shrink)缺陷107c。
基于此，本发明提供一种接触孔的制造方法，从工艺整合的角度考量，调整待形成接触孔的层间介质层和图案化的光刻胶层之间的叠层的构成(例如减薄硬掩膜层和电介质抗反射层的覆盖厚度)，同时根据叠层的构成来优化蚀刻条件(例如控制对硬掩膜层的过刻蚀量等)，以降低深宽比，从而达到改善最终形成的接触孔的缺陷的目的。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图3，本发明提供一种接触孔的制造方法，包括以下步骤：
S1，提供表面上形成有层间介质层的半导体衬底；
S2，在所述层间介质层的表面上依次形成硬掩膜层、第一抗反射层、第二抗反射层以及图案化的光刻胶层；
S3，根据所述硬掩膜层的厚度和/或所述第一抗反射层的厚度确定抗反射层刻蚀的刻蚀工艺条件，所述刻蚀工艺条件包括对所述硬掩膜层的过刻蚀量；
S4，以所述图案化的光刻胶层为掩膜，采用所述刻蚀工艺条件对所述第二抗反射层、第一抗反射层进行抗反射层刻蚀，刻蚀停止在所述硬掩膜层中，以使所述硬掩膜层的过刻蚀量达到所述刻蚀工艺条件中的设定；
S5，以所述图案化的光刻胶层、第二抗反射层、第一抗反射层为掩膜，刻蚀所述硬掩膜层，直至暴露出所述层间介质层的表面；
S6，以所述硬掩膜层为掩膜，刻蚀所述层间介质层，以形成贯穿所述层间介质层的接触孔。
请参考图4A，在步骤S1中，提供的半导体衬底400可以采用集成电路制造领域中已知的任何类型的衬底，如体硅、绝缘层上半导体(SOI)、完全耗尽、部分耗尽、FIN型或其他类型衬底。亦可采用现有的常规工艺来制备所述半导体衬底300的内部结构，所述内部结构包括制备浅沟槽隔离(STI)、源区(Source)、漏区(Drain)以及栅极结构，后续形成的接触孔可以暴露出源区、漏区或栅极结构的顶面，所述栅极结构可以是MOS晶体管的多晶硅金属栅极、MOS晶体管的金属栅极结构或者存储单元的浮栅结构(包括依次层叠在半导体衬底400表面上的浮栅氧化层、浮栅层、栅间介质层和控制栅层)，所述层间介质层401覆盖所述源区、漏区和栅极结构的表面，后续形成的接触孔可以暴露出所述源区、漏区或栅极结构的顶面。以浮栅型半导体器件中的源漏接触孔的制造为例，步骤S1提供表面上形成有层间介质层401的半导体衬底400的步骤包括：
首先，在一半导体衬底400的表面上依次形成浮栅氧化层(未图示)、浮栅层(未图示)、栅间介质层(未图示)和控制栅层(未图示)；
然后，依次刻蚀所述控制栅层、栅间介质层、浮栅层以及浮栅氧化层，刻蚀停止在所述半导体衬底400的表面，以形成浮栅结构；
接着，可以采用LDD离子注入、重掺杂源漏离子注入等工艺在浮栅结构两侧的半导体衬底400中形成源区(未图示)和漏区(未图示)；
之后，可以采用化学气相淀积(CVD)、物理气相淀积(PVD)、原子层淀积(ALD)或旋涂等工艺，在所述半导体衬底400和所述浮栅结构的表面上覆盖一层间介质层401，层间介质层401的厚度能够填满相邻浮栅结构之间的沟槽，所述层间介质层401可以采用K值小于3的低K材料，较低的K值能够进一步减小寄生电容，所述低K材料包含硅，还包括氧或者碳元素的至少一种，例如是SiOF、SiCOH、SiO、SiCO、SiCON、SiON、碳氟化合物CF、碳氮化硅SiCN、磷硅玻璃PSG、硼磷硅玻璃BPSG等。需要说明的是，采用低K材料仅为本实施例中采用的材料，在本发明的其他实施例中，也可以采用其它能够起到隔离作用且与后续形成的硬掩膜层402之间具有较高的刻蚀选择比的材料形成所述层间介质层401，例如氮氧化硅等。
之后，为了给后续的工艺提供平坦的工艺表面，可以进一步通过化学机械平坦化(CMP)工艺平坦化所述层间介质层302的顶面。
此外，在覆盖层间介质层401之前，还可以先在半导体衬底400和所述浮栅结构的表面上覆盖一层接触孔蚀刻停止层(CESL)，以在后续形成接触孔的步骤中保护所述半导体衬底400不受蚀刻影响，所述接触孔蚀刻停止层可以采用氮化硅作为材料，其厚度可以约为100埃～600埃，其与形成的层间介质层401相比，具有较低的刻蚀速率，以防止在后续刻蚀层间介质层401形成接触孔的过程中发生过刻蚀，保护半导体衬底400的表面不受损坏。
请继续参考图4A，在步骤S2中，首先，可以通过化学气相沉积(CVD)、物理气相沉积或旋涂(SOC)等工艺在层间介质层401的表面上依次形成硬掩膜层402、第一抗反射层403、第二抗反射层404以及光刻胶层405；然后，通过曝光、显影等一些列光刻工艺，图案化所述光刻胶层405，以在其中形成具有定义待形成的接触孔的位置、形状等的开口405a。其中，所述硬掩膜层402可以为单层结构或叠层结构，其可以包括氧化硅层(SiO2)、氮化硅层(SiN)、碳化硅层(SiC)、含碳的氮化硅层(NDC)、氮氧化硅层(SiON)、无定形碳层(α-C或APF)、非晶硅层(α-Si)以及有机介电层(ODL)中的至少一层，所述第一抗反射层403通常为电介质抗反射材料(DARC)，例如为氮氧化硅、氧化硅或正硅酸乙酯中的至少一种；所述第二抗反射层404通常为底部抗反射材料(BARC)，例如为包括含硅的有机抗反射材料。所述硬掩膜层402一方面可以为后续的第一抗反射层403、第二抗反射层404以及光刻胶层405的形成提供较为平坦的工艺平台，另一方面还可以缩小后续抗反射层经刻蚀后检查(AEI)的关键尺寸，能够形成更精准的用于制作接触孔的掩膜图案；第二抗反射层404和第一抗反射层403可以起到在曝光光刻胶层405中的工艺中减少光的反射和驻波的作用。为了降低在抗反射层刻蚀后的开口的深宽比，提高后续刻蚀打开硬掩膜层后的图案效果，可以调整硬掩膜层402、第一抗反射层403的厚度，使其相对图1中的厚度减薄，优选的，所述第二抗反射层404与所述第一抗反射层403的厚度比为1:1.5～1:1，所述第一抗反射层403与所述硬掩膜层402的厚度比例为1:70～1:1本实施例中，所述硬掩膜层402的厚度为500埃～3500埃，所述第一抗反射层404的厚度为50埃～500埃。
请参考图4A和图4B，在步骤S3中，为了降低抗反射层刻蚀工艺后形成的开口的深宽比，保证后续打开硬掩膜层402后形成的掩膜图案的效果，可以根据硬掩膜层402、第一抗反射层403的厚度设定特定的用于刻蚀所述第二抗反射层404与所述第一抗反射层403的刻蚀工艺条件，即根据所述硬掩膜层402的厚度和/或所述第一抗反射层403的厚度确定抗反射层刻蚀的刻蚀工艺条件，本实施例中，根据500埃～3500埃的硬掩膜层402的厚度以及50埃～500埃的第一抗反射层404的厚度，设定的抗反射层刻蚀工艺条件包括：对所述硬掩膜层402的过蚀刻量为5％～50％，采用碳氟气体作为主刻蚀气体，且所述碳氟气体中的碳氟摩尔含量比小于0.5，碳氟气体的流量为2sccm～20sccm。所述碳氟气体包含CF4、CHF3、CH2F2和C4F6中的一种或多种。
请参考图4A和图4B，在步骤S4中，以图案化的光刻胶层405为掩膜，采用所述刻蚀工艺条件对第二抗反射层404和第一抗反射层403进行抗反射层刻蚀(BARC/DARC ECTH)，该刻蚀过程中会刻蚀掉硬掩膜层402的5％～50％的厚度，达到步骤S3中刻蚀工艺条件中设定的过刻蚀量。且该刻蚀过程中的碳氟气体会与硬掩膜层402材料发生反应形成聚合物附着在硬掩膜层402侧壁上，这些聚合物能够阻止刻蚀气体对硬掩膜层402的横向刻蚀，并且随着时间的增加，产生的聚合物不断增多，能形成上宽下窄的剖面结构(未图示)，起到收缩开口尺寸的作用，最终能够形成具有较低的深宽比的开口406。
请参考图4C，在步骤S5中，以图案化的光刻胶层405、第二抗反射层404以及第一抗反射层403为掩膜，可以采用包括氮气、氢气、碳氟气体等的刻蚀气体，沿开口406刻蚀硬掩膜层402，直至完全打开硬掩膜层402，从而将图案化的光刻胶层405中的图案转移到硬掩膜层402中，此时光刻胶层405中的开口405a的尺寸大于硬掩膜层402中的开口406的尺寸。需要说明的是，刻蚀硬掩膜层402的工艺可以是多步刻蚀，例如包括主刻蚀和过刻蚀两步。
之后，请参考图4D，为了进一步降低刻蚀层间介质层402时的开口的深宽比，尽量减少刻蚀副产物的产生，保证形成的接触孔的效果，可以采用灰化工艺去除图案化的光刻胶层405，并采用刻蚀工艺或者化学机械抛光工艺等去除第二抗反射层404以及第一抗反射层403，还可以进一步对硬掩膜层402进行减薄，例如当硬掩膜层402为等离子体增强氧化硅层(PEOX)和无定形碳层依次层叠呈的叠层结构时，可以将无定形碳层完全去除，由此大大降低刻蚀层间介质层402时的开口的深宽比。
请参考图4D和图4E，在步骤S6中，以剩余的硬掩膜层402为掩膜，刻蚀层间介质层401，直至暴露出半导体衬底400的表面(此时暴露出的是半导体衬底400中的源区、漏区、体区或者半导体衬底400上的栅极结构的顶面)，其中刻蚀层间介质层401的工艺可以停止在所述半导体衬底400的表面，也可以进行一定的过刻蚀，使得刻蚀层间介质层401的工艺停止在半导体衬底400中一定深度，从而形成贯穿所述层间介质层401的接触孔407，所述接触孔407可以半导体衬底400中的源区、漏区、体区的顶面或者半导体衬底400上的栅极结构的顶面。
由于本发明的接触孔的制造方法，根据所述硬掩膜层402的厚度和/或所述第一抗反射层403的厚度确定抗反射层刻蚀的刻蚀工艺条件，所述刻蚀工艺条件包括对所述硬掩膜层402的过刻蚀量，进而根据所述刻蚀工艺条件对所述第二抗反射层404、第一抗反射层403进行抗反射层刻蚀，从而降低形成的开口的深宽比，保证刻蚀打开硬掩膜层402时的图案的精确性，从而达到改善最终形成的接触孔407的缺陷的目的，为后续的接触插塞的制造提供了良好的工艺窗口。之后，可以在接触孔407中进行接触插塞的制造，请参考图4E和图4F，具体过程如下：
首先，可以先采用常规SPM(硫酸H2SO4溶液和双氧水H2O2溶液按比例配成)+HF(氢氟酸溶液)+SC1(氨水NH4OH溶液和双氧水r溶液按比例配成)+SC2(盐酸溶液和双氧水溶液按比例配成)方式，进行粘附金属层形成前清洗。
然后，可以通过溅射等物理气相沉积工艺在所述层间介质层401以及接触孔407的表面上沉积一层粘附金属层408a；接着，可以采用化学气相沉积、原子层沉积等工艺在所述粘附金属层408a的表面上沉积一层扩散阻挡层408b。粘附金属层408a和扩散阻挡层408b组成粘合层(glue layer)。所述粘附金属层408a的厚度可以小于等于所述扩散阻挡层408b的厚度，粘附金属层408a的材质包括钛Ti和/或钽Ta，所述扩散阻挡层408b的材质包括氮化钛TiN和/或氮化钽TaN。为了提升工艺的兼容性，节约工艺成本，粘附金属层408a和扩散阻挡层408b采用相同的金属元素，以使得粘附金属层408a和扩散阻挡层408b可以在同一个溅镀室中形成，例如粘附金属层408a的材质为Ti，扩散阻挡层408b的材质为TiN，具体地，粘附金属层408a的形成步骤包括：利用惰性气体，例如Ar气轰击Ti靶材；在扩散阻挡层408b的形成过程中，除了利用Ar气继续轰击Ti靶材外，还通入N2，通入的N2与被轰击产生的Ti等离子体进行反应生成TiN扩散阻挡层408b。
接着，可以采用快速退火设备(RTP)对粘附金属层408a和扩散阻挡层408b所在的待加工器件在包含氮气的氛围中进行快速退火。在退火过程中，所述粘附金属层408a中的金属可以与半导体衬底400中的硅等反应形成金属硅化物，降低接触电阻；同时，所述扩散阻挡层408b能够防止氮气以及所述扩散阻挡层408b中的氮等扩散到所述粘附金属层408a和底部的金属硅化物中，避免在接触孔407底部形成氮化物，进而可以避免接触电阻升高，提高接触电阻的均匀性。本实施例中，退火温度为500℃～900℃，该退火温度既能使粘附金属层305a与接触孔303底部的半导体衬底300的硅反应生成金属硅化物，有效地降低了接触孔303底部位置处的接触电阻，提高接触孔的质量；而且该退火温度并不会影响形成的金属硅化物的质量，导致形成的金属硅化物电阻升高，也不会引起器件的电性能偏移。
之后，可以采用电镀、溅射等物理气相沉积工艺在所述扩散阻挡层408b的表面上沉积钨(W)、铜(Cu)、铝(Al)、镍(Ni)、钛(Ti)等中的至少一种金属，形成填满所述接触孔407的导电层408c；然后，可以采用化学机械平坦化工艺平坦化所述导电层408c的顶面至所述层间介质层401的表面，以去除层间介质层401顶面上多余的粘附金属层408a、扩散阻挡层408b以及导电层408c，由此形成了填充在接触孔407中的接触插塞408。接触插塞408的结构缺陷少且电学性能较佳，这是因为，一方面，接触插塞408中的粘附金属层408a在退火过程中与半导体衬底400中的硅可以形成金属硅化物，可以增强接触插塞408与半导体衬底400的黏附性；另一方面，接触插塞408中的扩散阻挡层408b可以改善导电层408c的填充性能，减少填充缺陷，进而提高最终形成的半导体器件的性能。
具有根据如上所述的实施例制造的接触孔以及接触插塞的半导体器件可应用于多种集成电路(IC)中，所述集成电路(IC)例如是存储器电路，如闪存(FLASH)、随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等，所述集成电路(IC)还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其他电路器件。根据本发明的集成电路(IC)芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种接触孔的制造方法，其特征在于，包括以下步骤：
提供表面上形成有层间介质层的半导体衬底；
在所述层间介质层的表面上依次形成硬掩膜层、第一抗反射层、第二抗反射层以及图案化的光刻胶层；
根据所述硬掩膜层的厚度和/或所述第一抗反射层的厚度确定抗反射层刻蚀的刻蚀工艺条件，所述刻蚀工艺条件包括对所述硬掩膜层的过刻蚀量；
以所述图案化的光刻胶层为掩膜，采用所述刻蚀工艺条件对所述第二抗反射层、第一抗反射层进行抗反射层刻蚀，刻蚀停止在所述硬掩膜层中，以使所述硬掩膜层的过刻蚀量达到所述刻蚀工艺条件中的设定；
以所述图案化的光刻胶层、第二抗反射层、第一抗反射层为掩膜，刻蚀所述硬掩膜层，直至暴露出所述层间介质层的表面；
以所述硬掩膜层为掩膜，刻蚀所述层间介质层，以形成贯穿所述层间介质层的接触孔。
2.如权利要求1所述的接触孔的制造方法，其特征在于，所述硬掩膜层为单层结构或者叠层结构，所述硬掩膜层括氧化硅层、氮化硅层、碳化硅层、含碳的氮化硅层、氮氧化硅层、无定形碳层、非晶硅层以及有机介电层中的至少一层。
3.如权利要求1所述的接触孔的制造方法，其特征在于，所述硬掩膜层的厚度为500埃～3500埃，所述第一抗反射层的厚度为50埃～500埃。
4.如权利要求1所述的接触孔的制造方法，其特征在于，所述第二抗反射层与所述第一抗反射层的厚度比为1:1.5～1:1；和/或，所述第一抗反射层与所述硬掩膜层的厚度比例为1:70～1:1。
5.如权利要求1所述的接触孔的制造方法，其特征在于，所述刻蚀工艺条件包括：对所述硬掩膜层的过蚀刻量为5％～50％，采用的碳氟气体中的碳氟摩尔含量比小于0.5，且碳氟气体的流量为2sccm～20sccm。
6.如权利要求1所述的接触孔的制造方法，其特征在于，所述第一抗反射层的材料包括氮氧化硅、氧化硅或正硅酸乙酯中的至少一种；和/或，所述第二抗反射层的材料包括含硅的抗反射材料。
7.如权利要求1所述的接触孔的制造方法，其特征在于，以所述硬掩膜层为掩膜，刻蚀所述层间介质层以形成所述接触孔之前，先去除所述图案化的光刻胶层、第二抗反射层以及第一抗反射层，并对所述硬掩膜层进行减薄。
8.如权利要求1所述的接触孔的制造方法，其特征在于，在形成所述接触孔之后，首先，在所述接触孔的表面上依次形成粘附金属层和扩散阻挡层，并进行退火；然后，在所述接触孔中填满导电层。
9.如权利要求7所述的接触孔的制造方法，其特征在于，所述粘附金属层的材质包括钛和/或钽；和/或，所述扩散阻挡层的材质包括氮化钛和/或氮化钽；和/或，所述导电层的材质包括金属和/或碳纳米管。
10.如权利要求8所述的接触孔的制造方法，其特征在于，在所述接触孔中填满导电层的步骤包括：先在所述扩散阻挡层的表面上沉积导电层，所述导电层填满所述接触孔且还覆盖在所述层间介质层的上方；然后通过化学机械平坦化工艺平坦化所述导电层的顶面至所述层间介质层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810381404.8A CN108538712B (zh) | 2018-04-25 | 2018-04-25 | 接触孔的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810381404.8A CN108538712B (zh) | 2018-04-25 | 2018-04-25 | 接触孔的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538712A true CN108538712A (zh) | 2018-09-14 |
| CN108538712B CN108538712B (zh) | 2020-08-25 |
Family
ID=63477641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810381404.8A Active CN108538712B (zh) | 2018-04-25 | 2018-04-25 | 接触孔的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538712B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957261A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体器件互连结构阻挡层的制备方法 |
| CN111613530A (zh) * | 2020-06-04 | 2020-09-01 | 合肥晶合集成电路有限公司 | 半导体结构的制造方法 |
| CN111968984A (zh) * | 2019-05-20 | 2020-11-20 | 无锡华润微电子有限公司 | 闪存存储器的制备方法 |
| CN113488492A (zh) * | 2021-06-09 | 2021-10-08 | 华虹半导体(无锡)有限公司 | 用于小尺寸cis器件的离子注入方法 |
| US20220077297A1 (en) * | 2020-09-09 | 2022-03-10 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and fabrication method thereof |
| US11380552B2 (en) * | 2019-10-01 | 2022-07-05 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device |
| CN116207039A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956154A (zh) * | 2005-10-12 | 2007-05-02 | 三星电子株式会社 | 刻蚀含－碳层的方法和制造半导体器件的方法 |
| US20080003821A1 (en) * | 2006-06-29 | 2008-01-03 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| KR20080038845A (ko) * | 2006-10-31 | 2008-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2018
- 2018-04-25 CN CN201810381404.8A patent/CN108538712B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956154A (zh) * | 2005-10-12 | 2007-05-02 | 三星电子株式会社 | 刻蚀含－碳层的方法和制造半导体器件的方法 |
| US20080003821A1 (en) * | 2006-06-29 | 2008-01-03 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| KR20080038845A (ko) * | 2006-10-31 | 2008-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957261A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体器件互连结构阻挡层的制备方法 |
| CN110957261B (zh) * | 2018-09-26 | 2022-11-01 | 长鑫存储技术有限公司 | 一种半导体器件互连结构阻挡层的制备方法 |
| CN111968984A (zh) * | 2019-05-20 | 2020-11-20 | 无锡华润微电子有限公司 | 闪存存储器的制备方法 |
| CN111968984B (zh) * | 2019-05-20 | 2023-07-11 | 无锡华润微电子有限公司 | 闪存存储器的制备方法 |
| US11380552B2 (en) * | 2019-10-01 | 2022-07-05 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device |
| CN111613530A (zh) * | 2020-06-04 | 2020-09-01 | 合肥晶合集成电路有限公司 | 半导体结构的制造方法 |
| US20220077297A1 (en) * | 2020-09-09 | 2022-03-10 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and fabrication method thereof |
| US11742406B2 (en) * | 2020-09-09 | 2023-08-29 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and fabrication method thereof |
| CN113488492A (zh) * | 2021-06-09 | 2021-10-08 | 华虹半导体(无锡)有限公司 | 用于小尺寸cis器件的离子注入方法 |
| CN113488492B (zh) * | 2021-06-09 | 2024-04-23 | 华虹半导体(无锡)有限公司 | 用于小尺寸cis器件的离子注入方法 |
| CN116207039A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538712B (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108538712A (zh) | 接触孔的制造方法 | |
| US6127258A (en) | Method for forming a semiconductor device | |
| US7176571B2 (en) | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
| KR100854555B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9589892B2 (en) | Interconnect structure and method of forming the same | |
| US7480990B2 (en) | Method of making conductor contacts having enhanced reliability | |
| US20080254617A1 (en) | Void-free contact plug | |
| JP2003023069A (ja) | 半導体素子の金属配線層形成方法 | |
| US7935625B2 (en) | Method of forming a metal line of a semiconductor memory device | |
| WO2009107205A1 (ja) | 半導体装置及びその製造方法 | |
| US8324061B2 (en) | Method for manufacturing semiconductor device | |
| CN108615705A (zh) | 接触插塞的制造方法 | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| US11735476B2 (en) | Semiconductor structure and fabrication method thereof | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| CN107919319B (zh) | 内连线结构的制造方法 | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| KR20070093794A (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| JP2002170881A (ja) | 半導体装置及びその製造方法 | |
| US20040058519A1 (en) | Method for forming bit line contact | |
| KR100677990B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114156255A (zh) | 半导体结构及其形成方法 | |
| CN107527862B (zh) | 一种半导体器件及其制作方法 | |
| TW202324513A (zh) | 半導體結構的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |