JP2002170881A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002170881A
JP2002170881A JP2000365787A JP2000365787A JP2002170881A JP 2002170881 A JP2002170881 A JP 2002170881A JP 2000365787 A JP2000365787 A JP 2000365787A JP 2000365787 A JP2000365787 A JP 2000365787A JP 2002170881 A JP2002170881 A JP 2002170881A
Authority
JP
Japan
Prior art keywords
copper
film
wiring
insulating film
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000365787A
Other languages
English (en)
Other versions
JP3439189B2 (ja
Inventor
Naoteru Matsubara
直輝 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000365787A priority Critical patent/JP3439189B2/ja
Priority to US09/995,580 priority patent/US20020063336A1/en
Publication of JP2002170881A publication Critical patent/JP2002170881A/ja
Application granted granted Critical
Publication of JP3439189B2 publication Critical patent/JP3439189B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】銅を含む配線を備えながらも、その拡散防止と
高速性能の確保との両立を図ることのできる半導体装置
及びその製造方法を提供する。 【解決手段】下層配線層としてのシリコン基板１上に
は、層間絶縁膜としてのシリコン酸化膜２やシリコン窒
化膜３が形成されている。そしてこの下層配線層は、コ
ンタクトホール２０内のコンタクトプラグ２０ｗを介し
て、シリコン酸化膜４内に形成された銅配線２１ｗと導
通している。これらコンタクトプラグ２０ｗや銅配線２
１ｗは、銅で形成されるとともに、シリコン酸化膜２，
４への銅の拡散を抑制するために、バリヤメタル３０を
備えている。そして、銅配線２１ｗの上面は、誘電率の
低い有機ＳＯＧ膜にイオン注入がなされることで銅の拡
散を十分に抑制する性質をも備えた改質ＳＯＧ膜５によ
って覆われている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅を含む配線を備
えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置の高集積化、高密度化
に伴い、半導体装置に用いる配線に対しても、その微細
化及び高速化の要請はますます厳しいものとなってきて
いる。この高速化の要請を満たす配線材料として、それ
まで主として用いられてきたアルミニウムと比較して配
線抵抗が小さく、エレクトロマイグレーションの高寿命
化を実現することのできる銅が注目されている。
【０００３】この銅を配線材料として配線を形成する場
合、その形成のし易さからダマシン法を用いることが多
い。ダマシン法は、表面が平坦化された絶縁膜に溝を形
成し、この溝内に金属材料を流し込んだ後、同絶縁膜表
面の高さにて金属材料上面を平坦化することによって形
成される。このように、加工の容易な絶縁膜に溝を形成
し、同溝内に金属材料を流し込むダマシン法を用いるこ
とで、ドライエッチング等によっては加工のできない銅
を用いた配線を容易に形成することができるようにな
る。
【０００４】以下、図５に基づいて、配線材料として銅
を用いたダマシン法による銅配線の形成手順の一例を示
す。この銅配線の形成手順としては、まず図５（ａ）に
示すように、シリコン基板１０１上にプラズマＣＶＤ
（Chemical Vapor Deposition）法を用いてシリコン酸
化膜１０２を形成する。更に、後の工程においてエッチ
ストッパ膜として用いるシリコン窒化膜１０３をプラズ
マＣＶＤ法によって形成し、その上にシリコン酸化膜１
０４を同じくプラズマＣＶＤ法にて形成する。
【０００５】次に、相異なる２層の配線層を電気的に導
通させるべく、図５（ｂ）に示すように、コンタクトホ
ール形成用のレジストパターン１１０を形成し、同レジ
ストパターン１１０をマスクとして、異方性エッチング
によりコンタクトホール１２０を開口する。
【０００６】そして、上記レジストパターン１１０を除
去した後、図５（ｃ）に示すように、銅配線用の溝を形
成するためのレジストパターン１１１を形成する。そし
て、このレジストパターン１１１をマスクとし、且つ上
述したシリコン窒化膜１０３をストッパ膜としてシリコ
ン酸化膜１０４をエッチングすることで、配線溝１２１
を形成する。
【０００７】次に、図５（ｄ）に示すように、コンタク
トホール１２０や配線溝１２１にバリアメタル１３０と
銅１３１とを埋め込む。更に、シリコン酸化膜１０４を
ストッパとしてＣＭＰ（Chemical Mechanical Polish）
法によって、バリアメタル１３０と銅１３１との上面を
研磨、平坦化する。こうして、銅配線１２１ｗやコンタ
クトプラグ１２０ｗが形成される。なお、このバリアメ
タル１３０は、シリコン酸化膜１０２、１０４内への銅
１３１の拡散を抑制するために設けられるものである。
【０００８】そして、図５（ｅ）に示すように、シリコ
ン酸化膜１０４や銅配線１２１ｗ上にプラズマＣＶＤ法
によってシリコン窒化膜１０５を形成する。このように
シリコン窒化膜１０５を形成することで、銅配線１２１
ｗの上面への銅の拡散を抑制することができる。
【０００９】上記態様にて形成される銅配線１２１ｗに
よれば、バリアメタル１３０によって銅１３１の側面へ
の拡散が、またシリコン窒化膜１０５によって銅１３１
の上面への拡散が的確に抑制され、導電性に優れた銅を
用いてより低抵抗の配線を有する半導体装置を構成する
ことができるようになる。
【００１０】
【発明が解決しようとする課題】ところで、半導体装置
の高速性を実現するためには、配線材料の導電性以外に
も、それら配線材料を囲む絶縁膜の誘電率が問題とな
る。すなわち、誘電率の大きな絶縁膜間に配線が形成さ
れると、それら各配線間の静電容量が増大するために、
半導体装置としての高速化を妨げる要因となる。そこ
で、これら絶縁膜としては、誘電率の低いフッ素添加シ
リコン酸化膜や、有機ＳＯＧ（Spin On Glass）膜、無
機ＳＯＧ膜、有機ポリマ系の膜等が用いられることが望
ましい。
【００１１】ただし、これらの各絶縁膜は銅の拡散を抑
制することができないために、銅とこれら絶縁膜との間
には、銅の拡散を十分に抑制し得るシールドを設ける必
要がある。そこで、先の図５に示した銅配線において
は、上述したように、コンタクトホール１２０や配線溝
１２１に、銅１３１をシールドするためのバリアメタル
１３０を設けることとした。このように、金属を用いて
銅の拡散をシールドすることで、上記静電容量の増大を
回避しつつ銅の拡散を抑制することができる。
【００１２】一方、上記銅１３１の上面に対しては、各
配線の上面がシリコン酸化膜１０４の上面と同一とされ
平坦化されている。したがって、各配線間のショートを
回避しつつ銅１３１をシールドするためには、バリアメ
タルをこれら各配線及びシリコン酸化膜１０４の上面に
一様に形成することはできない。このため、図５の例で
はバリアメタルに代えてシリコン窒化膜１０５を用いた
が、このシリコン窒化膜１０５は誘電率が大きく、結局
はこの銅１０５自体が上記半導体装置としての高速化を
妨げる要因の１つとなっている。
【００１３】なお、上記ダマシン法に限らず、銅を含む
配線を備える半導体装置にあっては、こうした実情も概
ね共通したものとなっている。本発明は上記実情に鑑み
てなされたものであり、その目的は、銅を含む配線を備
えながらも、その拡散防止と高速性能の確保との両立を
図ることのできる半導体装置及びその製造方法を提供す
ることにある。
【００１４】また、本発明の目的は、改質することで銅
の拡散抑制効果を付与された絶縁膜を用いることで、銅
を含む配線を備えながらも設計の自由度を増大させるこ
とのできる半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、層間絶縁膜の開口部内に銅を含む
配線が形成され、少なくとも前記開口部の上面が、不純
物の注入された絶縁膜で覆われてなることをその要旨と
する。
【００１６】上記構成によれば、銅を含む配線の上面
が、不純物の注入された絶縁膜にて覆われているため
に、銅の拡散を十分に回避した信頼性の高い半導体装置
を実現することができるようになる。
【００１７】また、不純物を注入することで改質されて
銅の拡散抑制効果を付与された絶縁膜を銅を含む配線の
絶縁膜として用いるために、改質前にあっては同配線の
絶縁膜として用いることができなかった膜を用いること
ができるようになる。したがって、半導体装置の設計の
自由度を増大させることができるようになる。
【００１８】請求項２記載の発明は、層間絶縁膜の開口
部内に銅を含む配線が形成され、少なくとも前記開口部
の上面が、低誘電率材料に不純物の注入された絶縁膜で
覆われてなることをその要旨とする。
【００１９】上記構成では、不純物の注入以前には銅の
拡散抑制効果が十分でない低誘電率材料に不純物を注入
することで、銅の拡散を十分に抑制する性質の付与され
た改質された絶縁膜が、銅を含む配線の絶縁膜として用
いられる。しかも、この改質された絶縁膜は誘電率が低
いために、この改質された絶縁膜を用いることで、銅を
含む配線を用いながらもその拡散防止と高速性能の確保
との両立を図ることができるようになる。
【００２０】請求項３記載の発明は、請求項２記載の発
明において、前記開口部の側面及び底面と前記銅を含む
配線との間にバリアメタルが形成されてなることをその
要旨とする。
【００２１】上記構成では、開口溝の側面及び底面に関
しては、バリアメタルによって銅の拡散が抑制される。
そして、不純物の注入以前には銅の拡散抑制効果が十分
でない低誘電率材料に不純物を注入することで、銅の拡
散を十分に抑制する性質の付与された改質された絶縁膜
によって、開口溝の上面が覆われるため、同上面への銅
の拡散も抑制することができるようになる。しかも、こ
の改質された絶縁膜は誘電率が低いために、この改質さ
れた絶縁膜を用いることで、配線材料に銅を用いながら
もその拡散防止と高速性能の確保との両立を図ることが
できるようになる。
【００２２】こうした構成を有する半導体装置は、請求
項５記載の発明によるように、半導体基板上若しくは下
層配線層上に層間絶縁膜を形成する工程と、前記層間絶
縁膜を開口し、その開口にバリアメタルを介して銅を充
填する工程と、少なくとも前記開口上面を低誘電率絶縁
膜で覆う工程と、前記低誘電率絶縁膜に不純物を注入し
て同絶縁膜を改質する工程とを備えた半導体装置の製造
方法を用いることもできる。
【００２３】なお、誘電率の低い絶縁膜としては、請求
項４記載の発明によるように、スピンオングラス（ＳＯ
Ｇ）を用いてもよい。また、このスピンオングラス（Ｓ
ＯＧ）を請求項５記載の発明に適用する場合には、請求
項６記載の発明によるように、開口上面の低誘電率絶縁
膜による被覆を、スピンオングラス（ＳＯＧ）の回転塗
布によって行うこととしてもよい。これにより、ＳＯＧ
膜の薄膜形成が容易となる。
【００２４】
【発明の実施の形態】以下、本発明にかかる半導体装置
及びその製造方法の一実施形態について、図面を参照し
つつ説明する。
【００２５】図１は、本実施形態にかかる半導体装置の
断面図である。すなわち、この半導体装置では、シリコ
ン基板１上にＳｉＯからなるシリコン酸化膜２、ＳｉＮ
からなるシリコン窒化膜３、ＳｉＯからなるシリコン酸
化膜４がそれぞれ積層形成されている。これらシリコン
酸化膜２及びシリコン窒化膜３は層間絶縁膜として形成
されている。そして、シリコン基板１上に形成された層
とそれより上の層とを電気的に導通させるべく、シリコ
ン酸化膜２及びシリコン窒化膜３には、コンタクトホー
ル２０が形成されている。また、シリコン酸化膜４に
は、シリコン基板１よりも上層の配線層の銅配線を形成
すべく、配線溝２１が形成されている。
【００２６】そして、コンタクトホール２０にはコンタ
クトプラグ２０ｗが、また配線溝３１には銅配線２１ｗ
がそれぞれ形成されている。こうしたコンタクトプラグ
２０ｗや銅配線２１ｗは、基本的には銅３１で形成さ
れ、且つこの銅３１と、コンタクトホール２０や配線溝
３１の内周面との接触を断つ態様にて形成されたバリア
メタル３０を備えている。このように、バリアメタル３
０を形成することで、コンタクトホール２０や配線溝３
１の側面及び底面への銅の拡散を抑制することができ
る。
【００２７】なお、このバリアメタル３０は、例えばチ
タン（Ｔｉ）とタンタル（Ｔａ）、又は窒化チタン（Ｔ
ｉＮ）とタンタルナイトライド（ＴａＮ）又は、タング
ステンチタン（ＴｉＷ）とタンタルタングステン（Ｔａ
Ｗ）等で形成される。
【００２８】更に、この銅配線２１ｗを覆うようにして
シリコン酸化膜４や銅３１上にイオン注入のなされた有
機ＳＯＧ膜である改質ＳＯＧ膜５が形成されている。こ
の改質ＳＯＧ膜５は、誘電率の低い有機ＳＯＧ膜にイオ
ン注入することで生成された膜であり、銅の拡散を十分
に抑制しつつもその誘電率が低いという性質を備えてい
る。したがって、この改質ＳＯＧ膜５によって銅配線２
１ｗの上面が覆われてなる本実施形態の半導体装置で
は、銅配線２１ｗの上面への銅の拡散を十分に抑制しつ
つも、高速性を実現することができる。
【００２９】ここで、本実施形態にかかる半導体装置の
製造手順について、図２に基づいて説明する。この半導
体装置の製造手順は、まず、図２（ａ）に示すように、
シリコン基板１上に、プラズマＣＶＤ法を用いてシリコ
ン酸化膜２を、例えば膜厚「５００ｎｍ」にて形成す
る。次に、プラズマＣＶＤ法によって後述する工程にお
いてストッパ膜となるシリコン窒化膜３を、例えば「５
０ｎｍ」ほど成膜する。更に、シリコン酸化膜４を、例
えば「４００ｎｍ」ほど成膜する。
【００３０】ここで、シリコン酸化膜２，４を形成する
際に用いるガスは、モノシランと亜酸化窒素又は、モノ
シランと酸素又は、ＴＥＯＳ（Tetraethylorthosilicat
e）と酸素等であり、成膜温度は、「３００〜９００
℃」である。また、シリコン窒化膜３を形成する際に用
いるガスは、モノシランとアンモニア又は、ジクロロシ
ランとアンモニア等であり、成膜温度は、「３００〜９
００℃」である。
【００３１】次に、図２（ｂ）に示すように、リソグラ
フィ技術を用いてコンタクトホール２０を形成するため
のレジストパターン１０を形成する。そして、このレジ
ストパターン１０をマスクとして、異方性エッチングに
よってシリコン酸化膜４，シリコン窒化膜３、シリコン
酸化膜２をエッチングすることで、コンタクトホール２
０を形成する。
【００３２】そして、レジストパターン１０を除去した
後、図２（ｃ）に示すように、リソグラフィ技術を用い
て銅配線形成用のレジストパターン１１を形成する。そ
して、このレジストパターン１１をマスクとして、且つ
シリコン窒化膜３をストッパとしてシリコン酸化膜４を
異方性エッチングにてエッチングすることで、配線溝２
１を形成する。
【００３３】こうして、コンタクトホール２０及び配線
溝２１が形成されると、図３（ａ）に示すように、スパ
ッタ法及びＣＶＤ法を用いて、これらコンタクトホール
２０及び配線溝２１内に、バリアメタル３０を例えば
「５０ｎｍ」ほどの膜厚にて形成する。更に、スパッタ
法及びＣＶＤ法及びメッキ法を用いて、これらコンタク
トホール２０及び配線溝２１内に、銅３１を例えば「７
００ｎｍ」ほどの膜厚にて形成する。そして、これらバ
リアメタル３０や銅３１の形成時に、シリコン酸化膜４
の上面などに堆積されたバリアメタルや銅を、ＣＭＰ法
にて研磨、除去し、バリアメタル３０及び銅３１の上面
をシリコン酸化膜４の上面と一致させる。
【００３４】こうして銅配線２１ｗが形成されると、そ
の上面を絶縁膜で覆うべく、図３（ｂ）に示されるよう
に、有機ＳＯＧ膜５’を、例えば「１００ｎｍ」程の膜
厚にて形成する。この形成手順は、例えば以下に例示さ
れるような手順にて行えばよい。 （１）有機ＳＯＧとして、組成式がＣＨ3Ｓｉ（ＯＨ）3
からなるシリコン化合物をアルコール系溶液に溶かした
ものを上記シリコン酸化膜４や銅配線２１ｗの上面に滴
下する。このアルコール系の溶液としては、例えばイソ
プロピルアルコール（ＩＰＡ）とアセトンとを用いる。 （２）シリコン基板１を回転速度「５５００ｒｐｍ」で
２０秒間回転させる。これにより、シリコン酸化膜４や
銅配線２１ｗの上面に有機ＳＯＧの被膜が形成される。 （３）窒化雰囲気中において、「１００℃」、「１５０
℃」、「２００℃」、「２２℃」の各温度にて１分ずつ
の熱処理を施すことで、アルコールを蒸発させる。この
熱処理は、通常、有機ＳＯＧの熱処理に用いる約「４０
０℃」、「３０分」程度の熱処理に代わるものであり、
この温度や時間設定は、熱処理による銅の拡散を抑制す
ることのできる条件に設定した。
【００３５】上記態様にて有機ＳＯＧ膜５’を形成する
と、図３（ｃ）に示すように、イオン注入法を用いて、
アルゴンイオンを加速エネルギ「２５ＫｅＶ」、ドーズ
量「１×１０１５ａｔｏｍｓ／ｃｍ2」の条件で先の有
機ＳＯＧ膜５’にドープする。これにより、有機ＳＯＧ
膜５’内で重合反応が進行し、有機成分が分解された緻
密な膜が形成される。このイオン注入によって先に示し
た改質ＳＯＧ膜５が形成される。
【００３６】ここで、こうして得られた改質ＳＯＧ膜５
による銅の拡散抑制効果の実験結果を、他の膜による銅
の拡散抑制効果と対比して、図４に示す。この実験は、
次の段取りで行う。（１）シリコン基板上に、改質ＳＯ
Ｇ膜、有機ＳＯＧ膜、シリコン窒化膜、シリコン酸化
膜、のそれぞれを試料として「０．３μｍ」成膜する。
ただし、改質ＳＯＧ膜については、「０．３μｍ」成膜
された有機ＳＯＧ膜にイオン注入して生成されるため、
このイオン注入時の収縮に起因して実際には、「０．２
μｍ」程の膜厚となっている。（２）これら膜上に銅を
同じく「０．３μｍ」成膜する。（３）窒素雰囲気中に
て、「４００℃」で３時間の熱処理を施す。（４）これ
ら各膜内への銅の熱拡散を２次イオン質量分析法（ＳＩ
ＭＳ法）によって評価する。
【００３７】図４は、上記ＳＩＭＳ法による銅の熱拡散
態様を示す図である。すなわち、図４（ａ）に示す改質
ＳＯＧ膜の場合では、銅との界面からＳＯＧ膜へ入るに
伴い、銅の濃度が急激に減少し、「０．２５μｍ」ほど
でその濃度が最少となる。これは、有機ＳＯＧ膜（図４
（ｂ））や、ＳｉＯからなるシリコン酸化膜（図４
（ｄ））等による銅の拡散抑制効果と比較して優れてお
り、シリコン窒化膜（図４（ｃ））と同等の銅の拡散抑
制効果を有することを意味する。
【００３８】したがって、改質ＳＯＧ膜は、その比誘電
率が「３．７」程度と、シリコン窒化膜の比誘電率
「７」と比べて低く、配線容量を大きくしない絶縁膜で
ありながら銅の拡散抑制効果も十分に備えており、銅を
用いた配線を覆う絶縁膜として優れている。
【００３９】以上説明したように、本実施形態によれば
以下の効果が得られるようになる。 （１）銅配線２１ｗの上面を改質ＳＯＧ膜で覆うこと
で、銅の拡散を十分に抑制することができるとともに、
この改質ＳＯＧの誘電率が低いために、配線容量の増大
を抑制することができ、ひいては、半導体装置としての
高速化を実現することができる。
【００４０】なお、上記実施形態は、以下のように変更
して実施してもよい。 ・ストッパ膜として用いたシリコン窒化膜３について
は、エッチング制御精度を確保できるなら用いなくても
よい。また、シリコン窒化膜３を用いた場合であって
も、配線溝２１の形成時にこの膜が完全に除去されるま
でエッチングするようにしてもよい。こうすることで、
シリコン窒化膜の誘電率が高いことに起因した影響を抑
制することができる。
【００４１】・銅配線の製造手順としては、上記実施形
態として例示したものに限らず、例えば、配線溝の形成
後にコンタクトホールを形成する等、適宜変更すること
もできる。
【００４２】・注入するイオンとしては、上記実施形態
において例示したアルゴンイオンに限らない。この際、
ボロンイオンや窒素イオンなどを用いることが望まし
い。また、ヘリウムイオンやネオンイオン、クリプトン
イオン、キセノンイオン、ラドンイオンなどの不活性ガ
スイオンを用いることも有効である。
【００４３】・更に、上記ボロンや窒素以外の３ｂ族、
４ｂ族、５ｂ族、６ｂ族、７ｂ族等の各元素の単体イオ
ンやそれらの化合物イオンでもよい。これら各イオンの
中では、特に、酸素、アルミニウム、イオウ、塩素、ガ
リウム、ゲルマニウム、ヒ素、セレン、臭素、アンチモ
ン、ヨウ素、インジウム、スズ、テルル、鉛、ビスマス
の単体イオンや化合物イオンが望ましい。
【００４４】・また、イオンにも限らず、不純物を注入
することとしてもよい。 ・有機ＳＯＧ膜５’の組成については適宜変更してよ
い。 ・また、有機ＳＯＧ膜にも限られない。例えば、シリコ
ン窒化膜等と比べて誘電率の低い低誘電率膜としてのＳ
ｉＯ膜等の適宜のシリコン酸化膜であって、イオン注入
を施すことで銅の拡散を十分に抑制することのできる膜
を採用すればよい。この適宜のシリコン酸化膜として
は、比誘電率が「４．０」以下であることが望ましく、
用いられる半導体装置によって所望の誘電率を有する膜
を適宜選択することができる。
【００４５】・更に、誘電率の低い低誘電率膜として、
ポリイミドやＰＡＥ（poly-arylene-ether）等、有機ポ
リマー系の膜を用いてもよい。要は、所望の誘電率を有
する膜であって、この膜に対して不純物を注入すること
で銅の拡散を抑制することができるものであればよい。
【００４６】・上記実施形態では、銅配線の形成される
上層とビアコンタクトをとる下層配線層として、例示的
にシリコン基板１上に形成される層を示したが、これに
限られない。
【００４７】・また、本発明の適用は、ダマシン法を用
いて製造された半導体装置にも限られない。要は、銅を
含む配線（銅配線）を備えた任意の半導体装置に対し
て、銅の拡散を抑制しつつ誘電率の増大を抑制する絶縁
膜を用いる本発明の適用は有効である。この際、例え
ば、層間絶縁膜そのものを誘電率が低く銅の拡散を十分
抑制することのできる膜とするなら、バリアメタルを用
いる必要もない。
【００４８】・その他、シリコン酸化膜２，４等の成膜
法も上記実施形態で例示したものに限らず、適宜変更し
て実施してもよい。その際、常圧ＣＶＤ法を用いる場合
にはモノシランと酸素からなるガスを、また、減圧ＣＶ
Ｄ法を用いる場合にはモノシランと亜酸化窒素からなる
ガスを、それぞれ用いることが望ましい。
【００４９】・更に、誘電率の高い膜であっても、イオ
ン注入によって改質されることで銅の拡散抑制機能を付
与される絶縁膜を銅配線の絶縁膜として用いるなら、設
計に際し銅の拡散からくる制約がなくなるため、様々な
設計上の要求に応える半導体装置を好適に構成すること
ができるようになる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の一実施形態につい
て、その断面構造を示す断面図。
【図２】同実施形態にかかる半導体装置の製造手順を示
す断面図。
【図３】同実施形態にかかる半導体装置の製造手順を示
す断面図。
【図４】同実施形態における改質ＳＯＧ膜による銅の拡
散抑制効果を、他の膜と対比して示す図。
【図５】ダマシン法を適用した半導体装置の製造手順の
一例を示す断面図。
【符号の説明】
１，１０１…シリコン基板、２，４，１０２，１０４…
シリコン酸化膜、３，１０３…シリコン窒化膜、５…改
質ＳＯＧ膜、１０、１１，１１０，１１１…レジストパ
ターン、２０，１２０…コンタクトホール、２１，１２
１…配線溝、３０，１３０…バリアメタル、３１，１３
１…銅、２０ｗ、１２０ｗ…コンタクトプラグ、２１
ｗ、１２１ｗ…銅配線。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH18 HH21 HH22 HH23 HH32 HH33 JJ11 JJ18 JJ21 JJ22 JJ23 JJ32 JJ33 KK01 MM02 MM08 MM12 MM13 NN06 NN07 PP06 PP15 PP26 QQ09 QQ10 QQ16 QQ25 QQ37 QQ48 QQ60 QQ61 QQ62 QQ63 QQ64 QQ65 RR04 RR06 RR21 RR22 RR25 SS01 SS02 SS04 SS12 SS13 SS15 SS22 XX24 XX28 5F058 BA05 BB05 BC02 BF46 BH15 BJ10

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】層間絶縁膜の開口部内に銅を含む配線が形
    成され、少なくとも前記開口部の上面が、不純物の注入
    された絶縁膜で覆われてなる半導体装置。
  2. 【請求項２】層間絶縁膜の開口部内に銅を含む配線が形
    成され、少なくとも前記開口部の上面が、低誘電率材料
    に不純物の注入された絶縁膜で覆われてなる半導体装
    置。
  3. 【請求項３】前記開口部の側面及び底面と前記銅を含む
    配線との間にバリアメタルが形成されてなる請求項２記
    載の半導体装置。
  4. 【請求項４】前記不純物の注入された低誘電率材料がス
    ピンオングラス（ＳＯＧ）である請求項２又は３記載の
    半導体装置。
  5. 【請求項５】半導体基板上若しくは下層配線層上に層間
    絶縁膜を形成する工程と、 前記層間絶縁膜を開口し、その開口にバリアメタルを介
    して銅を充填する工程と、 少なくとも前記開口上面を低誘電率絶縁膜で覆う工程
    と、 前記低誘電率絶縁膜に不純物を注入して同絶縁膜を改質
    する工程とを備えた半導体装置の製造方法。
  6. 【請求項６】前記開口上面の低誘電率絶縁膜による被覆
    が、スピンオングラス（ＳＯＧ）の回転塗布によって行
    われる請求項５記載の半導体装置の製造方法。
JP2000365787A 2000-11-30 2000-11-30 半導体装置及びその製造方法 Expired - Fee Related JP3439189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000365787A JP3439189B2 (ja) 2000-11-30 2000-11-30 半導体装置及びその製造方法
US09/995,580 US20020063336A1 (en) 2000-11-30 2001-11-29 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000365787A JP3439189B2 (ja) 2000-11-30 2000-11-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002170881A true JP2002170881A (ja) 2002-06-14
JP3439189B2 JP3439189B2 (ja) 2003-08-25

Family

ID=18836499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000365787A Expired - Fee Related JP3439189B2 (ja) 2000-11-30 2000-11-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20020063336A1 (ja)
JP (1) JP3439189B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019258A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 半導体装置
US7968895B2 (en) 2007-05-30 2011-06-28 Au Optronics Corp. Conductor structure, pixel structure, and methods of forming the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007862A (ko) * 2002-07-11 2004-01-28 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US7414315B2 (en) * 2005-10-31 2008-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene structure with high moisture-resistant oxide and method for making the same
WO2008028850A1 (en) * 2006-09-04 2008-03-13 Koninklijke Philips Electronics N.V. CuSiN/SiN DIFFUSION BARRIER FOR COPPER IN INTEGRATED-CIRCUIT DEVICES
CN102364672A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种改善铜阻挡层与铜金属层的粘结性能的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019258A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 半導体装置
JP4550678B2 (ja) * 2005-07-07 2010-09-22 株式会社東芝 半導体装置
US7968895B2 (en) 2007-05-30 2011-06-28 Au Optronics Corp. Conductor structure, pixel structure, and methods of forming the same
US8101951B2 (en) 2007-05-30 2012-01-24 Au Optronics Corp. Conductor structure, pixel structure, and methods of forming the same
US8445339B2 (en) 2007-05-30 2013-05-21 Au Optronics Corp. Conductor structure, pixel structure, and methods of forming the same

Also Published As

Publication number Publication date
JP3439189B2 (ja) 2003-08-25
US20020063336A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
US9754882B2 (en) Interconnect structure having air gap and method of forming the same
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US7189615B2 (en) Single mask MIM capacitor and resistor with in trench copper drift barrier
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
JP2011009769A (ja) 半導体デバイスおよびその構造体の製造方法
JP2009528690A (ja) 誘電材料における金属配線
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US11735468B2 (en) Interconnect structures including self aligned vias
JP2009194072A (ja) 半導体装置の製造方法
CN108321083B (zh) 半导体结构及其形成方法
US20070249164A1 (en) Method of fabricating an interconnect structure
US6399478B2 (en) Method of making a dual damascene structure with modified insulation
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
US9659817B1 (en) Structure and process for W contacts
US10734277B2 (en) Top via back end of the line interconnect integration
US6878624B1 (en) Pre-anneal of CoSi, to prevent formation of amorphous layer between Ti-O-N and CoSi
JP2002170881A (ja) 半導体装置及びその製造方法
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JP2001313338A (ja) 半導体装置の製造方法
KR20230019054A (ko) 서브트랙티브 금속 에칭을 이용한 2차원 자기-정렬 방식
US20210358856A1 (en) Method for fabricating semiconductor device
JP3545250B2 (ja) 半導体装置の製造方法
US6617240B2 (en) Method of fabricating semiconductor device
JP2006049534A (ja) 半導体装置の製造方法及び半導体装置
JP2000200833A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees