KR20040007862A - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR20040007862A
KR20040007862A KR1020020040461A KR20020040461A KR20040007862A KR 20040007862 A KR20040007862 A KR 20040007862A KR 1020020040461 A KR1020020040461 A KR 1020020040461A KR 20020040461 A KR20020040461 A KR 20020040461A KR 20040007862 A KR20040007862 A KR 20040007862A
Authority
KR
South Korea
Prior art keywords
forming
copper
layer
wiring
semiconductor device
Prior art date
Application number
KR1020020040461A
Other languages
English (en)
Inventor
고창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040461A priority Critical patent/KR20040007862A/ko
Publication of KR20040007862A publication Critical patent/KR20040007862A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 하부 금속 배선이 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와, 듀얼 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 상기 하부 금속 배선을 노출시키는 비아홀 및 트렌치를 형성하는 단계와, 전체 구조 상부에 확산 방지막, 시드층을 형성한 후 상기 비아홀 및 트렌치가 매립되도록 구리층을 형성하는 단계와, 상기 구리층내로 인듐 원자를 주입한 후 열처리 공정을 실시하여 상기 구리층내에 인듐을 함유시키는 단계와, 상기 인듐이 함유된 구리층을 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어져, 비아홀 내부에 키홀이나 보이드가 발생되지 않는 구리 배선을 형성할 수 있으므로 소자의 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법이 제시된다.

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 구리층을 형성한 후 인듐 원자를 주입시켜 구리 배선을 형성함으로써 비아 매립 특성이 우수한 CVD 방식이나 전해도금 방법을 이용하여 비아홀 내부에 키홀이나 보이드가 발생되지 않는 구리 배선을 형성할 수 있으므로 소자의 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
반도체 소자의 금속 배선으로는 텅스텐과 알루미늄 합금이 사용되지만, 반도체 소자의 고집적화에 따라 텅스텐과 알루미늄 합금은 비저항이 크고, 일렉트로 마이그레이션(electro migration)이나 스트레스 마이그레이션(stress migration)으로 인해 신뢰성이 저하된다. 이를 해결하기 위해 비저항이 작고 신뢰성이 우수한 구리가 금속 배선 재료로 등장하였다. 그런데, 구리는 일반적인 식각 공정으로는 식각하기 어렵기 때문에 층간 절연막을 형성한 후 플러그를 형성하기 위한 비아홀과 배선을 형성하기 위한 트렌치를 형성하고 구리를 매립하는 듀얼 다마신 공정을 이용하여 구리 배선을 형성한다.
그러나, 순수한 구리는 배선의 신뢰성 및 내식성이 저하되기 때문에 이에 비해 비저항이 다소 큰 구리 합금을 사용하여 배선의 신뢰성 및 내식성을 향상시킨다. 이러한 구리 합금을 이용하여 배선을 형성하기 위해서는 원하는 조성의 구리 합금 타겟을 제조한 후 스퍼터링 방법으로 증착한다. 그런데, 스퍼터링 방법을 이용하면 크기가 작고 애스펙트비가 큰 비아에서는 스텝커버러지가 불량하여 충분하게 비아홀을 매립할 수 없기 때문에 비아 저항이 높아지고, 구리 플러그가 단락된다. 이로 인해 반도체 소자의 속도 저하, 신뢰성 저하 및 수율 감소등의 여러가지 문제점이 발생하게 된다.
본 발명의 목적은 스텝커버러지가 큰 비아홀도 완전히 매립할 수 있어 비아 저항이 높아지고 구리 플러그가 단락되는 것을 방지할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 구리층에 인듐을 이온 주입하여 구리 배선을 형성함으로써 반도체 소자의 속도 저하, 신뢰성 저하 및 수율 감소등을 방지할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판12 : 하부 금속 배선
13 : 제 1 캡핑층14 : 층간 절연막
15 : 확산 방지막16 : 시드층
17 : 구리층18 : 인듐 첨가 구리층
19 : 제 2 캡핑층
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 하부 금속 배선이 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와, 듀얼 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 상기 하부 금속 배선을 노출시키는 비아홀 및 트렌치를 형성하는 단계와, 전체 구조 상부에 확산 방지막, 시드층을 형성한 후 상기 비아홀 및 트렌치가 매립되도록 구리층을 형성하는 단계와, 상기 구리층내로 인듐 원자를 주입한 후 열처리 공정을 실시하여 상기 구리층내에 인듐을 함유시키는 단계와, 상기 인듐이 함유된 구리층을 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부의 소정 영역에 알루미늄 또는 구리를 이용하여 하부 금속 배선(12)을 형성한다. 전체 구조 상부에 제 1 캡핑층(13)을 형성한 후 층간 절연막(14)을 형성한다. 층간 절연막(14)은 배선간의 캐패시턴스를 줄이기 위해 실리콘 산화막 또는 저유전 절연막으로 형성한다. 듀얼 다마신 공정을 실시하여 층간 절연막(14)의 소정 영역에 하부 금속 배선(12)을 노출시키는 비아 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성한다.
도 1(b)를 참조하면, 세정 공정을 실시하고, 전체 구조 상부에 확산 방지막(15), 시드층(16)을 형성한 후 비아홀 및 트렌치가 매립되도록 구리층(17)을 형성한다. 세정 공정은 하부 금속 배선(12)이 알루미늄으로 형성된 경우 RF 스퍼터링 공정을 이용하여 실시하고, 하부 금속 배선(12)이 구리로 형성된 경우 수소 환원 분위기에서 실시한다.. 확산 방지막(15) 및 시드층(16)은 일반적인 스퍼터링 방법보다 스텝커버러지를 향상시킬 수 있는 이온화 금속 플라즈마(Ionized Metal Plasma; IMP) 스퍼터링 방법으로 형성한다. 그리고, 구리층(17)은 CVD 방법 또는 전해도금 방법을 이용하여 5000∼6000Å 정도의 두께로 형성한다.
도 1(c)를 참조하면, 고에너지 이온 주입 방법으로 인듐 원자를 구리층(17)내로 주입한다. 인듐이 함유된 구리층(18)내의 인듐 함유량은 1.5∼2% 정도 되도록 하여 구리의 비저항을 크게 증가시키지 않고 배선의 신뢰성과 내식성을 크게 증가시킬 수 있다. 인듐을 주입한 후 350∼500℃의 온도에서 열처리 공정을 실시하여 주입된 인듐 원자를 구리층(18) 내로 균일하게 분포하게 한다. 이러한 열처리 공정은 구리층(18)의 그레인 사이즈를 증가시키는 효과도 있다.
도 1(d)를 참조하면, CMP 공정을 이용하여 인듐이 함유된 구리층(18)을 연마하여 비아홀 및 트렌치 내부에만 구리층(18)이 잔류되도록 하여 구리 배선을 형성한다. 전체 구조 상부에 확산 계수가 큰 구리가 상부로 확산되는 것을 방지하기 위해 제 2 캡핑층(18)을 실리콘 나이트라이드막(SiN)을 이용하여 형성한다.
상술한 바와 같이 본 발명에 의하면 구리층을 형성한 후 인듐 원자를 주입시켜 구리 배선을 형성함으로써 비아 매립 특성이 우수한 CVD 방식이나 전해도금 방법을 이용하여 비아홀 내부에 키홀이나 보이드가 발생되지 않는 구리 배선을 형성할 수 있어 우수한 일렉트로 마이그레이션 및 스트레스 마이그레이션 특성을 얻을 수 있기 때문에 소자의 신뢰성을 향상시킬 수 있다. 또한, 구리층에 인듐 원자를첨가시켜 순수 구리보다 금속 배선의 비저항을 증가시키지 않으면서 배선의 신뢰성 및 내식성을 크게 향상시킬 수 있으며, 소자의 동작 속도를 향상시킬 수 있다.

Claims (11)

  1. 하부 금속 배선이 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계;
    듀얼 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 상기 하부 금속 배선을 노출시키는 비아홀 및 트렌치를 형성하는 단계;
    전체 구조 상부에 확산 방지막, 시드층을 형성한 후 상기 비아홀 및 트렌치가 매립되도록 구리층을 형성하는 단계;
    상기 구리층내로 인듐 원자를 주입한 후 열처리 공정을 실시하여 상기 구리층내에 인듐을 함유시키는 단계; 및
    상기 인듐이 함유된 구리층을 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 층간 절연막은 실리콘 산화막 또는 저유전 절연막을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 비아홀 및 트렌치를 형성한 후 세정 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 3 항에 있어서, 상기 세정 공정은 상기 하부 금속 배선에 따라 RF 스퍼터링 공정 또는 수소 환원 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 확산 방지막 및 시드층은 이온화 금속 플라즈마 스퍼터링 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 구리층은 CVD 방법 또는 전해도금 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  7. 제 1 항에 있어서, 상기 인듐 원자는 고에너지 이온 주입 방법으로 주입하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  8. 제 1 항에 있어서, 상기 인듐의 함유량은 1.5 내지 2% 정도인 것을 특징으로하는 반도체 소자의 구리 배선 형성 방법.
  9. 제 1 항에 있어서, 상기 열처리 공정은 350 내지 500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  10. 제 1 항에 있어서, 상기 구리 배선을 포함한 전체 구조 상부에 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  11. 제 10 항에 있어서, 상기 캡핑층은 실리콘 나이트라이드막을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1020020040461A 2002-07-11 2002-07-11 반도체 소자의 구리 배선 형성 방법 KR20040007862A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040461A KR20040007862A (ko) 2002-07-11 2002-07-11 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040461A KR20040007862A (ko) 2002-07-11 2002-07-11 반도체 소자의 구리 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20040007862A true KR20040007862A (ko) 2004-01-28

Family

ID=37317141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040461A KR20040007862A (ko) 2002-07-11 2002-07-11 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20040007862A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081555A (ko) * 1997-04-29 1998-11-25 포만제프리엘 고전도성 상호접속 형성 프로세스
KR20000047634A (ko) * 1998-12-03 2000-07-25 포만 제프리 엘 전자 이동 저항의 구조물을 도핑으로 형성하는 방법
KR20010024096A (ko) * 1997-09-18 2001-03-26 메르다드 엠. 모슬레히 고성능 집적 회로 배선 제조 방법 및 장치
US20020063336A1 (en) * 2000-11-30 2002-05-30 Sanyo Electric Co. , Ltd Semiconductor device and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081555A (ko) * 1997-04-29 1998-11-25 포만제프리엘 고전도성 상호접속 형성 프로세스
KR20010024096A (ko) * 1997-09-18 2001-03-26 메르다드 엠. 모슬레히 고성능 집적 회로 배선 제조 방법 및 장치
KR20000047634A (ko) * 1998-12-03 2000-07-25 포만 제프리 엘 전자 이동 저항의 구조물을 도핑으로 형성하는 방법
US20020063336A1 (en) * 2000-11-30 2002-05-30 Sanyo Electric Co. , Ltd Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7049702B2 (en) Damascene structure at semiconductor substrate level
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
JP2002050690A (ja) レベル間相互の接続構造および方法
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20080060928A (ko) 반도체 소자의 금속배선 구조 및 그의 형성방법
JP2005038999A (ja) 半導体装置の製造方法
JP2004531900A (ja) デポジション処理によって、相互接続領域を選択的に合金にする方法
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20040007862A (ko) 반도체 소자의 구리 배선 형성 방법
KR100623332B1 (ko) 반도체소자의 금속배선 형성방법
KR20080061146A (ko) 반도체 소자의 금속 배선 형성방법
KR20020000461A (ko) 반도체 소자의 금속배선 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20000044849A (ko) 반도체 소자의 구리 합금 배선 형성 방법
KR20050009616A (ko) 반도체소자의 금속배선 형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
US20030017696A1 (en) Method for improving capability of metal filling in deep trench
KR20040056029A (ko) 반도체 소자의 금속 배선 형성 방법
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100604417B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030000828A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081215

Effective date: 20091030

Free format text: TRIAL NUMBER: 2008101013288; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081215

Effective date: 20091030