KR20080060928A - 반도체 소자의 금속배선 구조 및 그의 형성방법 - Google Patents

반도체 소자의 금속배선 구조 및 그의 형성방법 Download PDF

Info

Publication number
KR20080060928A
KR20080060928A KR1020060135567A KR20060135567A KR20080060928A KR 20080060928 A KR20080060928 A KR 20080060928A KR 1020060135567 A KR1020060135567 A KR 1020060135567A KR 20060135567 A KR20060135567 A KR 20060135567A KR 20080060928 A KR20080060928 A KR 20080060928A
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
semiconductor device
copper
Prior art date
Application number
KR1020060135567A
Other languages
English (en)
Other versions
KR100845715B1 (ko
Inventor
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR20060135567A priority Critical patent/KR100845715B1/ko
Priority to US11/893,009 priority patent/US20080157375A1/en
Priority to CNA2007101537220A priority patent/CN101211822A/zh
Publication of KR20080060928A publication Critical patent/KR20080060928A/ko
Application granted granted Critical
Publication of KR100845715B1 publication Critical patent/KR100845715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 금속배선 구조 및 그의 형성방법에 관한 것으로, 구체적으로는 하부배선이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막에 하부배선을 노출시키는 트렌치를 형성하는 단계; 상기 층간 절연막 상으로 확산 방지막을 형성하는 단계; 상기 확산 방지막 상으로 구리 시드막을 형성하는 단계; 상기 구리 시드막 상에 금속 도펀트을 이온 주입하는 단계; 상기 알루미늄 이온이 주입된 층간 절연막 상으로 구리배선을 형성하고 열처리 공정을 수행하여 상기 구리 시드막과 상기 금속 도펀트의 합금막을 형성하는 단계를 포함하는 반도체 소자의 금속배선 구조 및 그의 형성방법에 관한 것이다.
금속배선, 합금막

Description

반도체 소자의 금속배선 구조 및 그의 형성방법{Structrue of Metal Wiring in Semiconcuctor Device and Method of forming the same}
도 1 내지 도 6은 본 발명에 따른 반도체 소자의 금속배선의 제조방법을 나타내는 공정 단면도이다.
본 발명은 반도체 소자의 금속배선 구조 및 그의 형성방법에 관한 것으로서, 특히 금속배선 형성 시 확산 방지막과 구리 금속배선의 접착력을 향상시킬 수 있는 반도체 소자의 금속배선 구조 및 그의 형성방법에 관한 것이다.
최근 들어, 반도체 소자의 제조 기술 개발이 급속히 진행되고 있으며, 특히 반도체 소자의 제조기술 발달에 의해 반도체 소자는 미세화 집적화되고 있는 추세이다.
최근 반도체 제조 공정기술은 약 90nm의 디자인 룰에 의하여 반도체 소자을 생산하고 있지만, 현재는 약 65nm의 디자인 룰을 만족시키는 반도체 제조공정 기술, 더 나가가 약 45nm에 불과한 디자인 룰을 만족시키는 반도체 제조공정기술이 개발되고 있다.
반도체 집적회로의 제조공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 상기 소자들을 전기적으로 연결하는 공정으로 구분될 수 있다.
이 중 소자들을 전기적으로 연결하는 공정을 배선공정 또는 금속선 연결공정(Metalization)이라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는데 있어서 관건이 되고 있다.
종래에 배선 재료로 널리 사용되었던 금속은 알루미늄이다. 그러나, 소자가 고집적화됨에 따라 배선폭은 감소하고 총 길이는 증가하게 되어 신호전달 지연시간이 길어지게 된다.
이와 같은 이유로 최근 반도체 소자의 배선 재료로 널리 이용해 왔던 알루미늄 또는 알루미늄 합금보다 저항이 작고, 높은 전기 이동성(Electro-migration)을 갖는 재료인 구리(copper)를 이용한 구리 배선에 대한 개발이 급속히 진행되고 있다.
이러한 구리를 이용한 배선은 주로 다마신 공정에 의해 수행되고 있다.
다마신 공정(Damascene Process)은 절연막(insulation layer)에 비아홀(via hole) 및/또는 트렌치(trench)를 형성하고, 트렌치 및 비아홀 내에 구리막(copper layer)을 증착한 후 화학기계적 연마(CMP) 공정으로 구리막을 평탄화하여 트렌치 및 콘택홀 내부에 구리 배선을 형성하는 것이다.
그러나, 상기와 같은 구리를 이용한 금속배선은 반도체 소자의 크기가 축소됨에 따라 금속배선의 사이즈도 동시에 감소되어야 한다. 이에 따라, 구리 금속배선은 그레인 사이즈(grain size)도 점점 작아지고, 이에 의하여 그레인 바운더리에 서 전류 집중현상이 발생되어 금속배선에 단락이 발생되는 문제가 있다.
특히, 상기 그레인 사이즈가 작아짐에 따라 구리 금속배선은 확산 방지막과 접촉하는 부분에서 접착력(adhension)이 떨어지는 문제가 발생되어 소자의 신뢰성을 저하시키는 문제가 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 본 발명은, 확산 방지막과 구리 금속배선의 경계에서 발생할 수 있는 소자의 신뢰성 저하문제를 해결하기 위하여 구리 시드막 증착 후 이온주입방법에 의해 알루미늄 성분을 도핑하고 구리 금속배선 형성 후 열처리 공정에 Cu-Al 합금막을 형성하여 반도체 소자의 신뢰성을 확보할 수 있는 반도체 소자의 금속배선 구조 및 그의 형성방법을 제공하는 데 있다.
본 발명의 반도체 소자의 금속배선 형성방법은, 하부배선이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막에 하부배선을 노출시키는 트렌치를 형성하는 단계; 상기 층간 절연막 상으로 확산 방지막을 형성하는 단계; 상기 확산 방지막 상으로 구리 시드막을 형성하는 단계; 상기 구리 시드막 상에 금속 도펀트을 이온 주입하는 단계; 상기 알루미늄 이온이 주입된 층간 절연막 상으로 구리배선을 형성하고 열처리 공정을 수행하여 상기 구리 시드막과 상기 금속 도펀트의 합금막을 형성하는 단계를 포함한다.
또한, 본 발명의 반도체 소자의 금속배선 구조는, 하부배선을 포함하는 반도 체 기판 상에 형성된 층간 절연막; 상기 층간 절연막에 형성된 트렌치; 상기 트렌치가 형성된 층간 절연막 상에 형성된 확산 방지막; 상기 확산 방지막 상에 형성된 합금막; 상기 합금막 상에 형성된 구리 금속배선을 포함한다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 반도체 소자의 금속배선 구조 및 그의 형성방법을 구체적으로 설명한다.
본 발명의 실시예를 설명함에 있어서, 본 발명이 속하는 기술분야에서 익히 알려져 있고 본 발명과 직접적으로 연관이 없는 기술내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.
한편, 어떤 층이나 다른 층 또는 반도체 기판의 '상' 또는 '위'에 있다라고 기재되는 경우에 상기 어떤 층은 다른 층 또는 반도체 기판)에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 층이 개재되어 질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 6은 본 발명에 따른 반도체 소자의 금속배선 구조를 나타내는 단면도이다.
하부배선이 형성된 반도체 기판(10)의 상부에는 층간 절연막(20)이 형성되어 있고, 상기 층간 절연막(20)에는 상기 하부배선을 노출시키는 트렌치(100)가 형성되어 있다.
상기 트렌치(100)가 형성된 층간 절연막(20) 상에는 구리물질의 확산을 방지하기 위한 확산 방지막(30)이 형성되어 있다.
상기 확산 방지막(30) 상에는 Cu-Al 합금막(60)이 형성되어 있으며, 상기 합금막(60) 상에는 구리 금속배선(70)이 형성되어 있다.
상기와 같이 확산 방지막(30)과 구리 금속배선(70) 사이에 상기 Cu-Al 합금막(60)이 형성되어 상기 확산 방지막(30)과 구리 금속배선(70)의 계면의 접착력을 향상시켜 소자의 신뢰성을 확보할 수 있다.
상기와 같은 구조를 가지는 반도체 소자의 금속배선의 형성방법을 도 1 내지 도 6을 참조하여 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 먼저 하부배선이 형성된 반도체 기판(10) 상에 산화막과 같은 층간 절연막(20)을 형성하고 식각공정에 의하여 하부배선을 노출시키는 트렌치(100)를 형성한다.
여기서, 도면에 도시하지 않았으나, 통상의 공정을 이용하여 반도체 기판(10)의 활성영역을 정의하기 위하여 반도체 기판(10)의 필드 영역에 필드 산화막을 형성하고 상기 활성영역에 트랜지스터의 소스/드레인과 게이트 전극 등을 미리 형성한다.
이어서 듀얼 다마신(Dual Damascene) 공정을 이용한 패턴을 형성하여 상기 하부배선을 노출시키는 트렌치(100)를 형성한다.
그 다음, 도 2에 도시된 바와 같이, 상기 트렌치(100)가 형성된 층간 절연막(20) 상으로 상기 트렌치(100)의 매립 물질인 구리의 확산을 방지하기 위해 확산 방지막(30)을 형성한다. 상기 확산 방지막(30)은 화학적 기상증착(PVD), 물리적 기상증착(CVD) 도는 원자층 증착(ALD) 방법을 이용하여 Ta, TaN, TiSiN 또는 TaSiN등을 형성한다.
그리고, 상기 확산 방지막(30) 상에 후속 공정인 금속물질의 증착이 용이하게 이루어지도록 상기 확산 방지막(30)의 단차를 따라, 구리 시드막(40)을 형성한다. 상기 구리 시드막(40)은 화학적 기상증착(PVD), 물리적 기상증착(CVD) 도는 원자층 증착(ALD) 방법을 이용하여 형성한다.
그 다음, 도 3에 도시된 바와 같이, 상기 구리 시드막(40) 상으로 알루미늄 도펀트를 이온주입 방법에 의하여 주입시킨다. 이때, 상기 알루미늄은 Al2O3를 기화시키거나 또는 Trimethyl Al(TMA)를 통해 알루미늄 도펀트를 만든다. 또한, 이온주입시 공정조건은 에너지는 3~7keV이고, 이온 주입량은 1015~1016 ion/cm2 이며, 틸트 각도는 0°로 주입되어 상기 구리 시드막(40) 상에 알루미늄 이온(50)이 고르게 분포되어 진다.
여기서, 상기 알루미늄 이온(50)을 주입하는 이유는, 알루미늄은 Al2O3과 같은 치밀한 보호피막이 있으며, 또한 접착력이 우수하기 때문에 후속공정인 구리 금속배선(70)과 확산 방지막(30)의 접착력을 향상시키기 위함이다.
상기와 같이, 알루미늄 도펀트를 상기 구리 시드막(40) 상으로 이온주입하면 상기 알루미늄 도펀트들은 일부는 상기 구리 시드막(40) 내부로 주입되고 일부는 상기 구리 시드막(40)의 표면에 형성된 상태가 된다.
그 다음, 도 5에 도시된 바와 같이, 상기 알루미늄 도펀트가 형성된 층간 절연막(20) 상으로 금속배선 형성을 위한 물질인 구리를 전기화학도금(Electro Chemical Plating:ECP)방법 또는 물리적 기상증착 방법으로 구리 금속배선(70)을 형성한다.
그 다음, 도 6에 도시된 바와 같이, 상기 구리 금속배선(70)이 형성된 층간 절연막(20) 상으로 열처리 공정을 진행한다.
상기 열처리 공정을 진행하면 상기 알루미늄 도펀트과 상기 구리가 반응함으로써 상기 확산 방지막(30)과 구리 금속배선(70) 사이에 Cu-Al 합금막(60)이 형성된다. 이때, 상기 알루미늄은 구리와 1:2로 반응하여 Cu2Al이 형성되는데, 이는 구리와 알루미늄의 결정구조가 같고 격자상수가 유사하여 자발적 열반응에 의해 쉽게 형성되다.
여기서, 상기 열처리 공정시 온도는 100~300℃이며, 산화를 방지하기 위해 질소(N2) 가스를 주입하거나 103~107 torr의 진공분위기에서 공정을 수행한다.
따라서, 열처리 공정을 통해 상기 확산 방지막(30)의 구리 금속배선(70) 사이에 Cu-Al 합금막(60)이 형성되어 그 경계면의 접착력이 향상되어 소자의 신뢰성을 확보할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 않는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 금속배선 구조 및 그의 형성방법은, 다마신 패턴에 의한 트렌치에 확산 방지막과 구리 시드막의 증착 후 이온주입공정에 의하여 알루미늄 도펀트를 주입하고 구리 금속배선 형성 후 열처리 공정에 의하여 안정적인 Cu-Al 합금막을 형성함으로써, 구리 금속배선과 상기 확산 방지막의 접착력을 향상시켜, 65nm 이하로 축소된 반도체 소자의 구리금속배선의 신뢰성을 향상시켰다.

Claims (11)

  1. 하부배선이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 하부배선을 노출시키는 트렌치를 형성하는 단계;
    상기 층간 절연막 상으로 확산 방지막을 형성하는 단계;
    상기 확산 방지막 상으로 구리 시드막을 형성하는 단계;
    상기 구리 시드막 상에 금속 도펀트를 이온 주입하는 단계;
    상기 알루미늄 이온이 주입된 층간 절연막 상으로 구리 금속배선을 형성하고 열처리 공정을 수행하여 상기 구리 시드막과 상기 금속 도펀트의 합금막을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 금속 도펀트는 알루미늄 이온인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서,
    상기 합금막은 Cu-Al 합금막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제2항에 있어서,
    상기 알루미늄 이온은 Al2O3 또는 Trimethyl Aluminium인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제3항에 있어서,
    상기 알루미늄 이온 주입 시 에너지는 3~7keV인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제3항에 있어서,
    상기 알루미늄 이온의 주입량은 1015~ 1016 ion/cm 인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제1항에 있어서,
    상기 합금막은 Cu2Al의 형태로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제1항에 있어서,
    상기 열처리 공정시 온도는 100~300℃이고 압력은 10-3~10-7 torr 에서 진행되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제1항에 있어서,
    상기 열처리 공정시 질소 가스가 주입되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 하부배선을 포함하는 반도체 기판 상에 형성된 층간 절연막;
    상기 층간 절연막에 형성된 트렌치;
    상기 트렌치가 형성된 층간 절연막 상에 형성된 확산 방지막;
    상기 확산 방지막 상에 형성된 합금막;
    상기 합금막 상에 형성된 구리배선을 포함하는 반도체 소자의 금속배선 구조.
  11. 제10항에 있어서,
    상기 합금막은 Cu-Al 합금막인 것을 특징으로 하는 반도체 소자의 금속배선 구조.
KR20060135567A 2006-12-27 2006-12-27 반도체 소자의 금속배선 구조 및 그의 형성방법 KR100845715B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20060135567A KR100845715B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속배선 구조 및 그의 형성방법
US11/893,009 US20080157375A1 (en) 2006-12-27 2007-08-13 Semiconductor device having a metal interconnection and method of fabricating the same
CNA2007101537220A CN101211822A (zh) 2006-12-27 2007-09-14 具有金属互连的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060135567A KR100845715B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속배선 구조 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20080060928A true KR20080060928A (ko) 2008-07-02
KR100845715B1 KR100845715B1 (ko) 2008-07-10

Family

ID=39611717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060135567A KR100845715B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속배선 구조 및 그의 형성방법

Country Status (2)

Country Link
KR (1) KR100845715B1 (ko)
CN (1) CN101211822A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376633A (zh) * 2010-08-26 2012-03-14 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102468266A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN102956541B (zh) * 2011-08-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN104112701B (zh) * 2013-04-18 2017-05-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108428682B (zh) * 2018-04-13 2020-08-18 江西江铃集团新能源汽车有限公司 一种功率模组及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
JP2004014626A (ja) * 2002-06-04 2004-01-15 Applied Materials Inc シード膜及びその形成方法、Ｃｕ配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。
JP2006165378A (ja) * 2004-12-09 2006-06-22 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100845715B1 (ko) 2008-07-10
CN101211822A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
US7413991B2 (en) Damascene process at semiconductor substrate level
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
TWI423387B (zh) 形成具有擴散阻障堆疊之半導體裝置之方法及其結構
US8836126B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
KR100845715B1 (ko) 반도체 소자의 금속배선 구조 및 그의 형성방법
US7087524B2 (en) Method of forming copper wiring in semiconductor device
KR100744670B1 (ko) 반도체 소자 제조방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
JP2005050859A (ja) 半導体装置の製造方法
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100914975B1 (ko) 반도체 소자의 금속배선 형성방법
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR101006522B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
CN108695237B (zh) 一种半导体器件及其制作方法
US20080153284A1 (en) Method of Manufacturing Semiconductor Device
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100741271B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20090034037A (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20030000828A (ko) 반도체 소자의 금속 배선 형성방법
KR20080001461A (ko) 반도체 소자의 알루미늄 배선층 형성방법
KR20100026406A (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee