JP2011009769A - 半導体デバイスおよびその構造体の製造方法 - Google Patents
半導体デバイスおよびその構造体の製造方法 Download PDFInfo
- Publication number
- JP2011009769A JP2011009769A JP2010184816A JP2010184816A JP2011009769A JP 2011009769 A JP2011009769 A JP 2011009769A JP 2010184816 A JP2010184816 A JP 2010184816A JP 2010184816 A JP2010184816 A JP 2010184816A JP 2011009769 A JP2011009769 A JP 2011009769A
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- conductive
- region
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板202上に第1の絶縁材が堆積され、この上に、犠牲部分を有する第2の絶縁材232が堆積される。上記第1および第2の絶縁層内に、導電線210がダマシン法により形成される。犠牲部分となる第1の絶縁材を除去するために第2の絶縁材が処理され開口部238が形成される。そして第1の絶縁材が除去されて、導電線間に空隙242が形成される。第2の絶縁材は、堆積時には不透過性であるが、処理後により透過性とし、これを介して犠牲部分を除去する。第2の絶縁材の処理はエッチングによる開口、あるいは熱感受性成分のアニールによる除去である。
【選択図】図11
Description
本発明は、一般的には半導体デバイスの製造、特に配線層の絶縁材の形成に関する。
半導体デバイスは、例えばコンピュータ、携帯電話、パーソナル演算装置、その他多くのアプリケーション等、様々な電子アプリケーションに使用されている。例えば家庭用、産業用、および車両用デバイスは、かつては機械部品のみを備えていたが、現在では半導体デバイスを必要とする電子部品を備えている。
本発明は、半導体デバイスおよびその構造体の導電線間に空隙を形成するための新規な方法であり、その好適な実施形態によれば、既述した問題を解決または回避することができ、且つ、技術的優位性を満たすことができる。
本発明およびその利点をより完全に理解するために、添付図面と共に、以下の詳細な説明を参照されたい。添付図面は以下の通りである:
図1〜図4は、安定性を得るために比誘電率の高いキャップ層を必要とする、従来技術による方法を用いて空隙を形成する際の様々な段階を示す断面図である。
現時点において好ましい実施形態の実施および用法について以下に詳述する。しかし本発明は、様々な具体的状況において応用かつ実施可能な概念を提供していることについて理解されたい。本明細書において説明する具体的な実施形態は、本発明を実施および使用するための具体的な方法を単に例証したものであって、本発明の範囲を限定するものではない。
Claims (36)
- 半導体デバイスの製造方法であって、
基板を準備する準備工程と、
上記基板の上に複数の導電線を形成する導電線形成工程と、
上記基板の上であって、上記導電線と導電線との間に、第1の絶縁材を堆積させる第1堆積工程と、
上記第1の絶縁材の上であって、上記導電線と導電線との間に、犠牲部分を有する第2の絶縁材を堆積させる第2堆積工程と、
上記第2の絶縁材の上記犠牲部分を除去する犠牲部分除去工程と、
上記第1の絶縁材の少なくとも一部を除去して、上記導電線と導電線との間に空隙を設ける第1除去工程とを含むことを特徴とする製造方法。 - 上記第2堆積工程には、不透過性の材料を堆積させる工程が含まれ、
上記犠牲部分除去工程には、上記第2の絶縁材の内部に気孔または開口部を形成して、上記第2堆積工程で堆積した上記第2の絶縁材を透過性にする工程が含まれることを特徴とする請求項1に記載の製造方法。 - 上記第1除去工程には、上記第2の絶縁材に形成された上記気孔または開口部を通じて上記第1の絶縁材を除去する工程が含まれることを特徴とする請求項2に記載の製造方法。
- 上記導電線形成工程では、減法エッチングまたはダマシンプロセスが用いられることを特徴とする請求項1に記載の製造方法。
- 上記導電線形成工程には、
上記基板の上に犠牲絶縁材料を蒸着させる工程と、
蒸着した該犠牲絶縁材料の層に、上記複数の導電線のためのパターンを形成する工程と、
上記パターンを形成する工程の後に、上記犠牲絶縁材料の層の上に導電性材料を蒸着する工程と、
上記犠牲絶縁材料の層の最上面から余剰な導電性材料を除去する工程と、
上記余剰な導電性材料を除去する工程の後に、上記犠牲絶縁材料を除去する工程とが含まれることを特徴とする請求項1に記載の製造方法。 - 上記第1除去工程では、上記第1の絶縁材を全て除去することを特徴とする請求項1に記載の製造方法。
- 上記第1除去工程の後に、
上記第2の絶縁材および上記複数の導電線の上に、第1キャップ層を形成する第1キャップ層形成工程をさらに含むことを特徴とする請求項1に記載の製造方法。 - 上記第1キャップ層形成工程には、500オングストローム以下のSiCN、SiNまたは酸化物を形成する工程が含まれることを特徴とする請求項7に記載の製造方法。
- 上記第1キャップ層形成工程の前、上記犠牲部分除去工程の前、もしくは、該第1キャップ層形成工程および犠牲部分除去工程の前に、各々の上記導電線の上に、第2キャップ層を形成する第2キャップ層形成工程を含むことを特徴とする請求項8に記載の製造方法。
- 上記第2キャップ層形成工程には、各々の上記導電線の上に、200オングストローム以下のCoW、CoWPまたはTaNを形成する工程が含まれることを特徴とする請求項9に記載の製造方法。
- 上記第1堆積工程には、2,000オングストローム以下のポリノルボルネン、非感光性化学製品または他の有機ポリマーを形成する工程が含まれることを特徴とする請求項1に記載の製造方法。
- 上記第2堆積工程には、約600オングストローム以下のSiCO、有機ポリマー、ポリプロピレン、ポリオキシメチレン、SiO2 、スピンオンガラス、ポロゲン高含有の低誘電率材料、または、シリコンを10〜20%含有するシロキサン有機コポリマーを形成する工程が含まれることを特徴とする請求項1に記載の製造方法。
- 上記第1堆積工程で堆積させる上記第1の絶縁材の厚みを第1の厚みとし、上記第2堆積工程で堆積させる上記第2の絶縁材の厚みを第2の厚みとし、上記導電線形成工程で形成する上記複数の導電線の厚みを第3の厚みとした場合、該第1の厚みは、該第3の厚みの25〜50%であり、該第2の厚みは、第3の厚みの50〜75%であることを特徴とする請求項1に記載の製造方法。
- 上記第2の絶縁材の犠牲部分は、複数の開口部を有する第2の絶縁材の部分を有しており、
上記犠牲部分除去工程では、反応性イオンエッチング(RIE)を行い、
上記RIEでは、上記第2の絶縁材に上記複数の開口部を形成することを特徴とする請求項1に記載の製造方法。 - 上記第2の絶縁材の犠牲部分は、該第2の絶縁材における熱感受性成分を含んでおり、
上記犠牲部分除去工程では、200〜400℃で0.5〜60分間アニーリングする工程を含んでおり、該アニーリングする工程では、上記熱感受性成分を除去することを特徴とする請求項1に記載の製造方法。 - 上記犠牲部分除去工程では、炭素、ポリノルボルネン、SiCO、SiO2 、有機ポリマーまたはポリオキシメチレンを除去することを特徴とする請求項1に記載の製造方法。
- 上記第1除去工程には、400℃以上で0.5〜60分間の、RIE工程もしくはアニーリング工程が含まれることを特徴とする請求項1に記載の製造方法。
- 上記基板は、第1の領域及び第2の領域を有しており、
上記犠牲部分除去工程の前に、上記第1の領域をマスキングする工程を含んでおり、
上記犠牲部分除去工程の後には、該第2の領域における第2の絶縁材は透過性となっており、第1の領域における第2の絶縁材は不透過性となっていることを特徴とする請求項1に記載の製造方法。 - 上記第1除去工程では、上記基板の上記第2の領域における上記第1の絶縁材の少なくとも一部を除去する一方、上記第1の領域における上記第1の絶縁材は除去しないことを特徴とする請求項18に記載の製造方法。
- 導電性材料を用いて、上記基板の上記第1の領域では広間隔を設けて上記複数の導電線を形成し、且つ上記基板の上記第2の領域では狭間隔を設けて上記複数の導電線を形成する、もしくは、上記基板の上記第1の領域では狭間隔を設けて上記複数の導電線を形成し、且つ上記基板の上記第2の領域では広間隔を設けて上記複数の導電線を形成することを特徴とする請求項19に記載の製造方法。
- 上記犠牲部分除去工程では、リソグラフィ法、縮小方法を利用したリソグラフィ法、加熱除去、O2 プラズマ処理、熱処理、アニール処理または反応性イオンエッチング(RIE)が行われることを特徴とする請求項1に記載の製造方法。
- 上記第1除去工程では、反応性イオンエッチング(RIE)、加熱処理、O2 プラズマ処理、熱補助を用いたO2 プラズマ処理または熱分解処理によって、上記第1の絶縁材の少なくとも一部を除去することを特徴とする請求項1に記載の製造方法。
- 上記犠牲部分除去工程では、リソグラフィの光学系が有する分解能によって形成される開口のサイズよりも小さいサイズを有する上記開口部を形成することを特徴とする請求項1に記載の製造方法。
- 上記小さいサイズを有する開口部を、リフロー処理を用いて形成することを特徴とする請求項23に記載の製造方法。
- 上記小さいサイズを有する開口部を、三菱電機株式会社製のRELACSTM、またはシーメンス・アクチエンゲゼルシャフト社(Siemens Aktiengesellschaft)製のCARLTMの製品を用いて形成することを特徴とする請求項23に記載の製造方法。
- 半導体デバイスの製造方法であって、
基板を準備する準備工程と、
上記基板の上に、第1の絶縁材を堆積させる第1堆積工程と、
上記第1の絶縁材の上に、最上面を有し、且つ犠牲部分を有する第2の絶縁材を堆積させる第2堆積工程と
堆積した上記第1の絶縁材および第2の絶縁材をパターニングするパターニング工程と、
上記パターニング工程によってパターニングされた第1の絶縁材および第2の絶縁材に導電性材料を堆積させる導電性材料堆積工程と、
上記第2の絶縁材の上記最上面から、上記導電性材料を除去し、パターニングされた第1の絶縁材および第2の絶縁材の内部に上記導電性材料を残す導電性材料残留工程と、
上記第2の絶縁材の上記犠牲部分を除去する犠牲部分除去工程と、
上記第1の絶縁材の少なくとも一部を除去する第1除去工程とを含むことを特徴とする製造方法。 - 上記パターニングされた第2の絶縁材の間にある上記導電性材料は、複数の導電線を構成しており、
上記第1除去工程には、上記第2の絶縁材の真下であって、上記導電線と導電線との間に、空隙を設ける工程が含まれることを特徴とする請求項26に記載の製造方法。 - 上記犠牲部分除去工程では、リソグラフィ法、縮小方法を利用したリソグラフィ法、加熱除去、O2 プラズマ処理、熱処理、アニール処理または反応性イオンエッチング(RIE)が行われることを特徴とする請求項26に記載の製造方法。
- 上記第1除去工程では、反応性イオンエッチング(RIE)、加熱処理、O2 プラズマ処理、熱補助を用いたO2 プラズマ処理または熱分解処理によって、上記第1の絶縁材の少なくとも一部を除去することを特徴とする請求項26に記載の製造方法。
- 上記犠牲部分除去工程では、リソグラフィ法、縮小方法を利用したリソグラフィ法を用いて、リソグラフィの光学系が有する分解能によって形成される開口のサイズよりも小さいサイズを有する上記開口部を形成することを特徴とする請求項28に記載の製造方法。
- 上記小さいサイズを有する開口部を、リフロー処理を用いて形成することを特徴とする請求項30に記載の製造方法。
- 上記小さいサイズを有する開口部を、三菱電機株式会社製のRELACSTM、またはシーメンス・アクチエンゲゼルシャフト社(Siemens Aktiengesellschaft)製のCARLTMの製品を用いて形成することを特徴とする請求項30に記載の製造方法。
- 第1の領域および第2の領域を有する基板と、
最上部を有する複数の第1の導電線を構成する、上記基板の上に設けられた複数の導電線と、
上記第1の導電線と第1の導電線との間であって、上記最上部付近に設けられ、上記第1の領域では透過性であり、上記第2の領域では不透過性である第1の絶縁材と、
上記第1の絶縁材の真下であって、上記第1の領域における上記第1の導電線と第1の導電線との間に設けられた第2の絶縁材と、
上記第1の絶縁材の真下であって、上記第2の領域における上記第1の導電線と第1の導電線との間の空隙と、が設けられていることを特徴とする半導体デバイス。 - 上記複数の導電線は、上記基板の上記第1の領域において広間隔を設けて形成されているとともに、上記基板の上記第2の領域において狭間隔を設けて形成されている、もしくは、上記基板の上記第1の領域において狭間隔を設けて形成されているとともに、上記基板の上記第2の領域において広間隔を設けて形成されていることを特徴とする請求項33に記載の半導体デバイス。
- 上記第1の絶縁材の上、および上記複数の導電線の上に、絶縁材料を含む第1キャップ層を備えていることを特徴とする請求項33に記載の半導体デバイス。
- 上記第1キャップ層の真下であって上記複数の導電線の上に、絶縁材料を含む第1キャップ層を備えていることを特徴とする請求項35に記載の半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/151,134 US7629225B2 (en) | 2005-06-13 | 2005-06-13 | Methods of manufacturing semiconductor devices and structures thereof |
US11/151,134 | 2005-06-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163346A Division JP2006352124A (ja) | 2005-06-13 | 2006-06-13 | 半導体デバイスおよびその構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009769A true JP2011009769A (ja) | 2011-01-13 |
JP5308414B2 JP5308414B2 (ja) | 2013-10-09 |
Family
ID=37198931
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163346A Pending JP2006352124A (ja) | 2005-06-13 | 2006-06-13 | 半導体デバイスおよびその構造体の製造方法 |
JP2010184816A Expired - Fee Related JP5308414B2 (ja) | 2005-06-13 | 2010-08-20 | 半導体デバイスおよびその構造体の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163346A Pending JP2006352124A (ja) | 2005-06-13 | 2006-06-13 | 半導体デバイスおよびその構造体の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US7629225B2 (ja) |
EP (3) | EP1926140A3 (ja) |
JP (2) | JP2006352124A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140101986A (ko) * | 2013-02-13 | 2014-08-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR20170067749A (ko) | 2014-10-10 | 2017-06-16 | 도레이 카부시키가이샤 | 폴리이미드 용액, 내열성 부직포 및 그 제조 방법 |
JP2018125396A (ja) * | 2017-01-31 | 2018-08-09 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8399349B2 (en) * | 2006-04-18 | 2013-03-19 | Air Products And Chemicals, Inc. | Materials and methods of forming controlled void |
US20080026541A1 (en) * | 2006-07-26 | 2008-01-31 | International Business Machines Corporation | Air-gap interconnect structures with selective cap |
US7960290B2 (en) * | 2007-05-02 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a semiconductor device |
FR2926294B1 (fr) * | 2008-01-16 | 2010-08-13 | Commissariat Energie Atomique | Procede de realisation de cavites d'air dans des microstructures |
US8329573B2 (en) | 2008-05-06 | 2012-12-11 | Gautham Viswanadam | Wafer level integration module having controlled resistivity interconnects |
SG156550A1 (en) * | 2008-05-06 | 2009-11-26 | Gautham Viswanadam | Wafer level integration module with interconnects |
FR2931015B1 (fr) * | 2008-05-06 | 2010-08-20 | Commissariat Energie Atomique | Procede de realisation de cavites d'air dans des microstructures, notamment du type structures d'interconnexions a cavites d'air pour circuit integre |
JP4929254B2 (ja) * | 2008-09-02 | 2012-05-09 | 株式会社東芝 | 半導体装置の製造方法 |
US8227336B2 (en) * | 2009-01-20 | 2012-07-24 | International Business Machines Corporation | Structure with self aligned resist layer on an interconnect surface and method of making same |
KR101517851B1 (ko) | 2009-03-26 | 2015-05-06 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
KR101298114B1 (ko) * | 2009-06-02 | 2013-08-20 | 한국과학기술원 | Mems 또는 mems 소자의 패키지 및 패키징 방법 |
CN102891100B (zh) * | 2011-07-22 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离结构及其形成方法 |
KR20130025207A (ko) * | 2011-09-01 | 2013-03-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
CN103839821B (zh) * | 2012-11-27 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
KR20140072434A (ko) * | 2012-12-04 | 2014-06-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 이의 제조방법 |
KR102037830B1 (ko) * | 2013-05-20 | 2019-10-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9142451B2 (en) * | 2013-09-16 | 2015-09-22 | Globalfoundries Inc. | Reduced capacitance interlayer structures and fabrication methods |
KR102167603B1 (ko) | 2014-01-06 | 2020-10-19 | 삼성전자주식회사 | 배선 구조물 형성 방법 및 반도체 장치의 제조 방법 |
KR20150090472A (ko) | 2014-01-29 | 2015-08-06 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
US10147639B2 (en) | 2014-12-22 | 2018-12-04 | Intel Corporation | Via self alignment and shorting improvement with airgap integration capacitance benefit |
US10177031B2 (en) | 2014-12-23 | 2019-01-08 | International Business Machines Corporation | Subtractive etch interconnects |
US9824982B1 (en) | 2016-08-09 | 2017-11-21 | International Business Machines Corporation | Structure and fabrication method for enhanced mechanical strength crack stop |
US10727114B2 (en) | 2017-01-13 | 2020-07-28 | International Business Machines Corporation | Interconnect structure including airgaps and substractively etched metal lines |
CN110277389B (zh) * | 2018-03-14 | 2021-10-08 | 联华电子股份有限公司 | 具有导电线的半导体结构以及停止层的制作方法 |
CN113013141A (zh) * | 2019-12-18 | 2021-06-22 | 台湾积体电路制造股份有限公司 | 半导体结构 |
JP7390194B2 (ja) * | 2020-01-17 | 2023-12-01 | 東京エレクトロン株式会社 | エアギャップ形成方法 |
CN111474756B (zh) * | 2020-05-27 | 2022-11-08 | 成都中电熊猫显示科技有限公司 | 显示面板及其制造方法 |
US11462406B2 (en) * | 2020-07-29 | 2022-10-04 | Nanya Technology Corporation | Semiconductor device structure with fine boron nitride spacer patterns and method for forming the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207055A (ja) * | 1990-11-30 | 1992-07-29 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH0846035A (ja) * | 1994-05-27 | 1996-02-16 | Texas Instr Inc <Ti> | 不混和性ゾル・ゲル・プロセスによる低誘電率層 |
JP2001326153A (ja) * | 2000-05-12 | 2001-11-22 | Nec Corp | レジストパターンの形成方法 |
JP2002057084A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 半導体装置の製造方法および露光用マスク |
US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
WO2004061948A2 (en) * | 2002-12-20 | 2004-07-22 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device and structure thereof |
JP2004214648A (ja) * | 2002-12-27 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造 |
JP2004266244A (ja) * | 2002-09-13 | 2004-09-24 | Rohm & Haas Electronic Materials Llc | エアギャップ形成 |
JP2004273790A (ja) * | 2003-03-10 | 2004-09-30 | Sony Corp | 半導体装置の製造方法 |
JP2005217420A (ja) * | 2004-01-30 | 2005-08-11 | Internatl Business Mach Corp <Ibm> | 低い有効誘電率を有する半導体デバイス及びその製造方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722583A (ja) | 1992-12-15 | 1995-01-24 | Internatl Business Mach Corp <Ibm> | 多層回路装置 |
US5461003A (en) | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
RU2204181C2 (ru) | 1997-01-21 | 2003-05-10 | Джорджиэ Тек Рисеч Копэрейшн | Полупроводниковое устройство (варианты) и способ формирования воздушных зазоров внутри структуры (варианты) |
US6071805A (en) * | 1999-01-25 | 2000-06-06 | Chartered Semiconductor Manufacturing, Ltd. | Air gap formation for high speed IC processing |
US6150232A (en) * | 1999-02-05 | 2000-11-21 | Chartered Semiconductor Manufacturing Ltd. | Formation of low k dielectric |
US6130151A (en) * | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
US6255712B1 (en) | 1999-08-14 | 2001-07-03 | International Business Machines Corporation | Semi-sacrificial diamond for air dielectric formation |
US6815329B2 (en) | 2000-02-08 | 2004-11-09 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
US6265321B1 (en) * | 2000-04-17 | 2001-07-24 | Chartered Semiconductor Manufacturing Ltd. | Air bridge process for forming air gaps |
US6413852B1 (en) | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
US6486058B1 (en) | 2000-10-04 | 2002-11-26 | Integrated Device Technology, Inc. | Method of forming a photoresist pattern using WASOOM |
US6734094B2 (en) | 2002-04-29 | 2004-05-11 | Intel Corporation | Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation |
DE10223361C1 (de) * | 2002-05-25 | 2003-12-24 | Bosch Gmbh Robert | Kommutator für Elektromotoren |
JP2004061948A (ja) | 2002-07-30 | 2004-02-26 | Fuji Photo Film Co Ltd | 熱現像感光材料および画像形成法 |
US6867125B2 (en) * | 2002-09-26 | 2005-03-15 | Intel Corporation | Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material |
US7294934B2 (en) * | 2002-11-21 | 2007-11-13 | Intel Corporation | Low-K dielectric structure and method |
US6943121B2 (en) | 2002-11-21 | 2005-09-13 | Intel Corporation | Selectively converted inter-layer dielectric |
US6861332B2 (en) * | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
US6764919B2 (en) * | 2002-12-20 | 2004-07-20 | Motorola, Inc. | Method for providing a dummy feature and structure thereof |
US7238604B2 (en) * | 2003-04-24 | 2007-07-03 | Intel Corporation | Forming thin hard mask over air gap or porous dielectric |
US7115534B2 (en) * | 2003-05-19 | 2006-10-03 | Applied Materials, Inc. | Dielectric materials to prevent photoresist poisoning |
US6693355B1 (en) | 2003-05-27 | 2004-02-17 | Motorola, Inc. | Method of manufacturing a semiconductor device with an air gap formed using a photosensitive material |
US20040248400A1 (en) | 2003-06-09 | 2004-12-09 | Kim Sun-Oo | Composite low-k dielectric structure |
KR100546137B1 (ko) * | 2003-06-30 | 2006-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
US7361991B2 (en) * | 2003-09-19 | 2008-04-22 | International Business Machines Corporation | Closed air gap interconnect structure |
US7071532B2 (en) | 2003-09-30 | 2006-07-04 | International Business Machines Corporation | Adjustable self-aligned air gap dielectric for low capacitance wiring |
US6875685B1 (en) | 2003-10-24 | 2005-04-05 | International Business Machines Corporation | Method of forming gas dielectric with support structure |
US7084479B2 (en) * | 2003-12-08 | 2006-08-01 | International Business Machines Corporation | Line level air gaps |
US7078814B2 (en) * | 2004-05-25 | 2006-07-18 | International Business Machines Corporation | Method of forming a semiconductor device having air gaps and the structure so formed |
US7285474B2 (en) * | 2004-09-16 | 2007-10-23 | International Business Machines Corporation | Air-gap insulated interconnections |
US7125782B2 (en) * | 2004-10-14 | 2006-10-24 | Infineon Technologies Ag | Air gaps between conductive lines for reduced RC delay of integrated circuits |
KR100987678B1 (ko) | 2004-12-03 | 2010-10-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
-
2005
- 2005-06-13 US US11/151,134 patent/US7629225B2/en not_active Expired - Fee Related
-
2006
- 2006-06-09 EP EP08101681A patent/EP1926140A3/en not_active Ceased
- 2006-06-09 EP EP08167853A patent/EP2015355A3/en not_active Ceased
- 2006-06-09 EP EP06115226A patent/EP1739737A1/en not_active Ceased
- 2006-06-13 JP JP2006163346A patent/JP2006352124A/ja active Pending
-
2009
- 2009-10-15 US US12/579,807 patent/US8013364B2/en not_active Expired - Fee Related
- 2009-11-13 US US12/618,567 patent/US8148235B2/en not_active Expired - Fee Related
-
2010
- 2010-08-20 JP JP2010184816A patent/JP5308414B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-25 US US13/190,310 patent/US9401322B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207055A (ja) * | 1990-11-30 | 1992-07-29 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH0846035A (ja) * | 1994-05-27 | 1996-02-16 | Texas Instr Inc <Ti> | 不混和性ゾル・ゲル・プロセスによる低誘電率層 |
JP2001326153A (ja) * | 2000-05-12 | 2001-11-22 | Nec Corp | レジストパターンの形成方法 |
US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
JP2002057084A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 半導体装置の製造方法および露光用マスク |
JP2004266244A (ja) * | 2002-09-13 | 2004-09-24 | Rohm & Haas Electronic Materials Llc | エアギャップ形成 |
WO2004061948A2 (en) * | 2002-12-20 | 2004-07-22 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device and structure thereof |
JP2004214648A (ja) * | 2002-12-27 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造 |
JP2004273790A (ja) * | 2003-03-10 | 2004-09-30 | Sony Corp | 半導体装置の製造方法 |
JP2005217420A (ja) * | 2004-01-30 | 2005-08-11 | Internatl Business Mach Corp <Ibm> | 低い有効誘電率を有する半導体デバイス及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140101986A (ko) * | 2013-02-13 | 2014-08-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR102003881B1 (ko) | 2013-02-13 | 2019-10-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR20170067749A (ko) | 2014-10-10 | 2017-06-16 | 도레이 카부시키가이샤 | 폴리이미드 용액, 내열성 부직포 및 그 제조 방법 |
JP2018125396A (ja) * | 2017-01-31 | 2018-08-09 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1739737A1 (en) | 2007-01-03 |
EP1926140A2 (en) | 2008-05-28 |
EP1926140A3 (en) | 2008-07-09 |
US9401322B2 (en) | 2016-07-26 |
US20100032841A1 (en) | 2010-02-11 |
US7629225B2 (en) | 2009-12-08 |
US20060281295A1 (en) | 2006-12-14 |
US8013364B2 (en) | 2011-09-06 |
EP2015355A2 (en) | 2009-01-14 |
US20100144112A1 (en) | 2010-06-10 |
EP2015355A3 (en) | 2010-01-06 |
US20110278730A1 (en) | 2011-11-17 |
JP2006352124A (ja) | 2006-12-28 |
JP5308414B2 (ja) | 2013-10-09 |
US8148235B2 (en) | 2012-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308414B2 (ja) | 半導体デバイスおよびその構造体の製造方法 | |
US10141220B2 (en) | Via patterning using multiple photo multiple etch | |
JP4425432B2 (ja) | 半導体装置の製造方法 | |
US9159610B2 (en) | Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same | |
US9484257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US9576894B2 (en) | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same | |
CN105023908A (zh) | 复合接触插塞结构及其制造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
US10332787B2 (en) | Formation method of interconnection structure of semiconductor device | |
CN106941092B (zh) | 集成电路结构及其形成方法 | |
US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
US11101175B2 (en) | Tall trenches for via chamferless and self forming barrier | |
US10177091B2 (en) | Interconnect structure and method of forming | |
US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
CN102034733A (zh) | 互连结构及其形成方法 | |
JP2002170881A (ja) | 半導体装置及びその製造方法 | |
US11361974B2 (en) | Method for forming semiconductor structure | |
US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
US20230099965A1 (en) | Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via | |
US10811310B2 (en) | Metal spacer self aligned double patterning with airgap integration | |
CN102044471A (zh) | 互连结构及其形成方法 | |
KR20230085819A (ko) | 패터닝 프로세스를 위한 막 성막 | |
TW413899B (en) | Manufacturing process of unlanded via | |
JP2002050688A (ja) | 半導体装置およびその製造方法 | |
JP2006344626A (ja) | 半導体装置の製造方法およびデバイス形成基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130131 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5308414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |