JP2004273790A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004273790A
JP2004273790A JP2003062914A JP2003062914A JP2004273790A JP 2004273790 A JP2004273790 A JP 2004273790A JP 2003062914 A JP2003062914 A JP 2003062914A JP 2003062914 A JP2003062914 A JP 2003062914A JP 2004273790 A JP2004273790 A JP 2004273790A
Authority
JP
Japan
Prior art keywords
palladium
copper
wiring
plating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003062914A
Other languages
English (en)
Inventor
Hiroshi Horikoshi
浩 堀越
Yuji Segawa
雄司 瀬川
Takeshi Nogami
毅 野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003062914A priority Critical patent/JP2004273790A/ja
Publication of JP2004273790A publication Critical patent/JP2004273790A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】金属配線表面にキャップバリア層を形成する際に形成される触媒金属層の成膜膜選択性を高め、また触媒金属層を成膜する際の金属配線へのダメージを低減して、配線信頼性の向上を図る。
【解決手段】基板11上の絶縁膜12に形成された金属配線16上のみに、置換めっきにより触媒金属層17を形成した後、この触媒金属層17を利用した無電解めっきによりキャップバリア層18を金属配線16上に選択的に形成する工程を備えた半導体装置の製造方法であって、置換めっきにより触媒金属層17を形成する工程は、絶縁膜12上のゼータ電位と金属配線16上のゼータ電位とが異極性の電位となる触媒めっき液を用いた置換めっきにより行う。また、金属配線のダメージを低減するために、触媒金属層を形成する置換めっきに用いるパラジウム置換めっき液のパラジウム濃度および金属のエッチング量を最適化する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは触媒金属を用いて銅もしくは銅合金からなる配線のキャップバリア層を形成する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体基板は、デザインルールの縮小化にともない、配線容量を低減するために大規模集積回路の配線材料には銅(Cu)が適用されることが一般的となっていきている。特に、銅は比抵抗が1.8μΩcmと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程度高いという特徴を有している。このように、配線材料に銅を適用すると、配線容量の低減はもとより、配線の信頼性も向上することはよく知られている。
【0003】
一方、銅配線の適用には、銅拡散を抑制するために、誘電率の高い窒化シリコン(SiN)や炭化シリコン(SiC)等のバリア絶縁膜を必要する。しかしながら、これらのバリア絶縁膜は誘電率が高いため配線容量を上昇させるという不利がある。また、銅配線と上記バリア絶縁膜との界面はエレクトロマイグレーション(EM)耐性に弱いという不利もある。そのため、RC遅延(抵抗Rと容量Cによる配線の遅延)が大きくなるという問題を有している。
【0004】
上記のような不利を回避するために、銅配線上のみに銅の拡散を防止する材料膜を形成する試みがなされている。配線は金属材料であるため、そのキャップには金属系材料を使用する方法が広く使われている。例えば、窒化チタン(TiN)、チタンタングステン(TiW)等のバリアメタル材料を全面に成膜し、CMPにて銅配線部分のみバリアメタル材料を残す方法、選択タングステン−CVD法により銅配線上のみに選択的に成膜する方法等がある。
【0005】
また、無電解めっきによりコバルト系材料を銅上に成膜する方法も、一つの方法としてあげられる。例えば、RC遅延を改善し、エレクトロマイグレーション耐性に優れていて、銅の拡散防止性に優れている材料として、無電解めっきにより選択的に銅配線上のみに成膜できるコバルトタングステンリン(Co−W−P)が提案されている。(例えば、特許文献1参照。)。
【0006】
銅配線上へのコバルト系材料の無電解めっきによる被覆には、選択成膜の不完全性、触媒プロセスの銅配線へのダメージ等の技術的な障壁がある。選択性に関しては、第61回半導体集積回路シンポジウム予講集(2001)p.13−18に示されているように、無電解めっきされる下地をフッ酸等により、フィールド上をライトエッチングすることにより、解決されつつある。
【0007】
【特許文献1】
特開2001−230220号公報(第3−4頁、図1)
【0008】
【発明が解決しようとする課題】
上記選択性に関しては、前述したように、フッ酸による表面処理方法は一つの解であるが、今後、微細化の進む半導体ロードマップを考慮すると、0.1・m以下の配線スペースを有する配線が出現することは明らかであり、さらなる選択性が要求される。
【0009】
また、銅配線上へのコバルト系材料の被覆プロセスにおける触媒プロセスでは、銅配線へのダメージがあり、この問題は未だ解決されていない。触媒プロセスを用いる無電解めっきでは、その触媒にはパラジウム(Pd)を用いるのが一般的である。この触媒層を形成する無電解めっきにおいて、現在、広く使用されている触媒めっき液は、硫酸パラジウムめっき液、塩化パラジウムめっき液であり、これらのめっき液は、銅の電位−水素イオン指数pHの関係図〔例えば、プールベ線図:M.Pourbaix:「Atlas of Electrochemical Equilibrium」Pergamon Press〕によれば、銅イオンとして安定な状態となっている。半導体装置で使用される銅配線は、例えば、0.13μmノードの場合、配線幅が0.2μm以下、配線高さが0.5μm以下となり、さらに微細化が進むにしたがい、配線幅および高さともに縮小される。このような配線断面の小さい銅配線に対して、銅へのダメージが大きい場合、配線断面積の縮小になり、エレクトロマイグレーション(EM)やストレスマイグレーション(SM)等の配線信頼性を著しく劣化させる。そのためにも、銅へのダメージはできる限り少なくしなければならない。
【0010】
触媒プロセスとは、そもそも、置換めっきのことであり、下地である銅とパラジウムとを置換することが目的である。つまり、下地である銅をエッチングすることは避けられない。さらには、結合の弱い結晶粒界への侵食は、銅の結晶への侵食よりも顕著である。そのため、銅表面だけではなく、銅配線内部まで侵食する場合がある。その侵食により、配線を形成する銅には侵食穴によりボイドが発生し、配線の実効的な断面積を減少させ、エレクトロマイグレーション等の信頼性を著しく劣化させてしまう。さらに、その侵食を加速させる要因としては、パラジウム源として広く使用されている硫酸パラジウムや塩化パラジウム等である。すなわち、これらの薬液のpHは酸性側に大きく、銅の電位−水素イオン指数pHの関係図〔例えば、前記プールベ線図〕において、銅をイオン化する領域にある。
【0011】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【0012】
本発明の半導体装置の製造方法は、基板上の絶縁膜に形成された金属配線上のみに、置換めっきにより触媒金属層を形成した後、前記触媒金属層を利用した無電解めっきによりキャップバリア層を前記金属配線上に選択的に形成する工程を備えた半導体装置の製造方法であって、前記置換めっきにより触媒金属層を形成する工程は、前記絶縁膜上のゼータ電位と前記配線上のゼータ電位とが異極性の電位となる触媒めっき液を用いて前記置換めっきを行う製造方法である。前記触媒めっき液によるゼータ電位の制御は水素イオン指数pHにより行う。
【0013】
上記半導体装置の製造方法では、置換めっきにより触媒金属層を形成する工程は、絶縁膜上のゼータ電位と配線上のゼータ電位とが異極性の電位となる触媒めっき液を用いて置換めっきを行うことから、触媒めっき液中における絶縁膜上のゼータ電位と金属配線上のゼータ電位とが異極性の電位になる。そのため、触媒めっき液中の正のゼータ電位を有する物質は負に帯電している触媒金属イオンが付着しにくくなり、負のゼータ電位を有する物質は正に帯電している触媒金属イオンが付着しやすくなる。すなわち、めっき選択性の向上が図れる。この選択性とは、触媒金属を配線上には付着させる(成膜させる)が、絶縁膜上には付着させない(成膜させない)ようにすることである。そして、ゼータ電位は、触媒めっき液の水素イオン指数pHを、例えば、アンモニア水、テトラメチルアンモニウムヒドロキシド(TMAH)等を用いて調整することにより制御される。
【0014】
本発明の半導体装置の製造方法は、基板上の絶縁膜に形成された金属配線上のみに、パラジウム置換めっきにより触媒パラジウム層を形成した後、前記触媒パラジウム層を利用した無電解めっきによりキャップバリア層を前記金属配線上に選択的に形成する工程を備えた半導体装置の製造方法であって、前記パラジウム置換めっきに用いるパラジウム置換めっき液は、パラジウムの濃度が0.46ppm以上20ppm以下で、かつパラジウム置換めっきによる前記金属配線のエッチング量はパラジウム置換めっきを発生し得るエッチング量以上金属配線に欠陥を生じさないエッチング量以下である。前記パラジウム置換めっきによる前記金属配線のエッチング量は、3nm以上10nm以下である。
【0015】
上記半導体装置の製造方法では、パラジウム置換めっきに用いるパラジウム置換めっき液は、パラジウムの濃度が0.46ppm以上20ppm以下としたことから、無電解めっきにより銅表面にキャップバリア層が確実に成膜される量のパラジウム層を形成することが可能になる。かつパラジウム置換めっきによる金属配線のエッチング量はパラジウム置換めっきを発生し得るエッチング量以上金属配線に欠陥を生じさないエッチング量以下としたことから、金属配線における配線の主材料である金属部分とその界面とで、具体的には金属部分とその側面に形成されるバリア層との界面で、欠陥を発生することがなくなる。上記パラジウム置換めっきによる金属配線のエッチング量は、3nm以上10nm以下であることが好ましい。金属配線のエッチング量が3nmよりも少ないと被めっき予定面に対してパラジウム置換めっきを充分に行うことが困難となり、その後のパラジウムを触媒とした無電解めっきによるキャップバリア層の形成が困難となる。また金属配線のエッチング量が10nmを超えると金属配線、特に金属配線の金属部分との間にダメージが入ることになる。よって、金属配線のエッチング量は上記範囲に設定される。
【0016】
【発明の実施の形態】
本発明の半導体装置の製造方法に係る実施の形態を、図1の無電解めっき工程図および図2の配線の製造工程図によって説明する。
【0017】
図2(1)に示すように、通常のレジスト塗布技術により、基板11上に形成された絶縁膜12上に配線溝を形成する際のエッチングマスクとなるレジスト膜(図示せず)を形成した後、通常のリソグラフィー技術によって上記レジスト膜をパターニングして配線溝を形成するためのレジストマスクを形成する。このレジストマスクをエッチングマスクに用いて、上記絶縁膜12をエッチングし、配線溝13を形成する。ここでは、溝幅の狭い配線溝と溝幅の広い配線溝とを形成した。その後、上記レジストマスクを通所のレチクル剥離技術によって除去する。
【0018】
次に、図2(2)に示すように、上記配線溝13の内面および上記絶縁膜12表面に配線材料の拡散を防止するバリア層14を形成する。ここでは、配線材料に銅を用いるので、バリア層14はスパッタリング法により、例えば窒化タンタルを堆積して形成した。次いで、スパッタリング法によって、上記バリア層14表面に銅シード層(図示せず)を形成する。その後、電解めっき法によって、銅シード層表面に銅を堆積して、上記配線溝13内部を銅で埋め込むとともに上記絶縁膜12表面上にも銅を堆積して銅膜15を形成する。
【0019】
次に、図2(3)に示すように、化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishingの略)法もしくは電解研磨法、もしくは電解研磨法と化学的機械研磨法との併用によって、上記銅膜15表面を研磨して、上記絶縁膜12表面上の銅膜15を研磨除去する。さらに上記絶縁膜12表面上の上記バリア層14を研磨除去する。この結果、配線溝13内部にのみ、バリア層14を介して銅膜15からなる金属配線16が形成される。
【0020】
次に、図2(4)に示すように、置換めっきにより金属配線16表面のみに触媒金属層17を、例えばパラジウム触媒金属層で形成する。
【0021】
上記置換めっきにより触媒金属層17を形成する工程は、上記絶縁膜12上のゼータ電位と上記金属配線16上のゼータ電位とが異極性の電位となる触媒めっき液を用いて上記置換めっきを行う。
【0022】
上記パラジウム置換めっきに用いるパラジウム置換めっき液は、パラジウムの濃度が0.46ppm以上20ppm以下で、かつパラジウム置換めっきによる金属配線16のエッチング量はパラジウム置換めっきを発生し得るエッチング量以上金属配線16に欠陥を生じさせないエッチング量以下である。
【0023】
その後、図2(5)に示すように、触媒金属層17〔前記図2の(4)参照〕を利用した無電解めっきにより、上記金属配線16上に選択的にキャップバリア層18を、例えばコバルトタングステンリン(Co−W−P)形成する。
【0024】
その後、図示はしないが、バリア絶縁膜の成膜を行う。なお、リソグラフィーの位置合わせ精度が良好でアライメントミスが発生し難い、アライメントミスがあってもビアホール加工やトレンチ加工においてホール底の層間絶縁膜をエッチングしない、等の制御ができれば、Co−W−P自体にバリア性を有しているため、バリア絶縁膜は不要である。
【0025】
次に、本発明の主となる無電解めっき、特にパラジウム触媒めっきおよびCo−W−Pの無電解めっきに関して説明する。図1には、無電解めっきの基本プロセスを示す。
【0026】
図1(1)に示すように、上記図2によって説明したようにして化学的機械研磨または電解研磨により絶縁膜12に埋め込まれた金属配線16を形成した後、ウエハ表面は研磨剤にて汚染されているため、ウエハ表面および裏面を洗浄する。ここでの洗浄は無電解めっきの選択性を得るために重要であり、フィールド(絶縁膜12)上の金属汚染物質を不純物測定装置の検出限界以下(1×10atoms/cm以下)にするとともに、金属配線16の銅表面上の不純物除去も同時に行う。この洗浄工程で使用される薬液の代表例としては、フッ酸、キレート剤等があげられ、さらに除去性を高めるため、ブラシ洗浄や超音波洗浄の併用も有効である。
【0027】
また、薬液で除去しにくい銅表面上に形成される銅保護膜を除去するための工程を追加することもできる。この銅保護膜は、例えばベンゾトリアミン(以下、BTAという)等の含んだ研磨剤で研磨した際に生成される銅とBTAとの化合物からなる。この化合物は、非常に強固な結合を有しているため、標準的な洗浄液では除去できないものである。
【0028】
上記銅保護膜を除去する方法は、基本的には物理的に除去する方法である。例えば、イオン照射によるスパッタリングによる除去方法であり、アルゴン(Ar)、ネオン(Ne)、クリプトン(Kr)、キセノン(Xe)等の不活性ガスをプラズマ化し、ウエハ表面からのエッチング量が5nm以下となるようにエッチングを行う方法である。
【0029】
別の方法としては、陰極電解法がある。この陰極電解法は、電解液中にウエハ側を陰極として設置し、電圧を印加する方法である。電解液の電解により、陰極側(ウエハ側)から水素(H)が発生し、その水素の脱離により、銅保護膜がリフトオフされるメカニズムを利用する方法である。
【0030】
上記銅保護膜の除去プロセスは単独で、化学的機械研磨後および電解研磨後の洗浄として、適用してもよい。より好ましい方法としては、化学的機械研磨後および電解研磨後の洗浄を行った後、銅保護膜の除去プロセスを行い、その後化学的機械研磨後および電解研磨後の洗浄を行うことが推奨される。
【0031】
次に、図1(2)に示すように、金属配線16の銅表面に対して触媒めっき処理を行う。触媒めっきでは、通常、触媒材料としてパラジウム(Pd)を用いている。パラジウム源には、硫酸パラジウム、塩化パラジウム等を用いるのが一般的である。
【0032】
上記パラジウム置換めっきにより触媒金属層17を形成する工程は、絶縁膜12上のゼータ電位と金属配線16上のゼータ電位とが異極性の電位となる触媒めっき液を用いて行う。この触媒めっき液によるゼータ電位の制御は水素イオン指数pHを変化させることにより行う。これらの事項については、後に詳細に説明する。
【0033】
この触媒めっきの結果、金属配線16表面にパラジウムからなる触媒金属層17が形成される。この触媒金属層17は、通常、島状に形成されることが多いが、触媒金属層としての機能上は特に問題とはならない。また、パラジウムPdは絶縁膜12表面の一部にも付着することがある。
【0034】
上記触媒めっきを終了した後、図1(3)に示すように、絶縁膜12表面上に存在するパラジウムPdを除去するための洗浄を行う。洗浄は純水で十分ではあるが、この後に行う無電解めっきの選択性をより向上させるために、キレート剤等で洗浄してもよい。また、ブラシ洗浄や超音波洗浄との併用も有効である。
【0035】
次に、図1(4)に示すように、無電解めっきにより、金属配線16上に選択的にコバルトタングステンリン(Co−W−P)膜を成膜してキャップバリア層18を形成する。めっき液の主体は、硫酸コバルト(または塩化コバルト)、次亜燐酸ナトリウム、クエン酸ナトリウム(または酒石酸ナトリウム)、硫酸アンモニウム、タングステン酸ナトリウム等である。これら薬品には、アルカリ金属であるナトリウムが混入されているため、より好ましくは、アルカリ金属であるナトリウムをアンモニア系薬液に置き換えた薬品を使用することが望ましい(Yuji Segawa他、Manufacturing−ready Selectivity of CoWP Capping on Damascene Copper Interconnects、「ADMETA(Advanced Metallization Conference)2001、アジアンセッション予稿集、USセッション編」、p.90−91参照)。
【0036】
なお、Co−W−Pの膜厚は、デバイスの種類にもよるが、10nm〜50nmが望ましい。また、上記図1の(3)で説明した純水洗浄工程からCo−W−P成膜までの時間は可能な限り短くすることが望ましく、その時間は例えば120分以内とする。また、上記図1の(3)で説明した純水洗浄工程後、ウエットの状態でCo−W−P成膜を行うことが望ましいが、このことは必須ではない。
【0037】
上記キャップバリア層18を成膜した後、図1(5)に示すように、洗浄プロセスを実施する。ここでの洗浄工程では、絶縁膜12上に残留されている不純物21や無電解めっき薬液(図示せず)を除去することが目的であり、純水洗浄でも十分であるが、より効果的な洗浄はキレート剤入りアルカリ薬液洗浄である。その後、さらに希釈された酸または錯体形成洗浄液または界面活性剤またはアルカリ有機酸等で洗浄することは、ウエハ表面をコンタミネーションフリーにするという意味で有効である。ただし、必須ではない。
【0038】
以上がCo−W−P膜を成膜する無電解めっきプロセスである。
【0039】
上記キャップバリア層18は、パラジウムからなる金属触媒層を触媒とした無電解めっきにより、金属配線16表面にCo−W−Pを成膜したが、このキャップバリア層18としては、コバルト系の膜もしくはニッケル系の膜を用いることができる。また拡散防止効果をさらに向上させるために、タングステン(W)、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zn)、バナジウム(V)、モリブデン(Mo)、ニオブ(Nb)等を添加剤として混入させることも好ましい。
【0040】
次に、上記パラジウム置換めっきにおいて、絶縁膜12上のゼータ電位と金属配線16上のゼータ電位とが異極性の電位となる触媒めっき液を用いて行うこと、および、この触媒めっき液によるゼータ電位の制御は水素イオン指数pHを変化させることにより行うことについて、詳細に説明する。
【0041】
前述したように、触媒めっきでは、硫酸パラジウム、塩化パラジウム等を使用するが、その薬液の水素イオン指数(以下、pHという)は1前後であり、pHの値は高い。pHが高いことによる問題点を以下に説明する。
【0042】
まず、銅の電位(E)とpHとの関係において銅がどの程度まで溶解するかを示す銅(Cu)のプールベ線図〔M.Pourbaix:「Atlas of Electrochemical Equilibrium」Pergamon Press〕によれば、溶液に溶解されている銅の安定な状態は銅イオンの状態であることがわかる。すなわち、金属配線に用いられている銅はイオン化され、溶解される。半導体で使用される銅配線の断面積は、配線の幅をW、配線の高さをHとすると、例えば、W×H=0.2・m×0.5・m(0.13・mノードの場合)と小さい。また、さらなる微細化が進むことによって、さらに配線の断面積は小さくなる。また、銅のエッチングが最も進むのは、結晶粒界であり、この結晶粒界で銅配線のモフォロジーが劣化する。すなわち、従来技術の触媒めっきでは、銅のエッチングの進行により実効断面積の低下、それによる配線の電流密度増加、及び、結晶粒界のエッチングに伴う表面モフォロジーの低下により、界面散乱によるエレクトロマイグレーション(EM)の加速等が起こり、配線信頼性を著しく劣化する。
【0043】
問題点の2つ目として、被めっき面の選択性があげられる。酸化膜(SiO)および銅のゼータ(ζ)電位と水素イオン指数pHをパラメータとの関係を、図3によって示す。一般的、ゼータ電位が同極性の電位の物質は互いに反発するといわれている。
【0044】
図3に示すように、pH3〜9.5の範囲において、酸化膜(例えば酸化シリコン(SiO)膜)と銅のゼータ電位は異極性の電位となり、互いに反発する状態にある。しかし、pH3未満およびpH9.5を超える範囲では、酸化膜と銅とは同極性の電位となる。現状のパラジウム液は前述したようにpH1前後であるため、パラジウム液中における酸化膜のゼータ電位と銅のゼータ電位は正の電位である。パラジウム液中の正のゼータ電位を有する物質は付着しにくく、負のゼータ電位を有する物質は付着し易いことになる。選択性とは、銅には付着させる(成膜させる)が、酸化膜には付着させない(成膜させない)ようにすることである。このような観点から、現状のpH1〜2のパラジウム液は選択性にとって決して好ましい状態ではない。
【0045】
そこで、これらの問題点を解決するために、本願発明のように、触媒めっき液のpHの調整が必要となる。すなわち、触媒めっき液によるゼータ電位の制御は、絶縁膜上のゼータ電位と金属配線上のゼータ電位とが異極性の電位となるように、水素イオン指数pHを変化させることである。
【0046】
銅の電位(E)とpHとの関係において銅がどの程度まで溶解するかを示す銅(Cu)のプールベ線図〔M.Pourbaix:「Atlas of Electrochemical Equilibrium」Pergamon Press〕によれば、銅(Cu)の溶解しない(銅のイオン化状態が安定ではない)pHの範囲は6〜13である。この範囲で触媒めっき液を使用することにより、銅へのエッチングダメージは軽減される。具体的な方法としては、既存のパラジウム源である硫酸パラジウム、塩化パラジウムをpH調整剤にて調整する方法があげられる。pH調整剤には、水酸化アンモニウム(NHOH)、水酸化ナトリウム(NaOH)、テトラメチルアンモニウムヒドロキシド(TMAH)、硫酸アンモニウム、塩化アンモニウム等のOH基もしくはNH基を有する薬液を適用する。また、パラジウム源をクエン酸系、酒石酸系のキレート剤にてキレート化し、緩衝剤、pH調整剤等の添加物でpHを調整することも可能である。また、中性パラジウム源を適用することも一つの方法である。中性パラジウム源としては、ジアミノジニトロパラジユム、ジニトロソジアミノパラジュウム等の薬液が適用可能である。
【0047】
以上のことを考慮すると、酸化シリコンからなる絶縁膜12に溝配線構造の銅を主材料とする金属配線16が形成されているような場合に、金属配線16表面に触媒金属層17を形成するために用いる上記パラジウム置換めっき液には、銅を溶解させることなく、絶縁膜12表面でのゼータ電位と金属配線16表面でのゼータ電位とが異なる極性の電位となるようにする、pH6以上9.5以下のものを用いることが好ましいことがわかる。
【0048】
上記図1および図2によって説明したプロセスを実施する上で、パラジウム置換めっきに用いるパラジウム置換めっき液には、パラジウムの濃度が0.46ppm以上20ppm以下であり、かつパラジウム置換めっきによる金属配線16のエッチング量はパラジウム置換めっきを発生し得るエッチング量以上、金属配線16に欠陥を生じさせないエッチング量以下となるように、具体的には、前記パラジウム置換めっきによる前記金属配線のエッチング量は、3nm以上10nm以下となるように、設計されたものを用いることが好ましい。
【0049】
パラジウム置換めっきは、銅の触媒作用が小さいことからコバルトタングステンリン(Co−W−P)を銅上に直接成膜することができないために行うものであり、銅表面上に成膜(付着)されたパラジウムはCo−W−P成膜の触媒効果を発揮し、銅上にCo−W−Pが成膜されるようになる。銅上にパラジウムを選択的に成膜するには、銅とパラジウムが置き換わる置換めっきが有効であるため、本プロセスでは置換めっきを採用している。すなわち、置換めっきは銅とパラジウムのイオン化傾向の違いを利用したものであり、銅の溶出を伴い、その溶出された銅のサイトにパラジウムが成膜されることになる。すなわち、パラジウムイオンの存在量によって銅の溶出が変化することになる。
【0050】
そこで、パラジウム置換めっき液において、パラジウム濃度と、その濃度でパラジウムの触媒金属層を銅からなる金属配線表面に形成し、その触媒金属層を用いて金属配線表面にCo−W−Pからなるキャップバリア層が形成されるか、否かを調べた。その結果を表1に示す。
【0051】
【表1】
Figure 2004273790
【0052】
表1によれば、パラジウム(Pd)濃度が0.23ppmではCo−W−Pからなるキャップバリア層は成膜されず、0.46ppm以上20ppmの範囲でCo−W−Pからなるキャップバリア層の成膜を確認することができた。パラジウム置換めっきにおいて、パラジウム置換めっき中のパラジウムイオンが銅(Cu)を溶出させる根源であることから、パラジウム濃度が0.23ppmは、銅(Cu)を溶出させる駆動力を有していない濃度、または、銅上にはパラジウムが成膜もしくは付着されているが触媒としての機能を有さない濃度と考えられる。また、パラジウム濃度が0.46ppm以上20ppm以下では、銅(Cu)を溶出させる駆動力を有している濃度、または、Co−W−Pを無電解めっきにより成膜する際の触媒としての機能を有する濃度と考えられる。その結果、パラジウム置換めっきに用いるパラジウム置換めっき液は、パラジウムの濃度を0.46ppm以上20ppm以下とすることが必要になることがわかる。
【0053】
一方、パラジウム濃度が高くなりすぎると銅表面のエッチング量が多くなることによるダメージを生じる可能性がある。そこで、パラジウム置換めっき時における金属配線を構成する銅表面のエッチング上限量は、金属配線の主要構成要素の銅(Cu)と銅側面に形成されるバリア層との界面のパラジウム置換めっきによるダメージで規定する。
【0054】
次に、パラジウム置換めっき液(希釈硫酸パラジウム置換めっき液)による処理時間をパラメータにして、パラジウム置換めっき液による金属配線の銅表面のエッチング量とパラジウム置換めっき液のパラジウム濃度との関係を、図4によって説明する。図4は、縦軸に銅のシート抵抗から換算した銅のエッチング量(エッチング厚さ)を示し、横軸にパラジウム置換めっき液のパラジウム濃度を示す
【0055】
パラジウム濃度が20ppmのパラジウム置換めっき液を用いた置換めっき後、金属配線の銅とバリア層との界面を電子顕微鏡(SEM)によって観察した。その結果、パラジウム置換めっきの処理時間30秒では銅とバリア層との界面には、何ら欠陥は見られなかった。しかしながら、処理時間が60秒、120秒、180秒では欠陥が観察された。また、上記処理時間が30秒の場合、図4に示すように、銅のエッチング量は10nm〜11nmであった。その他のパラジウム濃度であっても、銅のエッチング量が10nmを超えると欠陥を発生することが観察された。言い換えれば、銅のエッチング量が10nm以下の場合には、欠陥は観察されなかった。この結果、銅とバリア層との界面に欠陥を発生させることなく銅がエッチングされてよい量の上限としては、10nmであるといえる。また、上記パラジウム濃度が20ppmのパラジウム置換めっき液を用いて1秒間の処理を行った銅表面にも、またパラジウム濃度が0.46ppmのパラジウム置換めっき液を用いて10秒間の処理を行った銅表面上にも、Co−W−Pが成膜されることが確認できている。上記処理時間が10秒の場合、銅のエッチング量は3nmであった。銅のエッチング量が3nmよりも少ないと、銅表面上にCo−W−Pが成膜されない可能性がある。したがって、パラジウム置換めっきによる金属配線のエッチング量は、3nm以上10nm以下であることが好ましい。
【0056】
無電解めっきによるCo−W−Pを銅配線のキャップバリアメタル層として適用するに際し、本発明である触媒めっきプロセスを導入することにより、銅配線上とフィールド(絶縁膜)上へのCo−W−P成膜の選択性が向上し、さらには、銅配線への腐食ダメージが低減される。選択性の向上および銅配線へのダメージ低減により、半導体装置の銅配線の製造に無電解めっきにより成膜されるCo−W−P膜をキャップバリア層として適用することが可能となり、以下に示すような、半導体装置に対する大きな利点が得られる。
【0057】
Co−W−Pには、銅に対する拡散バリア性を有するため、銅配線上にCo−W−Pを成膜することにより、銅はバリア性を有するメタルで被覆される。そのため、現行の銅配線プロセスで適用されている窒化シリコン(SiN)、炭化シリコン(SiC)等の絶縁膜によるキャッププロセスが不要または薄膜化できる。窒化シリコン、炭化シリコン等のバリア絶縁膜の誘電率は4〜7と大きく、層間膜の実効誘電率を上げているのが実状であり、それらを省略または薄膜化することにより、層間膜の実効誘電率を低減することができる。実効誘電率の低減は、配線容量を低減することになり、その結果、配線遅延を低減することになり、半導体装置のさらなる高速化が可能になる。
【0058】
銅配線の信頼性劣化の一要因として、銅とバリア絶縁膜との界面におけるエレクトロマイグレーションによる断線がある。これは銅と絶縁膜との密着性が弱いために起こるものである。半導体デバイスの微細化および高速化に伴い、配線断面積は減少し、印加される電流密度は高くなり、その結果、高電流密度による配線の発熱は増大する方向である。このため、エレクトロマイグレーション耐性はより厳しくなる。さらに、高速化に至っては、クロック周波数の高速化により、電流は配線のより表面を流れるようになるため、ますます、エレクトロマイグレーション耐性は厳しくなる。本発明を適用することにより、銅配線表面は金属で覆われることになるため、エレクトロマイグレーション耐性を劣化させる銅と絶縁膜との界面を解消させることになるので、エレクトロマイグレーション耐性の向上が期待できる。
【0059】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、置換めっきにより触媒金属層を形成する工程は、絶縁膜上のゼータ電位と金属配線上のゼータ電位とが異極性の電位となる触媒めっき液を用いて置換めっきを行うので、金属配線表面に触媒金属イオンが付着しやすくなり、絶縁膜表面に触媒金属イオンが付着し難くなる。このため、金属配線表面に選択的に触媒金属層を形成することが可能になる。よって、その後のキャップバリア層の形成工程において、金属配線表面を確実に覆うキャップバリア層を形成することが可能になり、配線信頼性の向上が図れる。
【0060】
また、パラジウム置換めっきに用いるパラジウム置換めっき液は、パラジウムの濃度が0.46ppm以上20ppm以下としたので、無電解めっきにより銅表面にキャップバリア層が確実に成膜される量のパラジウム層を形成することが可能になる。かつパラジウム置換めっきによる金属配線のエッチング量はパラジウム置換めっきを発生し得るエッチング量以上、金属配線に欠陥を生じさないエッチング量以下としたことから、金属配線における配線の主材料である金属部分とその界面とで、具体的には金属部分とその側面に形成されるバリア層との界面で、欠陥を発生することがなくなる。よって、ダメージを発生させることなく、金属配線表面を確実に覆うキャップバリア層を形成することが可能になり、配線信頼性の向上が図れる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法に係る実施の形態を示す無電解めっき工程図である。
【図2】本発明の半導体装置の製造方法に係る実施の形態を示す金属配線の製造工程図である。
【図3】銅と酸化膜のゼータ電位と水素イオン指数(pH)との関係図である。
【図4】銅表面のエッチング量とパラジウム置換めっき時間との関係図である。
【符号の説明】
11…基板、12…絶縁膜、16…金属配線、17…触媒金属層、18…キャップバリア層

Claims (4)

  1. 基板上の絶縁膜に形成された金属配線上のみに、置換めっきにより触媒金属層を形成した後、前記触媒金属層を利用した無電解めっきによりキャップバリア層を前記金属配線上に選択的に形成する工程を備えた半導体装置の製造方法であって、
    前記置換めっきにより触媒金属層を形成する工程は、前記絶縁膜上のゼータ電位と前記配線上のゼータ電位とが異極性の電位となる触媒めっき液を用いて前記置換めっきを行う
    ことを特徴とする半導体装置の製造方法。
  2. 前記触媒めっき液によるゼータ電位の制御は、前記絶縁膜上のゼータ電位と前記配線上のゼータ電位とが異極性の電位となるように、水素イオン指数pHを変化させることにより行う
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 基板上の絶縁膜に形成された金属配線上のみに、パラジウム置換めっきにより触媒パラジウム層を形成した後、前記触媒パラジウム層を利用した無電解めっきによりキャップバリア層を前記金属配線上に選択的に形成する工程を備えた半導体装置の製造方法であって、
    前記パラジウム置換めっきに用いるパラジウム置換めっき液は、パラジウムの濃度が0.46ppm以上20ppm以下であり、かつパラジウム置換めっきによる前記金属配線のエッチング量はパラジウム置換めっきを発生し得るエッチング量以上金属配線に欠陥を生じさせないエッチング量以下である
    ことを特徴とする半導体装置の製造方法。
  4. 前記パラジウム置換めっきによる前記金属配線のエッチング量は、3nm以上10nm以下である
    ことを特徴とする請求項3記載の半導体装置の製造方法。
JP2003062914A 2003-03-10 2003-03-10 半導体装置の製造方法 Pending JP2004273790A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003062914A JP2004273790A (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003062914A JP2004273790A (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004273790A true JP2004273790A (ja) 2004-09-30

Family

ID=33124643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003062914A Pending JP2004273790A (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004273790A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196744A (ja) * 2005-01-14 2006-07-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法
WO2006095881A1 (ja) * 2005-03-07 2006-09-14 Ebara Corporation 基板処理方法及び基板処理装置
WO2008004579A1 (fr) * 2006-07-05 2008-01-10 Hitachi Chemical Co., Ltd. Liquide de polissage pour cmp et procédé de polissage
WO2010002694A2 (en) * 2008-06-30 2010-01-07 Intel Corporation Selective formation of dielectric etch stop layers
JP2011009769A (ja) * 2005-06-13 2011-01-13 Infineon Technologies Ag 半導体デバイスおよびその構造体の製造方法
CN108401363A (zh) * 2017-02-07 2018-08-14 扬智科技股份有限公司 电路板结构
JP2020053520A (ja) * 2018-09-26 2020-04-02 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196744A (ja) * 2005-01-14 2006-07-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法
WO2006095881A1 (ja) * 2005-03-07 2006-09-14 Ebara Corporation 基板処理方法及び基板処理装置
JP2011009769A (ja) * 2005-06-13 2011-01-13 Infineon Technologies Ag 半導体デバイスおよびその構造体の製造方法
US9401322B2 (en) 2005-06-13 2016-07-26 Infineon Technologies Ag Semiconductor devices and structures thereof
US8778217B2 (en) 2006-07-05 2014-07-15 Hitachi Chemical Company, Ltd. Polishing slurry for CMP, and polishing method
CN101484276B (zh) * 2006-07-05 2011-07-20 日立化成工业株式会社 Cmp用研磨液及研磨方法
JP5012800B2 (ja) * 2006-07-05 2012-08-29 日立化成工業株式会社 Cmp用研磨液及び研磨方法
WO2008004579A1 (fr) * 2006-07-05 2008-01-10 Hitachi Chemical Co., Ltd. Liquide de polissage pour cmp et procédé de polissage
WO2010002694A3 (en) * 2008-06-30 2010-03-18 Intel Corporation Selective formation of dielectric etch stop layers
CN101981670B (zh) * 2008-06-30 2013-03-06 英特尔公司 介电蚀刻停止层的选择性形成
WO2010002694A2 (en) * 2008-06-30 2010-01-07 Intel Corporation Selective formation of dielectric etch stop layers
CN108401363A (zh) * 2017-02-07 2018-08-14 扬智科技股份有限公司 电路板结构
JP2020053520A (ja) * 2018-09-26 2020-04-02 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7080781B2 (ja) 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液

Similar Documents

Publication Publication Date Title
US7285494B2 (en) Multiple stage electroless deposition of a metal layer
US7476974B2 (en) Method to fabricate interconnect structures
US6355153B1 (en) Chip interconnect and packaging deposition methods and structures
US7008871B2 (en) Selective capping of copper wiring
US6977224B2 (en) Method of electroless introduction of interconnect structures
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7432200B2 (en) Filling narrow and high aspect ratio openings using electroless deposition
US20050161338A1 (en) Electroless cobalt alloy deposition process
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
JP2007180496A (ja) 金属シード層の製造方法
US20050170650A1 (en) Electroless palladium nitrate activation prior to cobalt-alloy deposition
CN107564851B (zh) 双镶嵌填充
JP2004273790A (ja) 半導体装置の製造方法
JP2006041514A (ja) タングステン系のバリアメタルと一体化された銅を化学機械研磨するためのスラリー組成物及び方法
US7223694B2 (en) Method for improving selectivity of electroless metal deposition
US20040178058A1 (en) Electro-chemical deposition apparatus and method of preventing cavities in an ECD copper film
JP2006120664A (ja) 半導体装置の製造方法
JP4228770B2 (ja) 半導体装置の製造方法
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
JP4343366B2 (ja) 基質活性面上の銅析出
KR20200080122A (ko) 반도체 소자의 제조 방법