CN102364672A - 一种改善铜阻挡层与铜金属层的粘结性能的方法 - Google Patents

一种改善铜阻挡层与铜金属层的粘结性能的方法 Download PDF

Info

Publication number
CN102364672A
CN102364672A CN2011103554208A CN201110355420A CN102364672A CN 102364672 A CN102364672 A CN 102364672A CN 2011103554208 A CN2011103554208 A CN 2011103554208A CN 201110355420 A CN201110355420 A CN 201110355420A CN 102364672 A CN102364672 A CN 102364672A
Authority
CN
China
Prior art keywords
layer
copper
metal layer
copper metal
dielectric substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103554208A
Other languages
English (en)
Inventor
徐强
张文广
郑春生
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011103554208A priority Critical patent/CN102364672A/zh
Publication of CN102364672A publication Critical patent/CN102364672A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，包括下列步骤：提供具有铜金属层的半导体基底；在所述铜金属层上沉积第一介电质层；在所述第一介电质层上沉积第二介电质层；在所述第二介电质层上沉积低K值薄膜，其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。本发明提出的改善铜阻挡层与铜金属层的粘结性能的方法，在不影响整体介电质层介电常数的前提下，大幅提扩散阻挡层与铜金属层的粘结性能。

Description

一种改善铜阻挡层与铜金属层的粘结性能的方法
技术领域
本发明涉及集成电路制造领域，且特别涉及一种改善铜阻挡层与铜金属层的粘结性能的方法。
背景技术
随着集成电路CMOS技术按照摩尔定律而高速发展，互联延迟逐渐取代器件延迟成为影响芯片性能的关键因素，铜/低K介质体系逐渐取代了传统的Al/SiO2体系成为了业界的主流。由于铜在介电质中的扩散系数较高，一旦扩散会造成漏电，因此需要在Cu与介电质层之间增加一个扩散阻挡层，来阻止铜的扩散。该层薄膜的基本要求为与Cu及低K介质有良好的结合性，而其自身的K值不能太高。
在90nm技术节点之前，该扩散阻挡层薄膜一般选用氮化硅，该薄膜的K值为7左右，与Cu的粘结性为12J/m2左右；到了65nm技术节点之后，随着RC延迟的进一步加剧，人们用SiCN取代了SiN，使得该薄膜的K值降低到了5左右，但与Cu的粘结性则降低到了6J/m2左右。
由于扩散阻挡层与Cu的粘结性能好坏可以直接影响到其后续工艺例如化学机械研磨CMP等工艺的实施，业界利用很多种方法来增加其与Cu的粘结性能。常用到的方法为对Cu表面进行等离子体处理，但是对于粘结性能的提高仍是有限。
发明内容
本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，在不影响整体介电质层介电常数的前提下，大幅提扩散阻挡层与铜金属层的粘结性能。
为了达到上述目的，本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，包括下列步骤：
提供具有铜金属层的半导体基底；
在所述铜金属层上沉积第一介电质层；
在所述第一介电质层上沉积第二介电质层；
在所述第二介电质层上沉积低K值薄膜，
其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。
进一步的，所述氮化硅薄膜的厚度为10埃～100埃。
进一步的，所述碳化硅薄膜的厚度为100埃～500埃。
进一步的，所述沉积氮化硅薄膜的处理温度为300摄氏度～500摄氏度，气压为2Torr～8Torr。
进一步的，所述沉积氮化硅薄膜步骤中，反应气体SiH4的流量为100sccm～1000sccm，NH3的流量为100sccm～1000sccm，N2的流量为100sccm～1000sccm。
进一步的，所述沉积碳化硅薄膜的处理温度为300摄氏度～500摄氏度，气压为2Torr～8Torr。
进一步的，所述沉积碳化硅薄膜步骤中，反应气体四甲基硅烷的流量为100sccm～1000sccm，NH3的流量为500sccm～1000sccm，He的流量为1000sccm～2000sccm。
本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，在铜金属层上先淀积一层薄的氮化硅介电质层，用来增强介电质与铜金属层的粘结力，随后再淀积一层碳化硅介电质层，来降低整体薄膜的介电常数。在不影响整体介电质的介电常数前提下大大提高了介电质与铜金属层的粘结性，为后续芯片的机械加工创造了比较缓和的条件。
附图说明
图1所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘结性能的方法流程图。
图2所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘结性能的结构示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
请参考图1，图1所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘结性能的方法流程图。本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，包括下列步骤：
步骤S100：提供具有铜金属层的半导体基底；
步骤S200：在所述铜金属层上沉积第一介电质层；
步骤S300：在所述第一介电质层上沉积第二介电质层；
步骤S400：在所述第二介电质层上沉积低K值薄膜，
其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。
进一步的，所述氮化硅薄膜的厚度为10埃～100埃，所述碳化硅薄膜的厚度为100埃～500埃。图2所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘结性能的结构示意图。本发明结合了氮化硅高的粘结性能与碳化硅低的介电常数的特点，相对于通常工艺的单纯一层碳化硅做为铜扩散阻挡层，本发明先在铜金属层100上淀积一层薄的氮化硅介电质层200，用来增强介电质与铜的粘结力，随后再淀积一层碳化硅介电质层300，来降低整体薄膜的介电常数，最后再淀积一层低K值薄膜400。以厚度为500埃的SiCN介电层和厚度为3000埃的低K值薄膜堆叠形成的现有技术结构，与厚度为100埃的SiN介电层和厚度为400埃的SiCN介电层以及厚度为3000埃的低K值薄膜堆叠形成的本发明结构进行比较，本发明形成的结构的理论计算整体介电常数值仅仅比现有技术增加了约0.5％，但是大大提高了介电质与铜金属层的粘结性，为后续芯片的机械加工创造了比较缓和的条件。
根据本发明较佳实施例，所述沉积氮化硅薄膜的处理温度为300摄氏度～500摄氏度，气压为2Torr～8Torr，所述沉积氮化硅薄膜步骤中，反应气体SiH4的流量为100sccm～1000sccm，NH3的流量为100sccm～1000sccm，N2的流量为100sccm～1000sccm。
所述沉积碳化硅薄膜的处理温度为300摄氏度～500摄氏度，气压为2Torr～8Torr，所述沉积碳化硅薄膜步骤中，反应气体四甲基硅烷的流量为100sccm～1000sccm，NH3的流量为500sccm～1000sccm，He的流量为1000sccm～2000sccm。
综上所述，本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，在铜金属层上先淀积一层薄的氮化硅介电质层，用来增强介电质与铜金属层的粘结力，随后再淀积一层碳化硅介电质层，来降低整体薄膜的介电常数。在不影响整体介电质的介电常数前提下大大提高了介电质与铜金属层的粘结性，为后续芯片的机械加工创造了比较缓和的条件。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，包括下列步骤：
提供具有铜金属层的半导体基底；
在所述铜金属层上沉积第一介电质层；
在所述第一介电质层上沉积第二介电质层；
在所述第二介电质层上沉积低K值薄膜，
其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。
2.根据权利要求1所述的改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，所述氮化硅薄膜的厚度为10埃～100埃。
3.根据权利要求1所述的改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，所述碳化硅薄膜的厚度为100埃～500埃。
4.根据权利要求1所述的改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，所述沉积氮化硅薄膜的处理温度为300摄氏度～500摄氏度，气压为2Torr～8Torr。
5.根据权利要求1所述的改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，所述沉积氮化硅薄膜步骤中，反应气体SiH4的流量为100sccm～1000sccm，NH3的流量为100sccm～1000sccm，N2的流量为100sccm～1000sccm。
6.根据权利要求1所述的改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，所述沉积碳化硅薄膜的处理温度为300摄氏度～500摄氏度，气压为2Torr～8Torr。
7.根据权利要求1所述的改善铜阻挡层与铜金属层的粘结性能的方法，其特征在于，所述沉积碳化硅薄膜步骤中，反应气体四甲基硅烷的流量为100sccm～1000sccm，NH3的流量为500sccm～1000sccm，He的流量为1000sccm～2000sccm。
CN2011103554208A 2011-11-10 2011-11-10 一种改善铜阻挡层与铜金属层的粘结性能的方法 Pending CN102364672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103554208A CN102364672A (zh) 2011-11-10 2011-11-10 一种改善铜阻挡层与铜金属层的粘结性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103554208A CN102364672A (zh) 2011-11-10 2011-11-10 一种改善铜阻挡层与铜金属层的粘结性能的方法

Publications (1)

Publication Number Publication Date
CN102364672A true CN102364672A (zh) 2012-02-29

Family

ID=45691230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103554208A Pending CN102364672A (zh) 2011-11-10 2011-11-10 一种改善铜阻挡层与铜金属层的粘结性能的方法

Country Status (1)

Country Link
CN (1) CN102364672A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794534A (zh) * 2013-11-29 2014-05-14 上海华力微电子有限公司 一种新的有效降低首片硅片铜小丘缺陷的方法
CN103928391A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063336A1 (en) * 2000-11-30 2002-05-30 Sanyo Electric Co. , Ltd Semiconductor device and method for manufacturing semiconductor device
US20070099010A1 (en) * 2005-10-31 2007-05-03 Joerg Hohage An etch stop layer for a metallization layer with enhanced adhesion, etch selectivity and hermeticity
CN102044473A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102097304A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 掺氮的碳化硅薄膜的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063336A1 (en) * 2000-11-30 2002-05-30 Sanyo Electric Co. , Ltd Semiconductor device and method for manufacturing semiconductor device
US20070099010A1 (en) * 2005-10-31 2007-05-03 Joerg Hohage An etch stop layer for a metallization layer with enhanced adhesion, etch selectivity and hermeticity
CN102044473A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102097304A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 掺氮的碳化硅薄膜的形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928391A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103794534A (zh) * 2013-11-29 2014-05-14 上海华力微电子有限公司 一种新的有效降低首片硅片铜小丘缺陷的方法
CN103794534B (zh) * 2013-11-29 2016-08-17 上海华力微电子有限公司 一种降低首片硅片铜小丘缺陷的方法

Similar Documents

Publication Publication Date Title
US8035230B2 (en) Semiconductor device and method for manufacturing same
US7005390B2 (en) Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
JP4257051B2 (ja) 半導体集積回路装置の製造方法
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
US8828865B2 (en) Method of forming metal interconnections of semiconductor device
TW200414283A (en) Semiconductor device and the manufacturing method thereof
TW200401339A (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
JP4746829B2 (ja) 半導体装置およびその製造方法
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
US7253524B2 (en) Copper interconnects
CN102364672A (zh) 一种改善铜阻挡层与铜金属层的粘结性能的方法
CN112567506A (zh) 半导体结构及其形成方法
CN103187266B (zh) 刻蚀停止层及铜互连的形成方法
US20140045330A1 (en) Methods of in-situ vapor phase deposition of self-assembled monolayers as copper adhesion promoters and diffusion barriers
CN102427059A (zh) 一种提高阻挡层与金属层的粘结性的方法
CN103579089B (zh) 半导体结构及其形成方法
CN112567512A (zh) 半导体结构及其形成方法
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
TWI286814B (en) Fabrication process of a semiconductor device
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
CN104681483B (zh) 一种半导体器件的制造方法
WO2020000376A1 (zh) 半导体结构及其形成方法
CN102122634B (zh) 通孔及金属线沟槽的刻蚀方法
JP2007088495A (ja) 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120229