CN103928391A

CN103928391A - 半导体结构的形成方法

Info

Publication number: CN103928391A
Application number: CN201310009284.6A
Authority: CN
Inventors: 周鸣
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-01-10
Filing date: 2013-01-10
Publication date: 2014-07-16

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底中形成有铜金属层；在所述铜金属层上形成阻挡层；在所述阻挡层上由下至上形成若干层粘附层，并在各层粘附层形成后，均对该粘附层进行氩气等离子体处理。本发明通过氩气等离子体处理提高了位于阻挡层上各粘附层的致密性，进而提高半导体结构中阻挡层与后续形成的层间介质层的结合度，所形成半导体结构的性能较佳。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体集成电路技术的不断发展，半导体器件尺寸和互连结构尺寸不断减小，从而导致金属连线之间的间距在逐渐缩小，用于隔离金属连线的层间介质层也变得越来越薄，导致金属连线之间易发生串扰。现在，通过降低金属连线之间层间介质层的介电常数，可有效地降低这种串扰，且低k（介电常数）材料的层间介质层可有效地降低金属连线之间的电阻电容延迟（RCdelay），因此，低k材料和超低k材料已越来越广泛地应用于互连工艺的层间介质层中。

由于空气是目前能获得的k值最低的材料（k=1.0），可以在层间介质层中形成空气隙或孔洞以有效的降低层间介质层的k值，从而形成多孔的低k或超低k材料的层间介质层。具体地，可以通过紫外线处理（UVcure）的方式在低k或超低k材料中形成空气隙或孔洞。

更多关于形成超低k介质层的工艺请参考公开号为US2008/0026203A1的美国专利申请。

如图1所示，现有技术中一半导体结构包括：

半导体衬底10，所述半导体衬底10中可以包括铜金属层（图中未示出）；

位于所述铜金属层上的阻挡层20，所述阻挡层20用于防止铜金属层材料的扩散，其材料可以是含氮的碳化硅（NDC）；

位于阻挡层20上的粘附层30，所述粘附层30的材料可以是含碳氧化硅（SiOCH），用以提高阻挡层20与后续形成的低k或者超低k材料的层间介质层之间的结合度；

位于所述粘附层30上的低k或超低k材料的层间介质层40，所述层间介质层40中包括空气隙或孔洞50。

经测试发现，上述半导体结构中粘附层30与阻挡层20和层间介质层40的结合度不佳，在提高阻挡层20与层间介质层40之间的结合度时效果有限，影响了半导体器件的性能。

因此，如何提高粘附层与阻挡层以及层间介质层的结合度，进而提高半导体器件的性能就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，提高粘附层与阻挡层以及层间介质层之间的结合度，最终提高半导体结构的性能。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底中形成有铜金属层；

在所述铜金属层上形成阻挡层；

在所述阻挡层上由下至上形成若干层粘附层，并在各层粘附层形成后，均对该粘附层进行氩气等离子体处理。

可选的，对所述粘附层进行氩气等离子体处理的压强为0.5Torr~7Torr，射频电源功率为100W~1500W，氩气的流量为100sccm~5000sccm。

与现有技术相比，本发明技术方案具有以下优点：

先在铜金属层上形成阻挡层，再在阻挡层上由下至上形成若干层粘附层，并在各层粘附层形成后，均对该粘附层进行氩气等离子体处理，使各粘附层中分子重新排列，进而使粘附层中分子排布紧密，提高各粘附层的致密性，提高了粘附层与阻挡层以及后续形成的层间介质层的结合度，避免层间介质层与阻挡层发生剥离，从而避免因形成于层间介质层中互连线脱落而造成的半导体器件失效，提高了所形成半导体器件的性能。

另外，由于阻挡层和层间介质层之间形成有多层致密性好的粘附层，阻挡层和层间介质层之间粘附层较厚，进一步提高粘附层与阻挡层以及层间介质层的结合度，提高所形成半导体器件的性能。

附图说明

图1为现有技术中一种半导体结构的示意图；

图2为本发明半导体结构的形成方法一实施方式的流程示意图；

图3~图5为本发明半导体结构的形成方法一实施例的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有半导体结构中粘附层与阻挡层以及层间介质层的结合度不佳，影响了半导体器件的性能。

发明人经过研究发现：现有工艺主要以甲基二乙氧基硅烷和氧气为反应物、通过等离子增强化学气相沉积工艺在阻挡层上形成粘附层，该工艺形成粘附层的厚度较薄，且粘附层中分子排列疏松，导致粘附层与阻挡层以及后续形成的层间介质层结合差。而且，当层间介质层为多孔的低k或者超低k材料时，粘附层与层间介质层的结合度更差，致使层间介质层易从阻挡层脱落，导致所形成的半导体器件性能较差，易发生电迁移失效。

发明人经过进一步研究还发现，通过对上述工艺形成的粘附层进行氩气等离子体处理，能够使粘附层中分子重新排列，进而使粘附层中分子排列紧密，可提高粘附层与阻挡层以及后续形成的层间介质层的结合度，提高所形成半导体器件的性能。另外，通过在阻挡层上形成若干层粘附层，并在各粘附层形成之后对该粘附层进行氩气等离子体处理，在保证各粘附层中分子排列紧密的基础上，使阻挡层和层间介质层之间的粘附层较厚，进一步提高粘附层与阻挡层和层间介质层之间的结合度，提高所形成半导体器件的性能。

下面结合附图进行详细说明。

参考图2，为本发明半导体结构的形成方法一实施方式的流程示意图，包括：

步骤S1，提供半导体衬底，所述半导体衬底中形成有铜金属层；

步骤S2，在所述铜金属层上形成阻挡层；

步骤S3，在所述阻挡层上由下至上形成若干层粘附层，并在各层粘附层形成后，均对该粘附层进行氩气等离子体处理；

步骤S4，在粘附层上形成层间介质层。

参考图3~图5，通过具体实施例对本发明半导体结构的形成方法做进一步说明。

参考图3，提供半导体衬底100，所述半导体衬底100中形成有铜金属层（图未示）。

所述半导体衬底100的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，本发明对此不做限制。本实施例中，所述半导体衬底100的材料为单晶硅。

所述半导体衬底100中可以形成有器件结构（图未示），所述器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等。

所述半导体衬底100中包括一个或多个铜金属层，所述铜金属层可以是互连线，也可以是金属插塞，即半导体衬底100中可以包括部分互连结构，其对于本领域技术人员是熟知的，在此不再赘述。

继续参考图3，在所述铜金属层上形成阻挡层200。

所述阻挡层200用于防止铜金属层材料的扩散，从而进一步提高半导体器件的性能。

具体地，所述阻挡层200的材料可以为含氮的碳化硅（NDC）。所述阻挡层200的具体形成工艺对于本领域技术人员是熟知的，在此不再赘述。

继续参考图3，在所述阻挡层200上形成第一粘附层302。

本实施例中，所述第一粘附层302的材料为SiOCH，形成所述第一粘附层302的方法为等离子增强化学气相沉积工艺。所述等离子增强化学气相沉积工艺的反应物为甲基二乙氧基硅烷（Diethoxymethylsilane-C₅H₁₄O₂Si，简称为DEMS）和氧气（O₂）。其具体工艺为本领域技术人员所熟知，在此不再赘述。

继续参考图3，对所述第一粘附层302进行氩气等离子体处理。

本实施例中，所述氩气等离子体处理的压强为0.5Torr~7Torr，射频电源功率为100W~1500W，氩气（Ar）的流量为100sccm~5000sccm。

较佳的，在形成第一粘附层302的沉积室内原位对所述第一粘附层302进行氩气等离子体处理，以节约工艺流程，进而节约形成半导体结构的时间和成本。

通过对第一粘附层302进行氩气等离子体处理，使第一粘附层302中分子重新排列，提高了第一粘附层302的致密性，进而提高第一粘附层302与其下方阻挡层200的结合度。

参考图4，按形成第一粘附层302的方法在第一粘附层302上由下至上依次形成第二粘附层304和第三粘附层306，并在第二粘附层304和第三粘附层306形成之后分别对第二粘附层304和第三粘附层306进行氩气等离子处理。

本实施例中，形成第二粘附层304和第三粘附层306以及对第二粘附层304和第三粘附层306进行氩气等离子体处理的方法请参考形成第一粘附层302以及对第一粘附层302进行氩气等离子体处理的方法，在此不再赘述。

本实施例中，由第一粘附层302、第二粘附层304和第三粘附层306共同作为阻挡层200与后续形成的层间介质层之间的粘附层300，第一粘附层302、第二粘附层304和第三粘附层306的厚度之和大于200埃。

由于在第一粘附层302、第二粘附层304和第三粘附层306形成之后均对其进行氩气等离子体处理，保证了粘附层300中各位置中分子排列紧密；且由于第一粘附层302、第二粘附层304和第三粘附层306材料、形成工艺均相同，相邻粘附层之间的结合度好。

在另一个实施例中，还可在阻挡层200与后续形成的层间介质层之间形成两层或者三层以上粘附层，并在每层粘附层形成之后，对所形成的粘附层进行氩气等离子体处理，在保证各粘附层致密性良好的同时，使各粘附层的厚度之和大于200埃。

需要说明的是，本发明并不限制各粘附层的厚度以及各粘附层的厚度是否相等。

参考图5，在所述粘附层300上形成层间介质层400。

所述层间介质层400用于实现互连结构之间的绝缘，其具有减小RC延迟的优点。由于第三粘附层306中分子排列紧密，第三粘附层306与层间介质层400的结合度好，提高了粘附层300与阻挡层200以及层间介质层400之间结合度，有效避免阻挡层200与层间介质层400发生剥离而导致的半导体结构失效，提高了所形成半导体结构的性能和成品率。

本实施例中，所述层间介质层400可以是低k材料（介电系数k的范围为3.9~2.8），如SiO₂、SiOF、SiCOH、SiO、SiCO、SiCON中的一种或多种。

所述层间介质层400还可以是超低k材料（介电系数k的范围为2.2~2.8），如黑金刚石（Black Diamond，BD）等。

所述层间介质层400可以采用化学气相沉积方法形成。

较佳的，还可在所述层间介质层400中形成孔洞500，以进一步降低层间介质层400的k值，提高层间介质层400的隔离效果，以及降低电阻电容延迟。

具体的，可通过对层间介质层400进行紫外线处理，或者以DEMS作为前驱体（precursor）、以松油烯（alpha-terpinene，ATRP）作为成孔剂形成所述孔洞500，其具体工艺对本领域技术人员是熟知的，在此不再赘述。

需要说明的是，在层间介质层400中形成孔洞500之后，还可在所述层间介质层400中形成沟槽或者通孔，并在沟槽或者通孔中填充满铜金属材料，从而形成互连线或者金属插塞，其具体形成工艺对于本领域技术人员是熟知的，在此不再赘述。

上述实施例中，通过在阻挡层200上形成粘附层302、304和306，并在各粘附层形成后对该粘附层进行氩气等离子体处理，使粘附层302、304和306中分子排列紧密的粘附层，提高了阻挡层200与多孔的低k或者超低k材料的层间介质层400之间的结合度，有效避免因阻挡层200与层间介质层400发生剥离而导致的半导体结构失效，有效提高了所形成半导体结构的性能和成品率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底中形成有铜金属层；

在所述铜金属层上形成阻挡层；

2.如权利要求1所述的半导体结构的形成方法，其特征在于，对粘附层进行氩气等离子体处理的压强为0.5Torr~7Torr，射频电源功率为100W~1500W，氩气的流量为100sccm~5000sccm。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述粘附层的材料为SiOCH。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成粘附层的方法为等离子增强化学气相沉积工艺。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述等离子增强化学气相沉积工艺的反应物为甲基二乙氧基硅烷和氧气。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为含氮的碳化硅。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，位于所述阻挡层上若干层粘附层的厚度和大于200埃。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述阻挡层上形成若干层粘附层，并在各层粘附层形成后，均对该粘附层进行氩气等离子体处理之后，还包括：在粘附层上形成层间介质层。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述层间介质层的材料为低k材料或者超低k材料。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，在粘附层上形成层间介质层之后，还包括：在所述层间介质层中形成沟槽或者通孔。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述层间介质层中形成沟槽或者通孔之后，还包括：在所述沟槽或者通孔内填充金属材料。