CN102446840A - 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 - Google Patents
一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 Download PDFInfo
- Publication number
- CN102446840A CN102446840A CN2011103411365A CN201110341136A CN102446840A CN 102446840 A CN102446840 A CN 102446840A CN 2011103411365 A CN2011103411365 A CN 2011103411365A CN 201110341136 A CN201110341136 A CN 201110341136A CN 102446840 A CN102446840 A CN 102446840A
- Authority
- CN
- China
- Prior art keywords
- dielectric barrier
- dielectric
- silicon nitride
- layer
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明一种增加双大马士革介质阻挡层薄膜击穿电压的方法,其中,主要包括在所淀积的介质阻挡层的材料为高拉应力的氮化硅,其氮化硅中Si-H键与N-H键中的氢含量为H<20%。使用发明一种增加双大马士革介质阻挡层薄膜击穿电压的方法,使用氮化硅形成的介质阻挡层中Si-H键与N-H键中氢含量为H<20%,通过低氢含量的减少,因而在实际应用中,介质阻挡层被电击穿的可能性大大减小。
Description
技术领域
本发明涉及一种工艺方法,尤其涉及一种增加双大马士革介质阻挡层薄膜击穿电压的方法。
背景技术
随着半导体关键尺寸的逐渐缩小,后段的互联材料也逐渐由铝过渡到了铜。由于铜难以蚀刻并且比较容易在介电质中扩散,因此铜互联广泛的采用双大马士革结构工艺,同时利用具有一定阻隔性能的介质层做为介质阻挡层。
典型的介质阻挡层为氮化硅,由硅烷和氨气在等离子环境下反应生成,该薄膜中含有较大含量的氢(>20%),主要以Si-H和N-H的形式存在,其中,Si-H键与N-H键的氢含量也较高,从而使击穿电压的可能性相对较高。
发明内容
发明公开了一种增加双大马士革介质阻挡层薄膜击穿电压的方法。用以解决现有技术中传统的薄膜容易造成沿金属导线的电击穿问题的发生。
为实现上述目的,发明采用的技术方案是:
一种增加双大马士革介质阻挡层薄膜击穿电压的方法,其工艺方法包括如下步骤:
步骤一,在含有铜导线的基体上淀积介质阻挡层,使所述介质阻挡层覆盖于所述铜导线与基体;
步骤二,在所述介质阻挡层上表面淀积层间介质层;
步骤三,在所述层间介质层上表面淀积介电质抗反射层;
步骤四,在所述介电质抗反射层上铺设光阻层。
上述的工艺方法,其中,所述步骤一中,所淀积的介质阻挡层的材料为高拉应力的氮化硅,其氮化硅中Si-H键与N-H键中的氢含量为H<20%。
上述的工艺方法,其中,所述基体与层间介质层材料为二氧化硅、碳氢氧化硅或掺杂氟的硅玻璃中任意一种。
上述的工艺方法,其中,所述介质阻挡层、层间介质层、电质抗反射层以及光阻层,均是利用化学气相淀积法所淀积的。
上述的工艺方法,其中,所述高拉应力氮化硅的应力为700Mpa至1.5Gpa。
上述的工艺方法,其中,在所述工艺方法中,腔室内的温度为300度至500度。
本发明的一种增加双大马士革介质阻挡层薄膜击穿电压的方法,采用了如下方案具有以下效果,使用氮化硅形成的介质阻挡层中Si-H键与N-H键中氢含量为H<20%,通过低氢含量的减少,因而在实际应用中,介质阻挡层被电击穿的可能性大大减小。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述,发明的其它特征,目的和优点将会变得更明显。
图1为发明一种增加双大马士革介质阻挡层薄膜击穿电压的方法的示意图;
图2A-2C为发明一种增加双大马士革介质阻挡层薄膜击穿电压的方法的流程图;
图3为发明一种增加双大马士革介质阻挡层薄膜击穿电压的方法的红外光谱的比较图。
参考图序:基体1、铜导线2、介质阻挡层3、层间介质层4、介电质抗反射层5、光阻层6、沟槽7、通孔8、金属铜9。
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解,下结合具体图示,进一步阐述本发明。
请参看图1所示,一种增加双大马士革介质阻挡层薄膜击穿电压的方法,其工艺方法包括如下步骤:
步骤一,在含有铜导线2的基体1上淀积介质阻挡层3,使介质阻挡层覆盖于铜导线2与基体1;
步骤二,在介质阻挡层3上表面淀积层间介质层4;
步骤三,在层间介质层4上表面淀积介电质抗反射层5;
步骤四,在介电质抗反射层5上铺设光阻层6。
在当完成以上步骤后进行对器件形成,如图2A至2C所示,对光阻层6未覆盖的表面进行刻蚀介电质抗反射层5以及介电质抗反射层5下表面的层间介质层4直至介质阻挡层3,之后使用刻蚀移除光阻层6以及介电质抗反射层5并对层间介质层4进行刻蚀,形成沟槽7,并对沟槽7的内壁淀积沟槽阻挡层,对未被沟槽阻挡层覆盖的沟槽7下底面进行刻蚀使沟槽7底面与铜导线2之间形成通孔8,最后对沟槽7以及通孔8中注入金属铜9,使金属铜9与铜导线2之间相连通。
进一步的,在本实施里的步骤一中,所淀积的介质阻挡层3的材料为高拉应力的氮化硅,其氮化硅中Si-H键与N-H键中的氢含量为H<20%,使介质阻挡层3不会被轻易的击穿。
进一步的,在本实施例中,基体1与层间介质层4材料为二氧化硅、碳氢氧化硅或掺杂氟的硅玻璃中任意一种。
进一步的,在本实施例中,介质阻挡层3、层间介质层4、电质抗反射层5以及光阻层6,均是利用化学气相淀积法所淀积的。
进一步的,在本实施例中,高拉应力氮化硅的应力为700Mpa至1.5Gpa。
进一步的,在本实施例中,在所述工艺方法中,腔室内的温度为300度至500度。
如图3所示,上面的一条曲线为原有工艺方法测试红外光线曲线,下面一条为本发明工艺方法测试的红外线曲线,由图可见高拉应力的氮化硅由于其氮化硅中Si-H键与N-H键中的氢含量的减少,因而在实际应用中,薄膜氮化硅被电击穿的可能性大大减小。
综上所述,发明一种增加双大马士革介质阻挡层薄膜击穿电压的方法,使用氮化硅形成的介质阻挡层中Si-H键与N-H键中氢含量为H<20%,通过低氢含量的减少,因而在实际应用中,介质阻挡层被电击穿的可能性大大减小。
以上对发明的具体实施例进行了描述。需要理解的是,发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响发明的实质内容。
Claims (6)
1.一种增加双大马士革介质阻挡层薄膜击穿电压的方法,其工艺方法包括如下步骤:
步骤一,在含有铜导线的基体上淀积介质阻挡层,使所述介质阻挡层覆盖于所述铜导线与基体;
步骤二,在所述介质阻挡层上表面淀积层间介质层;
步骤三,在所述层间介质层上表面淀积介电质抗反射层;
步骤四,在所述介电质抗反射层上铺设光阻层。
2.根据权利要求1所述的工艺方法,其特征在于,所述步骤一中,所淀积的介质阻挡层的材料为高拉应力的氮化硅,其氮化硅中Si-H键与N-H键中的氢含量为H<20%。
3.根据权利要求1所述的工艺方法,其特征在于,所述基体与层间介质层材料为二氧化硅、碳氢氧化硅或掺杂氟的硅玻璃中任意一种。
4.根据权利要求1所述的工艺方法,其特征在于,所述介质阻挡层、层间介质层、电质抗反射层以及光阻层,均是利用化学气相淀积法所淀积的。
5.根据权利要求1所述的工艺方法,其特征在于,所述高拉应力氮化硅的应力为700Mpa至1.5Gpa。
6.根据权利要求1所述的工艺方法,其特征在于,在所述工艺方法中,腔室内的温度为300度至500度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103411365A CN102446840A (zh) | 2011-11-02 | 2011-11-02 | 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103411365A CN102446840A (zh) | 2011-11-02 | 2011-11-02 | 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102446840A true CN102446840A (zh) | 2012-05-09 |
Family
ID=46009219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103411365A Pending CN102446840A (zh) | 2011-11-02 | 2011-11-02 | 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102446840A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151270A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 沟槽式金属氧化物半导体肖特基势垒器件制造方法 |
CN107533974A (zh) * | 2015-05-07 | 2018-01-02 | 德克萨斯仪器股份有限公司 | 低应力低氢型lpcvd氮化硅 |
CN108766933A (zh) * | 2018-05-23 | 2018-11-06 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483173B2 (en) * | 2000-05-26 | 2002-11-19 | Taiwan Semiconductor Manufacturing Company | Solution to black diamond film delamination problem |
CN101088150A (zh) * | 2004-11-16 | 2007-12-12 | 应用材料股份有限公司 | 用于半导体的拉伸及压缩应力材料 |
CN101192533A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 蚀刻阻挡层及其形成方法 |
CN101197312A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
-
2011
- 2011-11-02 CN CN2011103411365A patent/CN102446840A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483173B2 (en) * | 2000-05-26 | 2002-11-19 | Taiwan Semiconductor Manufacturing Company | Solution to black diamond film delamination problem |
CN101088150A (zh) * | 2004-11-16 | 2007-12-12 | 应用材料股份有限公司 | 用于半导体的拉伸及压缩应力材料 |
CN101192533A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 蚀刻阻挡层及其形成方法 |
CN101197312A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151270A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 沟槽式金属氧化物半导体肖特基势垒器件制造方法 |
CN107533974A (zh) * | 2015-05-07 | 2018-01-02 | 德克萨斯仪器股份有限公司 | 低应力低氢型lpcvd氮化硅 |
CN108766933A (zh) * | 2018-05-23 | 2018-11-06 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN2720636Y (zh) | 集成电路 | |
CN101192533B (zh) | 一种半导体器件及其制造方法、蚀刻阻挡层的形成方法 | |
CN1925154A (zh) | 金属-绝缘-金属结构的电容器、半导体装置及制造方法 | |
CN106531698A (zh) | 半导体装置 | |
US11646280B2 (en) | Method for fabricating semiconductor device | |
CN102446840A (zh) | 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 | |
TWI741668B (zh) | 半導體元件及其製備方法 | |
CN105206562B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN102122632B (zh) | 低k值介电薄膜形成方法 | |
CN102881632B (zh) | 一种半导体器件的制造方法 | |
CN105870201A (zh) | Tft器件结构及其制作方法 | |
US20130221524A1 (en) | Integrated circuits with improved interconnect reliability using an insulating monolayer and methods for fabricating same | |
CN103117201B (zh) | Pecvd装置及半导体器件的形成方法 | |
CN112614817B (zh) | 半导体元件及其制备方法 | |
CN101383338B (zh) | 一种可改善闪存性能的第一金属间介质及其制作方法 | |
CN103681596A (zh) | 半导体结构及其制作方法 | |
CN103258779A (zh) | 铜互连结构及其制造方法 | |
KR101477494B1 (ko) | 비정질 탄소막의 에어갭 형성방법 | |
CN104241194B (zh) | 半导体互连结构及其制作方法 | |
KR101204742B1 (ko) | 반도체 소자의 제조방법 | |
CN103390577B (zh) | 低k介质阻挡层及其形成方法 | |
CN101383381A (zh) | 半导体器件及其制造方法 | |
CN101577243A (zh) | 半导体结构及其制作方法 | |
TW548792B (en) | Inter-metal dielectric structure | |
CN105161421A (zh) | 一种半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120509 |