CN101383381A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明公开了一种能够提高电容器的可靠性和电容并最大化器件的集成密度的MIM电容器半导体器件及其制造方法。该半导体器件包括：半导体衬底；电容器下金属层，形成在该半导体衬底的上方；SiN电容器介电层，具有约30nm或更薄的厚度并形成在该电容器介电层的上方；以及电容器上金属层，形成在该电容器介电层的一部分的上方并与该电容器下金属层重叠。

Description

半导体器件及其制造方法

本申请基于35U.S.C.119条款要求韩国专利申请No.10-2007-0091175(其申请日为2007年9月7日)的优先权，该申请的全部内容通过参考援引于此。

技术领域

本发明涉及一种半导体器件及其制造方法，尤其涉及一种能够提高电容器的可靠性和电容并改善器件集成度的金属-绝缘体-金属(MIM)电容器半导体器件及其制造方法。

背景技术

在存储器部分和数字/模拟逻辑部分被同时制造的复杂芯片的制造过程中，在实现所有必需工艺的理想特性的同时，限制附加工艺的增加是非常重要的。

当前正在进行努力以通过半导体器件的更高速度和更高集成度来降低制造成本和减少电能消耗。一个方面的努力是已经开发了在单个芯片中同时包括低电压器件和高电压器件的芯片上系统(System-On-Chip，SOC)器件。

在SOC器件中，虽然数字器件的特性重要，但是诸如电阻器、电感线圈和电容器之类的模拟器件的特性尤其重要。因此需要一种器件制造方法，其通过改善模拟器件尤其是电容器来制造具有更高器件集成水平的器件。

图1是示出现有技术的MIM电容器的结构的剖视图。参照图1，现有技术的MIM电容器1可包括硅(Si)半导体衬底10和依次形成于半导体衬底10上方的第一硅绝缘层20和下金属层30。第二氮化硅(SiN)绝缘层22可形成于下金属层30的上方。电容器下金属层40和42可依次形成在部分第二SiN绝缘层22的上方。电容器介电层24可形成在电容器下金属层40和42的上方。电容器上金属层44可形成为通过插置在电容器上金属层44和电容器下金属层40、42之间的电容器介电层24而与电容器下金属层40、42重叠。绝缘层26可形成在电容器介电层24和电容器上金属层44的整个表面的上方。可省略在MIM电容器1的金属层上形成的接合金属层、接触塞、连接布线等的图示。

具有上述结构的MIM电容器1必须包括具有高介电常数的电容器介电层24，以提高器件的集成度。近来，一直需要具有更高介电常数的增强的电容器介电层24，以提供具有约2fF/cm²至4fF/cm²范围的电容密度，并且在极端情况下提供高于4fF/cm²的电容密度。

为了获得4fF/cm²或更高的电容密度，在电容器介电层24由商业上广泛使用的等离子体增强氮化硅(PE-SiN)制成的情况下，电容器介电层24必须具有30nm或更薄的厚度。

然而，具有30nm或更薄厚度的PE-SiN电容器介电层会导致SiN的异常沉积和导致器件的可靠性变差。为了克服这种问题，尝试替代SiN而使用Al₂O₃或HfO基材料形成介电层。然而，这些材料需要实施原子层沉积(ALD)工艺，结果由于该工艺固有的特性会不可避免地产生粒子(particles)。

此外，当使用Al₂O₃或HfO基材料实施ALD工艺时，总体制造方法是复杂的。必须增加用于去除在ALD工艺期间产生的粒子的工艺。结果，该复杂的总体制造方法表现出低的制造效率和增加最终半导体器件的成本的缺点。为了解决上述问题，需要一种能够提高制造效率的电容器介电层的新结构及其制造方法。

发明内容

实施例涉及一种半导体器件及其制造方法，尤其涉及一种能够提高电容器的可靠性和电容并最大化器件集成密度的金属-绝缘体-金属(MIM)电容器半导体器件及其制造方法。实施例涉及一种MIM电容器半导体器件及其制造方法，其中电容器介电层可具有30nm或更薄的厚度，从而能够提高MIM电容器的电容并最大化半导体器件的集成密度，同时能够防止半导体器件的漏电流。

实施例涉及一种半导体器件，其包括：半导体衬底；电容器下金属层，形成在该半导体衬底的上方；SIN电容器介电层，形成在该电容器下金属层的上方并具有约30nm或更薄的厚度；以及电容器上金属层，形成在该电容器介电层的一部分的上方并与该电容器下金属层重叠。

可通过SiN层表面与一混合物之间的远程等离子体反应形成该电容器介电层，其中该混合物为NF₃或NH₃气体与氩(Ar)气体的混合物。该半导体衬底可包括氟掺杂的硅酸盐玻璃(FSG)层、第一SiH₄氧化物绝缘层和SiN层。该电容器下金属层和该电容器上金属层中的每一个可由Ti层或TiN层形成，或者由Ti层和TiN层形成。该Ti层可具有1000

至1600

的厚度，该TiN层可具有200

至800

的厚度。

实施例涉及一种半导体器件的制造方法，包括如下步骤：在包括多个层的半导体衬底的上方形成电容器下金属层；在该电容器下金属层的上方形成SiN层；通过远程等离子体工艺使SiN层的表面与一混合物发生反应，以形成具有约30nm或更薄厚度的电容器介电层，其中该混合物为NF₃和NH₃气体中的至少一种与Ar气体的混合物；以及在该电容器介电层的上方形成电容器上金属层。

可使用约1000sccm至3000sccm的NF₃或NH₃气体与约500sccm至3000sccm的Ar气体的混合物，在大约4Torr至30Torr的压力和大约100W至400W的功率下，对该SiN层的表面实施该远程等离子体工艺。

附图说明

图1是示出现有技术的MIM电容器的结构的剖视图。

示例图2是示出根据实施例的MIM电容器半导体器件的结构的剖视图。

示例图3A至图3H是示出根据实施例制造MIM电容器半导体器件的方法的过程剖视图。

具体实施方式

以下将参照附图描述根据实施例的半导体器件及其制造方法。示例图2是示出根据实施例的MIM电容器半导体器件的结构的剖视图。在示例图2中，仅示出了整个MIM电容器半导体器件的与实施例相关的电容器区。其余区可具有与现有技术的MIM电容器半导体器件相同的结构，因此省略了它们的示图。

参照示例图2，根据实施例的MIM电容器半导体器件100包括半导体衬底110，半导体衬底110包括氟掺杂的硅酸盐玻璃(Fluorine-doped SilicateGlass，FSG)层112。第一SiH₄氧化物绝缘层114和SiN层124可依次形成在硅晶片的上方。包括多个金属层142和144的电容器下金属层140可形成在半导体衬底110的上方。薄电容器介电层150可形成在电容器下金属层140的上方。包括多个金属层162和164的电容器上金属层160可形成在电容器介电层150的部分区域的上方，以与电容器下金属层140重叠。第二SiH4氧化物绝缘层118可形成为覆盖包括电容器下金属层140、电容器介电层150和电容器上金属层160的MIM电容器区。可在半导体衬底110的整个表面的上方依次形成FSG层126、第三二元原硅酸四乙酯(Dual-TetraEthylOrthoSilicate，D-TEOS)绝缘层132、SiN层128和第四D-TEOS绝缘层130。

MIM电容器半导体器件100还可以包括第一和第二接合金属层170、180，第一和第二接合金属层170、180可由导电金属形成并穿透MIM电容器区上方的第四绝缘层130和SiN层128。可由导电金属(例如铜(Cu))形成的第一接触层172可穿透第二和第三绝缘层118、132，从而使第一接合金属层170与电容器上金属层160彼此电连接。可由导电金属(例如Cu)形成的第二接触层182可穿透第二和第二绝缘层118、132以及电容器介电层150，从而使第二接合金属层180与电容器下金属层140彼此电连接。电容器下金属层140和电容器上金属层160可分别包括由钛(Ti)制成的第一金属层142、164和由氮化钛(TiN)制成的第二金属层144、162。

虽然上面的描述教导了包括由Ti和TiN形成的多个金属层的上、下电容器金属层140和160的实例，但是上、下电容器金属层140和160中的至少一个可以仅包括由Ti或TiN形成的单个金属层而非多个层。

根据实施例的MIM电容器半导体器件100具有SiN电容器介电层150，其可形成为具有30nm或更薄的厚度，从而实现了MIM电容器中的增强电容密度处于约2fF/cm²至4fF/cm²或更大的范围。

此外，实施例使电容器的物理尺寸(即面积)减小，因此具有更高的器件集成密度。参照下面的公式1能够理解这个特征。

公式1

$C=\frac{{\mathrm{\ϵ}}_o{\mathrm{\ϵ}}_{c}A}{t}$

此处，“C”表示电容器的电容，“ε₀”表示真空介电常数，“ε_c”表示介电层的介电常数，“A”表示介电层的面积，以及“t”表示介电层的厚度。如图2所示以及公式1，电容器的电容根据电容器介电层150的厚度以及电容器金属层140和160的面积发生变化。

更具体地说，为提高电容器的电容，需要减小电容器介电层150的厚度或者需要增大电容器金属层140和160的面积。虽然上述两种方法均能提高电容器的电容，但是增大电容器金属层140和160的面积会导致整个半导体器件的面积增大，使得不可能改善器件的集成密度。因此，在根据实施例的MIM电容器半导体器件100中，希望通过最小化电容器介电层150的厚度来提高MIM电容器的电容。通过这种结构，能够提高电容器的电容同时改善半导体器件的集成密度。

然而，当试图形成具有30nm或更薄厚度的MIM电容器介电层150时，如上面关于现有技术问题的描述，电容器介电层150可能表现出由于制造过程中的问题而产生的晶格击穿(lattice breakdown)现象，由此导致漏电流(current leakage)。不利地，漏电流会降低半导体器件的特性。另外，当电容器介电层150由Al₂O₃或HfO基材料形成时，必须实施ALD工艺，从而使整个制造过程变得复杂并降低了制造效率。

根据实施例的MIM电容器半导体器件100可具有由SiN制成的、并具有30nm或更薄厚度的电容器介电层150。为了实现这些特征，在实施例中，可使用NF₃或NH₃气体与氩(Ar)气体的混合物对SiN电容器介电层150进行等离子体反应。

在等离子体反应中，可对SiN电容器介电层150实施远程等离子体工艺(remote plasma process)，以仅使NF₃或NH₃气体与Ar气体的混合物中的N⁺与SiN层的表面发生反应。由此，SiN电容器介电层150能被形成为具有30nm或更薄的厚度。SiN电容器介电层150是稳定的而不存在晶格击穿的风险。与在近距离实施的常规等离子体工艺相比，远程等离子体工艺以自动的方式在远范围执行。因此，能够远程实施使用有毒气体的工艺，实现了操作的稳定性。

在实施例中，对远程等离子体工艺的实施举例说明如下。为形成如上所述的SiN电容器介电层150，可使用约1000sccm至3000sccm的NF₃或NH₃气体。工艺压力(process pressure)的范围约为4Torr至30Torr。与NF₃或NH₃气体一起，可使用500sccm至3000sccm的Ar气体。此处，“sccm”是每分钟标准毫升的缩写形式。可使用100W至400W的RF功率。

能够理解，根据实施例的具有上述结构的MIM电容器半导体器件100能够提高电容器的电容并改善器件的集成度。此外，MIM电容器半导体器件100表现出优良的漏电压特性以及上述优点，实现了器件的安全性。

示例图3A至图3H是示出根据实施例制造MIM电容器半导体器件的方法的过程剖视图，下面将对其进行描述。如示例图3A所示，在半导体硅晶片的上方依次形成FSG层112、第一SiH₄氧化物绝缘层114和SiN层124，以形成半导体衬底110。

此处，三个层112、114和124是分别通过氟化反应、氧化反应和硅(Si)的氮化反应制备的FSG、SiH₄氧化物和SiN层。接下来如示例图3B所示，在半导体衬底110的部分区域的上方依次形成Ti层142和TiN层144，以形成电容器下金属层140。可将Ti层142形成为厚度约1000

至1600

，而将TiN层144形成为厚度约200

至800

。

接下来，可在电容器下金属层140的上方形成SiN电容器介电层150。此处，电容器介电层150可通过如下步骤形成，即沉积30nm或更薄厚度的SiN层，随后使用远程等离子体器件152通过远程等离子体工艺使该SiN层与这样的混合物(即NF₃或NH₃气体154与Ar气体的混合物)发生反应。当通过远程等离子体工艺使具有30nm或更薄厚度的薄SiN层暴露于NF₃或NH₃气体154与Ar气体的混合物时，该混合物中的N⁺与SiN层的表面发生反应而没有等离子体损伤，从而能够稳定地形成SiN电容器介电层150，而不会发生SiN层的晶格击穿现象。

如下给出举例说明远程等离子体工艺条件的实施例。在形成SiN电容器介电层150的过程中，可以使用1000sccm至3000sccm的NF₃或NH₃气体。工艺压力的范围为4Torr至30Torr。与NF₃或NH₃气体一起，可使用500sccm至3000sccm的Ar气体。可使用100W至400W的RF功率。

之后，如示例图3C所示，可在电容器介电层150的部分区域的上方依次形成TiN层162和Ti层164，以形成电容器上金属层160。Ti层164可被形成为具有

至

的厚度，而TiN层被形成为具有

至

的厚度。

接下来，可形成第二SiH₄氧化物绝缘层118，以覆盖MIM电容器区140、150和160。可在半导体衬底110的上方依次形成FSG层126和第三D-TEOS绝缘层132。

如示例图3D所示，根据实施例可执行使用第一光致抗蚀剂190作为掩模的蚀刻工艺，以暴露电容器上金属层160的部分区域和电容器下金属层140的部分区域。从而可在这两个暴露区域中分别形成沟槽126a和126b。用以暴露电容器下金属层140的部分区域的第一沟槽126a可穿透电容器介电层150、第二SiH₄氧化物绝缘层118、FSG层126和第三D-TEOS绝缘层132。用以暴露电容器上金属层160的第二沟槽126b可穿透第二SiH₄氧化物绝缘层118、FSG层126和第三D-TEOS绝缘层132。可用诸如Cu的金属填充第一和第二沟槽126a、126b，以形成如示例图3E所示的第一和第二接触层172、182。

如示例图3F所示，可在半导体衬底110的整个表面的上方依次形成SiN层128和第四D-TEOS绝缘层130。接下来，如示例图3G所示，可执行使用第二光致抗蚀剂194作为掩模的蚀刻工艺，以在电容器下金属层140的上方和电容器上金属层160的上方分别形成沟槽128a和128b。

这里，第三沟槽128a可穿透电容器下金属层140上方的SiN层128和第四D-TEOS绝缘层130。第四沟槽128b可穿透电容器上金属层160上方的SiN层128和第四D-TEOS绝缘层130。

之后，如示例图3H所示，可用诸如Cu的金属填充第三和第四沟槽128a、128b，以形成与第一和第二接触层172、182电连接的第一和第二接合金属层170、180。由此电容器上金属层160和第一接合金属层170可通过插置在它们之间的第一接触层172彼此电连接。电容器下金属层140和第二接合金属层180可通过插置在它们之间的第二接触层182彼此电连接。

利用根据实施例的MIM电容器半导体器件的制造方法，能够形成具有30nm或更薄厚度的MIM电容器的SiN电容器介电层150，而不会产生晶格击穿现象。这能够防止由于晶格击穿而导致的漏电流(current leakage)，从而提高了器件的可靠性。

此外，利用根据实施例的MIM电容器半导体器件的制造方法，具有30nm或更薄厚度的SiN电容器介电层150能够实现所需的2fF/cm²至4fF/cm²或更大的MIM电容器电容，而不会增大器件的面积。因此能够改善器件的集成度，从而提高器件的制造效率。

从上面的描述可清楚，根据实施例的半导体器件具有提高MIM电容器的电容和最大化器件集成密度的效果。此外，该半导体器件能够实现优良的漏电压特性，确保了器件的安全性。

另外，利用根据实施例的半导体器件的制造方法，能够形成厚度为30nm或更薄的MIM电容器的电容器介电层，而不会发生晶格击穿现象。这能够防止由于晶格击穿而导致的漏电流，从而实现了提高器件的可靠性。

此外，在根据实施例的半导体器件的制造方法中，通过形成具有30nm或更薄厚度的电容器介电层，能够将MIM电容器的电容提高到2fF/cm²至4fF/cm²或更大，而不会增大器件的面积。从而具有最大化器件的集成密度并因此最大化器件的制造效率的效果。

对本领域技术人员来说明显地和显然地，可对所公开的实施例进行各种修改和改变。因此，如果这些修改和改变处于所附权利要求及其等效的范围内，则意味着所公开的实施例覆盖了这些明显的或显然的修改和改变。

Claims (15)

1.一种装置，包括：

半导体衬底；

电容器下金属层，形成在该半导体衬底的上方；

SiN电容器介电层，具有约30nm或更薄的厚度，并形成在该电容器下金属层的上方；以及

电容器上金属层，形成在该电容器介电层的一部分的上方，并且该电容器上金属层与该电容器下金属层重叠。

2.如权利要求1所述的装置，其中该电容器介电层是通过SiN层表面与NF₃气体和氩气体的混合物之间的远程等离子体反应形成的。

3.如权利要求1所述的装置，其中该电容器介电层是通过SiN层表面与NH₃气体和氩气体的混合物之间的远程等离子体反应形成的。

4.如权利要求1所述的装置，其中该半导体衬底包括氟掺杂的硅酸盐玻璃层、第一SiH₄氧化物绝缘层和SiN层。

5.如权利要求1所述的装置，其中该电容器下金属层和该电容器上金属层中的每一个由Ti层和TiN层中至少一个形成。

6.如权利要求1所述的装置，包括：

第二绝缘层，形成为覆盖金属-绝缘体-金属的电容器区，该金属-绝缘体-金属的电容器区包括该电容器下金属层、该电容器介电层和该电容器上金属层；以及

氟掺杂的硅酸盐玻璃层、第三二元原硅酸四乙酯绝缘层、SiN层和第四二元原硅酸四乙酯绝缘层，在该半导体衬底的整个表面的上方依次形成。

7.如权利要求6所述的装置，包括：

第一接合金属层和第二接合金属层，由导电金属形成并穿透该第四绝缘层和该SiN层。

8.如权利要求7所述的装置，包括：

第一接触层，由导电材料形成并穿透该第二绝缘层和该第三绝缘层，以使该第一接合金属层与该电容器上金属层彼此电连接。

9.如权利要求8所述的装置，包括：

第二接触层，由导电材料形成并穿透该第二绝缘层、该第三绝缘层和该电容器介电层，以使该第二接合金属层与该电容器下金属层彼此电连接。

10.一种方法，包括如下步骤：

在包括多个层的半导体衬底的上方形成电容器下金属层；

在该电容器下金属层的上方形成SiN层；

通过远程等离子体工艺使该SiN层的表面与一混合物发生反应，以形成具有约30nm或更薄厚度的电容器介电层，其中该混合物为NF₃和NH₃气体中的至少一种与Ar气体的混合物；以及

在该电容器介电层的上方形成电容器上金属层。

11.如权利要求10所述的方法，其中使用NF₃和NH₃气体至少之一的混合物对该SiN层的表面实施该远程等离子体工艺。

12.如权利要求11所述的方法，其中使用Ar气体对该SiN层的表面实施该远程等离子体工艺。

13.如权利要求10所述的方法，其中该半导体衬底包括掺杂的硅酸盐玻璃层、SiH4氧化物层和SiN层。

14.如权利要求10所述的方法，其中该电容器下金属层和该电容器上金属层中的每一个由Ti层和TiN层中至少一个形成。

15如权利要求14所述的方法，其中该Ti层具有约1000

至1600

的厚度。

16.如权利要求14所述的方法，其中该TiN层具有约200

至800

的厚度。

Images