CN103258779A - 铜互连结构及其制造方法 - Google Patents

铜互连结构及其制造方法 Download PDF

Info

Publication number
CN103258779A
CN103258779A CN2012100376453A CN201210037645A CN103258779A CN 103258779 A CN103258779 A CN 103258779A CN 2012100376453 A CN2012100376453 A CN 2012100376453A CN 201210037645 A CN201210037645 A CN 201210037645A CN 103258779 A CN103258779 A CN 103258779A
Authority
CN
China
Prior art keywords
copper
interconnection structure
manufacture method
copper interconnection
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100376453A
Other languages
English (en)
Other versions
CN103258779B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210037645.3A priority Critical patent/CN103258779B/zh
Publication of CN103258779A publication Critical patent/CN103258779A/zh
Application granted granted Critical
Publication of CN103258779B publication Critical patent/CN103258779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种铜互连结构及其制造方法，在低K介质层表面和铜互连线表面沉积先沉积一层Si-C-B掩膜层，如此不会产生能够影响扩散活化能的物质，在此基础上进一步形成SiCN作为铜隔离层，能够确保不受铜原子的影响，避免了氮化铜(CuNx)的形成，减少了突起缺陷的数量，从而提高了良率。

Description

铜互连结构及其制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种铜互连结构及其制造方法。
背景技术
随着超大规模集成电路技术的迅猛发展，半导体器件的特征尺寸也在逐步缩小，器件密度进一步增加。现今半导体器件的最小线宽已经小于0.25微米，而在同一芯片上的器件数量已达惊人的百万之多。
在此情况下，考虑到铜的熔点比铝的高，并且考虑到铜所具有的抗电迁移力高，业内所采取的方案为使用铜作为互连引线材料来达到高密度情况下保证器件性能稳定的目的。然而铜的使用虽然解决了密度问题，它同样带来了突起缺陷这一难题。而缺陷的产生则会影响到良率，甚至有可能引起报废，不利于企业的发展。
具体的，请参考图1，其为现有技术制造的铜互连结构横截面示意图。如图1所示，所述铜互连结构包括：衬底13；位于所述衬底13上的低K介质层11，及位于所述低K介质层11中的铜互连线12；铜隔离层10，所述铜隔离层10覆盖所述低K介质层11和铜互连线12。通常当在沉积SiCN作为铜隔离层10时，铜隔离层10中的N原子很容易和铜互连线12中的铜原子发生反应从而形成氮化铜(CuNx)。而氮化铜(CuNx)的形成则会影响扩散活化能，从而很容易引起突起缺陷，这将在很大程度上影响产品的良率，从而增加生产成本。
综上所述，亟需一种方法来避免制造铜隔离层时形成突起缺陷的问题。
发明内容
本发明要解决的技术问题是铜隔离层易与铜原子结合形成氮化铜，从而很容易引起突起缺陷，影响产品的良率。
为解决上述技术问题，本发明提供一种铜互连结构的制造方法，包括：
提供衬底，所述衬底上形成有低K介质层及位于所述低K介质层中的铜互连线；
形成Si-C-B掩膜层，所述Si-C-B掩膜层覆盖所述低K介质层及铜互连线；
在所述Si-C-B掩膜层上形成铜隔离层。
进一步的，在所述铜互连结构的制造方法中，在所述衬底上形成Si-C-B掩膜层的工艺之前，还包括以下步骤：
对低K介质层及位于所述低K介质层中的铜互连线进行退火处理。
进一步的，在所述铜互连结构的制造方法中，利用H2(氢气)进行退火处理。
进一步的，在所述铜互连结构的制造方法中，所述Si-C-B掩膜层通过等离子体增强化学气相沉积工艺形成。
进一步的，在所述铜互连结构的制造方法中，所述等离子体增强化学气相沉积工艺的反应气体为：SiH4(硅烷)、CH4(甲烷)和B2H6(乙硼烷)。
进一步的，在所述铜互连结构的制造方法中，所述反应气体的流量分别为：SiH450～1000sccm，CH450～1000sccm，B2H650～1000sccm。
进一步的，在所述铜互连结构的制造方法中，所述等离子体增强化学气相沉积工艺的反应气体为：三甲基硅烷(3MS)和B2H6。
进一步的，在所述铜互连结构的制造方法中，所述反应气体的流量分别为：三甲基硅烷(3MS)50～1000sccm，B2H650～1000sccm。
进一步的，在所述铜互连结构的制造方法中，所述等离子体增强化学气相沉积工艺的反应气体为：四甲基硅烷(4MS)和B2H6。
进一步的，在所述铜互连结构的制造方法中，所述反应气体的流量分别为：四甲基硅烷(4MS)50～1000sccm，B2H650～1000sccm。
进一步的，在所述铜互连结构的制造方法中，所述等离子体增强化学气相沉积工艺的工艺参数为：压强1～7torr，电功率50～1000w，温度300～400℃。
进一步的，在所述铜互连结构的制造方法中，所述Si-C-B掩膜层形成工艺中保护气为He(氦气)。
进一步的，在所述铜互连结构的制造方法中，所述铜隔离层由三甲基硅烷(3MS)和NH3(氨气)反应形成；或者由四甲基硅烷(4MS)和NH3反应形成。
根据以上工艺，可以得到如下一铜互连结构，包括：
衬底，位于所述衬底上的低K介质层及位于所述低K介质层中的铜互连线；
Si-C-B掩膜层，所述Si-C-B掩膜层覆盖所述低K介质层及铜互连线；及
位于所述Si-C-B掩膜层上的铜隔离层。
与现有技术相比，本发明提供的在铜互连结构及其制造方法中，由于在铜隔离层形成前先形成了Si-C-B掩膜层，从而通过所述Si-C-B掩膜层可阻止所述铜隔离层中的N原子与铜互连线反应形成氮化铜，由此有效减少了突起缺陷的形成，提高了良率。
附图说明
图1为现有技术制造的铜互连结构横截面示意图；
图2为本发明实施例的铜互连结构的制造方法的流程示意图；
图3～图5为本发明实施例的铜互连结构的制造方法的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的铜互连结构及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，其为本发明实施例的铜互连结构的制造方法的流程示意图。如图2所示，所述铜互连结构的制造方法包括如下步骤：
步骤S202，提供衬底，所述衬底上形成有低K介质层及位于所述低K介质层中的铜互连线；
步骤S204，形成Si-C-B掩膜层，所述Si-C-B掩膜层覆盖所述低K介质层及铜互连线；具体的，所述Si-C-B掩膜层可以由SiH4或者所有硅的有机化合物，CH4或者所有碳的有机化合物和B2H6采用等离子体增强化学气相沉积工艺(PECVD)反应形成。
步骤S206，在Si-C-B掩膜层上形成铜隔离层。
接下去，请参考图3～图5，其为本发明实施例的铜互连结构的制造方法的剖面结构示意图。
实施例一
请参考图3，提供衬底33，所述衬底33上形成有低K介质层31及位于所述低K介质层31中的铜互连线32。其中，所述衬底33可具体包括硅基底，各类功能器件，NDC层等，其中，所述硅基底例如可以为单晶硅，绝缘体上硅(SOI)等，所述器件可以为CMOS晶体管等。所述低K介质层31包括但不限于以下材料：掺杂硼、碳的硅的氧化物，或者由Dow Chemical公司推出的SiLK等。
在本实施例中，接着，利用H2对低K介质层31及位于所述低K介质层31中的铜互连线32进行退火处理，其中H2退火工艺所需温度优选为370～390℃，氢气纯度优选为大于99.9％。所述H2退火的目的为去除铜互连线32上由于氧化而产生的氧化铜，从而减少了杂质的存在，以便于保证铜互连线32的纯度，从而增加器件的稳定性和可靠性。
接着，请参考图4，形成Si-C-B掩膜层40，所述Si-C-B掩膜层40覆盖所述低K介质层31及铜互连线32。具体的，可在化学气相沉积腔体中，利用等离子体增强化学气相沉积工艺(PECVD)形成所述Si-C-B掩膜层40。其中，所述等离子体增强化学气相沉积工艺(PECVD)的工艺条件为：压强1～7torr，电功率50～1000w，温度300～400℃。所述等离子体增强化学气相沉积工艺(PECVD)的反应气体为：SiH4，CH4，B2H6。在本实施例中，反应气体的流量为SiH450～1000sccm，CH450～1000sccm，B2H650～1000sccm。进一步的，可采用He作为反应的保护气体，以保证反应顺利进行，不被空气当中的氧气干扰。经反应形成Si-C-B掩膜层40。
在本实施例中，待形成Si-C-B掩膜层40的工艺反应结束，向反应腔体内注入三甲基硅烷(3MS)和NH3或者四甲基硅烷(4MS)和NH3以形成铜隔离层50，其中铜隔离层50的成分为SiCN。所注入各气体流量以能够形成的铜隔离层50厚度为100～500埃为宜。请参阅图5，在Si-C-B掩膜层40上形成一层厚度为100～500埃的铜隔离层50。
实施例二
本实施例与实施例一所采用衬底，低K介质层和铜互连线相同。亦须经过相同的退火处理，采用具有相同工艺条件的等离子体增强化学气相沉积工艺(PECVD)形成Si-C-B掩膜层。其中，所述等离子体增强化学气相沉积工艺(PECVD)的工艺条件为：压强1～7torr，电功率50～1000w，温度300～400℃。其差别在于，形成Si-C-B掩膜层的反应气体为：三甲基硅烷(3MS)和B2H6。在本实施例中，反应气体的流量为：三甲基硅烷(3MS)50～1000sccm，B2H650～1000sccm。经反应形成Si-C-B掩膜层，在此，可相应参考图4所示，在低K介质层31和铜互连线32上形成Si-C-B掩膜层40。
待形成Si-C-B掩膜层40的工艺反应结束，向反应腔体内注入三甲基硅烷(3MS)和NH3或者四甲基硅烷(4MS)和NH3以形成铜隔离层50，所注入各流量以能够形成的铜隔离层50厚度为100～500埃为宜。在此，可相应参考图5，在Si-C-B掩膜层40上形成一层厚度为100～500埃的铜隔离层50。
实施例三
本实施例与实施例一、实施例二所采用衬底，低K介质层和铜互连线相同。亦须经过相同的退火处理，采用具有相同工艺条件的等离子体增强化学气相沉积工艺(PECVD)形成Si-C-B掩膜层。其中，所述等离子体增强化学气相沉积工艺(PECVD)的工艺条件为：压强1～7torr，电功率50～1000w，温度300～400℃。其差别在于，形成Si-C-B掩膜层的反应气体为：四甲基硅烷(4MS)和B2H6。在本实施例中，反应气体的流量为：四甲基硅烷(4MS)50～1000sccm，B2H650～1000sccm。经反应形成Si-C-B掩膜层，在此，可相应参考图4所示，在低K介质层31和铜互连线32上形成Si-C-B掩膜层40。
待形成Si-C-B掩膜层40的工艺反应结束，向反应腔体内注入三甲基硅烷(3MS)和NH3或者四甲基硅烷(4MS)和NH3以形成铜隔离层50，所注入各流量以能够形成的铜隔离层50厚度为100～500埃为宜。在此，可相应参考图5，在Si-C-B掩膜层40上形成一层厚度为100～500埃的铜隔离层50。
通过上述铜互连结构的制造方法，将得到一铜互连结构，请继续参考图5，所述铜互连结构包括：
衬底33，位于所述衬底33上的低K介质层31及位于所述低K介质层31中的铜互连线32；
Si-C-B掩膜层40，所述Si-C-B掩膜层40覆盖所述低K介质层31及铜互连线32；及
位于所述Si-C-B掩膜层40上的铜隔离层50。
现有工艺的制造方法为在低K介质层表面和铜互连线表面直接形成铜隔离层，这种方法中铜隔离层中的N原子易与铜互连线中的铜原子结合形成氮化铜，容易引起突起缺陷的形成，影响产品的良率。本发明以上三个实施例中改进了这一缺陷，在低K介质层表面和铜互连线表面沉积先沉积一层Si-C-B掩膜层，在此基础上进一步形成铜隔离层，从而通过所述Si-C-B掩膜层可阻止所述铜隔离层中的N原子与铜互连线反应形成氮化铜，由此有效减少了突起缺陷的形成，提高了良率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (14)

1.一种铜互连结构的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有低K介质层及位于所述低K介质层中的铜互连线；
形成Si-C-B掩膜层，所述Si-C-B掩膜层覆盖所述低K介质层及铜互连线；
在所述Si-C-B掩膜层上形成铜隔离层。
2.如权利要求1所述的铜互连结构的制造方法，其特征在于，在形成Si-C-B掩膜层之前，还包括以下步骤：
对低K介质层及位于所述低K介质层中的铜互连线进行退火处理。
3.如权利要求2所述的铜互连结构的制造方法，其特征在于，利用H2进行退火处理。
4.如权利要求1至3中的任一项所述的铜互连结构的制造方法，其特征在于，所述Si-C-B掩膜层通过等离子体增强化学气相沉积工艺形成。
5.如权利要求4所述的铜互连结构的制造方法，其特征在于，所述等离子体增强化学气相沉积工艺的反应气体为：SiH4、CH4和B2H6。
6.如权利要求5所述的铜互连结构的制造方法，其特征在于，所述反应气体的流量分别为：SiH4 50～1000sccm，CH4 50～1000sccm，B2H6 50～1000sccm。
7.如权利要求4所述的铜互连结构的制造方法，其特征在于，所述等离子体增强化学气相沉积工艺的反应气体为：三甲基硅烷和B2H6。
8.如权利要求7所述的铜互连结构的制造方法，其特征在于，所述反应气体的流量分别为：三甲基硅烷50～1000sccm，B2H650～1000sccm。
9.如权利要求4所述的铜互连结构的制造方法，其特征在于，所述等离子体增强化学气相沉积工艺的反应气体为：四甲基硅烷和B2H6。
10.如权利要求9所述的铜互连结构的制造方法，其特征在于，所述反应气体的流量分别为：四甲基硅烷50～1000sccm，B2H650～1000sccm。
11.如权利要求5至10中的任一项所述的铜互连结构的制造方法，其特征在于，所述等离子体增强化学气相沉积工艺的工艺参数为：压强1～7torr，电功率50～1000w，温度300～400℃。
12.如权利要求5至10中的任一项所述的铜互连结构的制造方法，其特征在于，在所述等离子体增强化学气相沉积工艺中，采用He作为反应的保护气体。
13.如权利要求1至3中的任一项所述的铜互连结构的制造方法，其特征在于，所述铜隔离层由三甲基硅烷和NH3反应形成；或者由四甲基硅烷和NH3反应形成。
14.如权利要求1至13中的任一项所述的铜互连结构的制造方法制得的铜互连结构，其特征在于，包括：
衬底，位于所述衬底上的低K介质层及位于所述低K介质层中的铜互连线；
Si-C-B掩膜层，所述Si-C-B掩膜层覆盖所述低K介质层及铜互连线；及
位于所述Si-C-B掩膜层上的铜隔离层。
CN201210037645.3A 2012-02-17 2012-02-17 铜互连结构及其制造方法 Active CN103258779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210037645.3A CN103258779B (zh) 2012-02-17 2012-02-17 铜互连结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210037645.3A CN103258779B (zh) 2012-02-17 2012-02-17 铜互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103258779A true CN103258779A (zh) 2013-08-21
CN103258779B CN103258779B (zh) 2015-05-20

Family

ID=48962609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210037645.3A Active CN103258779B (zh) 2012-02-17 2012-02-17 铜互连结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103258779B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716085A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105097654A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207084A1 (en) * 2003-04-17 2004-10-21 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
CN1672250A (zh) * 2002-01-15 2005-09-21 国际商业机器公司 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
US20080122103A1 (en) * 2006-11-29 2008-05-29 International Business Machines Corporation Embedded nano uv blocking barrier for improved reliability of copper/ultra low k interlevel dielectric electronic devices
CN102097364A (zh) * 2009-12-04 2011-06-15 诺发系统有限公司 硬掩模材料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672250A (zh) * 2002-01-15 2005-09-21 国际商业机器公司 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
US20040207084A1 (en) * 2003-04-17 2004-10-21 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US20080122103A1 (en) * 2006-11-29 2008-05-29 International Business Machines Corporation Embedded nano uv blocking barrier for improved reliability of copper/ultra low k interlevel dielectric electronic devices
CN102097364A (zh) * 2009-12-04 2011-06-15 诺发系统有限公司 硬掩模材料

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716085A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104716085B (zh) * 2013-12-17 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105097654A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN105097654B (zh) * 2014-05-08 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
CN103258779B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
TWI471454B (zh) 非化學計量化學氣相沈積法介電質薄膜表面鈍化用於薄膜粗糙度控制之方法
JP2009010351A5 (zh)
US20140084472A1 (en) Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof
CN103187283A (zh) 石墨烯场效应晶体管及其制作方法
CN101203626A (zh) 形成介电薄膜的方法和用于实施所述方法的新的前体
JP2013181231A (ja) ゲルマニウム薄膜の成膜方法
CN110120343B (zh) 氮化硅膜和半导体器件的制造方法
CN101976658B (zh) 钝化层及其制造方法
CN103426749B (zh) 开口的形成方法和堆叠结构
CN103258779B (zh) 铜互连结构及其制造方法
CN102915953A (zh) 无定形碳膜的处理方法，开口的形成方法
CN104701390B (zh) 太阳能电池背面钝化方法
CN102683199A (zh) 碳化硅薄膜制作方法以及金属阻挡层制作方法
CN103928391A (zh) 半导体结构的形成方法
CN102881632B (zh) 一种半导体器件的制造方法
CN103367232B (zh) 半导体结构的形成方法
CN102110669B (zh) 复合介电层及其制作方法
CN104835777B (zh) 一种半导体器件及其制作方法
CN103117201B (zh) Pecvd装置及半导体器件的形成方法
CN102832119A (zh) 低温二氧化硅薄膜的形成方法
CN100590840C (zh) 无缝浅沟隔离的制作方法
US20090181544A1 (en) Method for preventing backside defects in dielectric layers formed on semiconductor substrates
CN103426745B (zh) 半导体结构的形成方法
Hu et al. In Situ Growth of Graphene Catalyzed by a Phase‐Change Material at 400° C for Wafer‐Scale Optoelectronic Device Application
CN102709154A (zh) 一种金属-多层绝缘体-金属电容器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant