CN101976658B - 钝化层及其制造方法 - Google Patents

钝化层及其制造方法 Download PDF

Info

Publication number
CN101976658B
CN101976658B CN201010297229.8A CN201010297229A CN101976658B CN 101976658 B CN101976658 B CN 101976658B CN 201010297229 A CN201010297229 A CN 201010297229A CN 101976658 B CN101976658 B CN 101976658B
Authority
CN
China
Prior art keywords
layer
amorphous silicon
silicon
metal wire
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010297229.8A
Other languages
English (en)
Other versions
CN101976658A (zh
Inventor
曾绍海
张伟
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201010297229.8A priority Critical patent/CN101976658B/zh
Publication of CN101976658A publication Critical patent/CN101976658A/zh
Application granted granted Critical
Publication of CN101976658B publication Critical patent/CN101976658B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种钝化层及其制造方法，该钝化层包括形成于半导体基底之上、并且覆盖于半导体基底之中金属线(4)上的非晶硅层(3)，以及依次形成于所述非晶硅层(3)之上的二氧化硅层(2)和氮氧化硅层(1)。该钝化层的制造方法包括以下步骤：S01在半导体基底上沉积非晶硅层(3)，所述的非晶硅层(3)覆盖半导体基底及半导体基底之中的金属线(4)；S02在上述的非晶硅层(3)上沉积二氧化硅层(2)；S03在上述的二氧化硅层(2)上沉积氮氧化硅层(1)。本发明应用于半导体制造技术领域，可以提高半导体芯片的良品率。

Description

钝化层及其制造方法
技术领域
本发明涉及半导体芯片制造领域，具体的讲是涉及一种形成于半导体基底之上、并且覆盖半导体基底之中的金属线上的钝化层及其制造方法。
背景技术
在半导体器件制造过程中，器件表面的钝化是关键技术之一。对半导体器件表面进行钝化可以减少器件氧化层中的各种电荷，增强半导体芯片对离子沾污的阻挡能力，保护半导体芯片内部器件的互连以及半导体芯片表面的电特性，防止半导体芯片器件受到机械损伤和化学损伤。在半导体芯片钝化层的制造过程中，常采用沉积、溅射等方法，由于各层材料的杨氏模量和热胀系数的差异，以及相应温度变化都会使薄膜内部的应力发生变化，从而使芯片内部产生空洞、裂纹或者脱落等现象，引起半导体芯片内部的结构变形或者互连导线短路或断路，造成半导体芯片性能变差或者失效，使半导体芯片的良品率降低。
钝化层的种类和结构对于互连内部形成的应力及应力释放的快慢影响很大。在CMOS技术中，双嵌式互连线通常使用金属铜作为导电材料，CMOS器件中的金属铜互连层表面覆盖有钝化层。如图1所示，现有技术半导体芯片的钝化层一般由依次沉积在金属线30上的二氧化硅层20和氮氧化硅层10组成。所述的二氧化硅层20可用高密摄氏度等离子化学气相沉积(HDPCVD)工艺或等离子增强化学气相沉积(PECVD)工艺生成，用于缓冲氮氧化硅层10的应力。由于二氧化硅层20和氮氧化硅层10的杨氏模量和热胀系数的差异，上述工艺的二氧化硅层20和氮氧化硅层10均对金属线30施加收缩应力，使钝化层与金属线30之间的粘合性变差，甚至会把金属线30拔出，则金属线30与钝化层之间就会产生空洞、裂纹或者脱落现象，即降低了半导体芯片的良品率。
发明内容
本发明所要解决的技术问题是，克服以上不足，提供一种可以提高半导体芯片的良品率的钝化层。
为了解决上述技术问题，本发明的技术方案是：一种钝化层，包括形成于半导体基底之上、并且覆盖于半导体基底之中金属线的非晶硅层，以及依次形成于所述非晶硅层之上的二氧化硅层和氮氧化硅层。
作为优选方案，所述的金属线为铜线。
作为优选方案，所述非晶硅层的厚度为
作为优选方案，所述二氧化硅层的厚度为
作为优选方案，所述氮氧化硅层的厚度为
本发明所要解决的另一技术问题是，提供一种钝化层的制造方法。包括以下步骤：
S01在半导体基底上沉积非晶硅层，所述的非晶硅层覆盖半导体基底及半导体基底之中的金属线；
S02在上述的非晶硅层上沉积二氧化硅层；
S03在上述的二氧化硅层上沉积氮氧化硅层。
作为优选方案，在上述钝化层的制造方法中，所述的非晶硅层、二氧化硅层和氮氧化硅层均采用等离子增强化学气相沉积工艺生成。
作为优选方案，在上述钝化层的制造方法中，采用等离子增强化学气相沉积工艺生成非晶硅层的工艺温度是330-370摄氏度，所用气体为硅烷和氢气。
作为优选方案，在上述钝化层的制造方法中，采用等离子增强化学气相沉积工艺生成二氧化硅层的工艺温度是380摄氏度以上、且小于400摄氏度或者是420摄氏度以下、且大于400摄氏度，所用气体为硅酸乙酯和一氧化二氮。
作为优选方案，在上述钝化层的制造方法中，采用等离子增强化学气相沉积工艺生成氮氧化硅层的工艺温度是380摄氏度以上、且小于400摄氏度或者是420摄氏度以下、且大于400摄氏度，所用气体为硅烷和一氧化二氮。
采用上述技术方案后，本发明钝化层及其制造方法与现有技术相比，具有以下优点：本发明在二氧化硅层和金属线之间增加了由等离子增强化学气相沉积(PECVD)工艺生成的非晶硅层，非晶硅层和金属线有良好的接触，在非晶硅沉积的过程中，金属铜原子扩散到Si间隙中，这样在非晶硅和金属线的交界面处Si原子周围的原子数将多余4个，Si-Si共价键所共有的电子将同时被间隙原子所共有，从而Si-Si共价键所共有的电子数少于2个，使得Si-Si键从饱和价键向非饱和价键转变，因此Si-Si的键能将由共价键向金属键转变，减弱了Si-Si的键能，促进了金属硅化物在交界处的低温形成；从而减缓金属线中金属原子的迁移，避免了金属线的空洞产生；同时等离子增强化学气相沉积(PECVD)工艺生成的二氧化硅部分抵消了氮氧化硅的收缩应力，从而避免了钝化层与金属线的剥离和空洞，进而提高了半导体芯片的良品率。
附图说明
图1是现有技术钝化层结构示意图；
图2是本发明钝化层结构示意图。
现有技术：10、氮氧化硅层，20、二氧化硅层，30、金属线。
本发明：1、氮氧化硅层，2、二氧化硅层，3、非晶硅层，4、金属线。
具体实施方式
下面结合附图对本发明作进一步详细描述：
图2中，省略了半导体芯片基底的器件层，仅以示意方式画出了金属线和钝化层的结构。本领域技术人员可以理解，所述半导体基底中可以预先制作CMOS器件，并且可以采用双嵌式互连工艺形成金属线。
如图2所示，本发明的钝化层，包括形成于半导体基底之上、并且覆盖于半导体基底之中的金属线4上的非晶硅层3，以及依次形成于所述非晶硅层3之上的二氧化硅层2和氮化硅层1。所述的金属线4为铜线。也就是说，所述半导体芯片的金属线4采用铜线工艺制作。
所述非晶硅层3的厚度为选择该厚度范围是由于非晶硅层3是采用化学方法沉积而成的，当非晶硅层3的厚度太厚时，非晶硅层3沉积时间就会加大，从而增大了加工成本；而当非晶硅层3的厚度太薄时，其应力不足以抵抗氮氧化硅向金属线4的伸缩应力。
所述二氧化硅层2的厚度为选择该厚度范围是由于二氧化硅层2是采用化学方法沉积而成的，当二氧化硅2的厚度太厚时，沉积时间就会加大，从而增大了加工成本；而当二氧化硅2的厚度太薄时，其应力不足以抵抗氮氧化硅层1向金属线4的伸缩应力。
所述氮氧化硅层1的厚度为选择该厚度范围是由于氮氧化硅层1是采用化学方法沉积而成的，当氮氧化硅的厚度太厚时，沉积时间就会加大，从而增大了加工成本；而当氮氧化硅1的厚度太薄时，不能起到钝化的效果。
根据上述钝化层的沉积厚度，本发明设定以下三种具体方案：
方案一：非晶硅层3的厚度为二氧化硅2的厚度为氮氧化硅1的厚度为
方案二：非晶硅层3的厚度为二氧化硅2的厚度为氮氧化硅1的厚度为
方案三：非晶硅层3的厚度为二氧化硅2的厚度为氮氧化硅1的厚度为
本发明在二氧化硅层2和金属线4之间增加了由等离子增强化学气相沉积(PECVD)工艺生成的非晶硅层3，非晶硅层3和金属线4有良好的接触，在非晶硅沉积的过程中，金属铜原子扩散到Si间隙中，这样在非晶硅和金属线的界面层处Si原子周围的原子数将多余4个，Si-Si共价键所共有的电子将同时被间隙原子所共有，从而Si-Si共价键所共有的电子数少于2个，使得Si-Si键从饱和价键向非饱和价键转变，因此Si-Si的键能将由共价键向金属键转变，减弱了Si-Si的键能，促进了金属硅化物在界面处的低温形成，从而减缓金属线4中金属原子的迁移，避免了金属线的空洞产生；同时等离子增强化学气相沉积(PECVD)工艺生成的二氧化硅部分抵消了氮氧化硅的收缩应力，从而避免了钝化层与金属线的剥离和空洞，进而提高了半导体芯片的良品率。
本发明钝化层的制造方法，包括以下步骤：
S01在半导体基底上沉积非晶硅层(3)，所述的非晶硅层(3)覆盖半导体基底及半导体基底之中的金属线(4)；
S02在上述的非晶硅层3上沉积二氧化硅层2；
S03在上述的二氧化硅层2上沉积氮氧化硅层1。
上述钝化层的制造方法，所述的非晶硅层3、二氧化硅层2和氮氧化硅层1均采用等离子增强化学气相沉积(PECVD)工艺生成。
上述钝化层的制造方法，采用等离子增强化学气相沉积(PECVD)工艺生成非晶硅层3的工艺温度是330-370摄氏度，所用气体为硅烷(SiH4)和氢气(H2)。沉积非晶硅层3的工艺温度设定为330-370摄氏度是因为：当沉积非晶硅层3的工艺温度太高时，非晶硅的温度会对半导体芯片金属线4产生热损伤，出现剥离脱落现象，则半导体芯片的良品率就会下降；当沉积非晶硅层3的工艺温度太低时，由于非晶硅层3采用化学方法沉积而成，则非晶硅的反应速率就会很慢，增加了沉积时间，因此加大了生产成本。
上述钝化层的制造方法，采用等离子增强化学气相沉积(PECVD)工艺生成二氧化硅层2的工艺温度是380-420摄氏度，所用气体为硅酸乙酯(TEOS)和一氧化二氮(N2O)。沉积二氧化硅2的工艺温度设定为380-420摄氏度是因为：当沉积二氧化硅层2的工艺温度太高时，二氧化硅的温度会对半导体的非晶硅层1产生热损伤，非晶硅层1出现空洞、裂纹现象，则沉积在半导体基底、并且覆盖金属线4的非晶硅层1不均匀，从而导致半导体芯片的良品率下降；当沉积二氧化硅层2的工艺温度太低时，由于二氧化硅层2采用化学方法沉积而成，则二氧化硅的反应速率就会很慢，增加了沉积时间，因此加大了生产成本。
上述钝化层的制造方法，采用等离子增强化学气相沉积(PECVD)工艺生成氮氧化硅层1的工艺温度是380-420摄氏度，所用气体为硅烷(SiH4)和一氧化二氮(N2O)。氮氧化硅层1的工艺温度设定为380-420摄氏度是因为：当沉积氮氧化硅层1的工艺温度太高时，氮氧化硅的温度会对半导体基底的二氧化硅层2产生热损伤，则二氧化硅层2就会出现空洞、裂纹现象，从而导致半导体芯片的良品率下降；当沉积氮氧化硅层1的工艺温度太低时，由于氮氧化硅层1采用化学方法沉积而成，则氮氧化硅的反应速率就会很慢，增加了沉积时间，因此加大了生产成本。
根据以上钝化层的制造方法，采用等离子增强化学气相沉积(PECVD)工艺生成非晶硅层3、二氧化硅层2、氮氧化硅层1的工艺方法，其工艺温度设定以下三种具体方案：
方案一：非晶硅层3的工艺温度设定为330摄氏度，二氧化硅层2的工艺温度设定为420摄氏度，氮氧化硅层1的工艺温度设定为420摄氏度。
方案二：非晶硅层3的工艺温度设定为350摄氏度，二氧化硅层2的工艺温度设定为400摄氏度，氮氧化硅层1的工艺温度设定为400摄氏度。
方案三：非晶硅层3的工艺温度设定为370摄氏度，二氧化硅层2的工艺温度设定为380摄氏度，氮氧化硅层1的工艺温度设定为380摄氏度。

Claims (9)

1.一种钝化层，其特征在于：包括形成于半导体基底之上、并且覆盖于半导体基底之中金属线(4)上的非晶硅层(3)，以及依次形成于所述非晶硅层(3)之上的二氧化硅层(2)和氮氧化硅层(1)；其中，所述的金属线(4)为铜线；以及形成在所述金属线(4)与非晶硅层(3)交界面的金属硅化物。
2.根据权利要求1所述的钝化层，其特征在于：所述非晶硅层(3)的厚度为
3.根据权利要求1所述的钝化层，其特征在于：所述二氧化硅层(2)的厚度为
4.根据权利要求1所述的钝化层，其特征在于：所述氮氧化硅层(1)的厚度为
5.一种钝化层的制造方法，其特征在于：包括以下步骤：
S01在半导体基底上沉积非晶硅层(3)，所述的非晶硅层(3)覆盖半导体基底及半导体基底之中的金属线(4)；其中，所述的金属线(4)为铜线；在所述非晶硅层(3)沉积过的程中，所述金属线(4)与非晶硅层(3)交界面形成金属硅化物；
S02在上述的非晶硅层(3)上沉积二氧化硅层(2)；
S03在上述的二氧化硅层(2)上沉积氮氧化硅层(1)。
6.根据权利要求5所述的钝化层的制造方法，其特征在于：所述的非晶硅层(3)、二氧化硅层(2)和氮氧化硅层(1)均采用等离子增强化学气相沉积工艺生成。
7.根据权利要求6所述的钝化层的制造方法，其特征在于：采用等离子增强化学气相沉积工艺生成非晶硅层(3)的工艺温度是330－370摄氏度，所用气体为硅烷和氢气。
8.根据权利要求6所述的钝化层的制造方法，其特征在于：采用等离子增强化学气相沉积工艺生成二氧化硅层(2)的工艺温度是380摄氏度以上、且小于400摄氏度或者是420摄氏度以下、且大于400摄氏度，所用气体为硅酸乙酯和一氧化二氮。
9.根据权利要求6所述的钝化层的制造方法，其特征在于：采用等离子增强化学气相沉积工艺生成氮氧化硅层(1)的工艺温度是380摄氏度以上、且小于400摄氏度或者是420摄氏度以下、且大于400摄氏度，所用气体为硅烷和一氧化二氮。
CN201010297229.8A 2010-09-29 2010-09-29 钝化层及其制造方法 Expired - Fee Related CN101976658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010297229.8A CN101976658B (zh) 2010-09-29 2010-09-29 钝化层及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010297229.8A CN101976658B (zh) 2010-09-29 2010-09-29 钝化层及其制造方法

Publications (2)

Publication Number Publication Date
CN101976658A CN101976658A (zh) 2011-02-16
CN101976658B true CN101976658B (zh) 2015-11-25

Family

ID=43576528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010297229.8A Expired - Fee Related CN101976658B (zh) 2010-09-29 2010-09-29 钝化层及其制造方法

Country Status (1)

Country Link
CN (1) CN101976658B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420194B (zh) * 2011-04-29 2014-06-04 上海华力微电子有限公司 集成电路钝化层及其制造方法
WO2015187413A1 (en) * 2014-06-03 2015-12-10 The Chemours Company Fc, Llc Passivation layer comprising a photocrosslinked fluoropolymer
US10170299B2 (en) * 2015-07-01 2019-01-01 Applied Materials, Inc. Method to reduce trap-induced capacitance in interconnect dielectric barrier stack
CN109324369A (zh) * 2018-12-12 2019-02-12 科新网通科技有限公司 一种平面波导器件的生产工艺
CN114425328B (zh) * 2020-09-27 2024-01-26 中国石油化工股份有限公司 一种α,α-二甲基苄醇氢解催化剂及其制备方法与应用
CN112887895B (zh) * 2021-01-26 2022-06-07 苏州工业园区纳米产业技术研究院有限公司 一种调整mems麦克风吸合电压的工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362766A (en) * 1978-08-23 1982-12-07 Siemens Aktiengesellschaft Method for preparing a protective amorphous silicon passivating film on a semiconductor device
US5946542A (en) * 1996-02-26 1999-08-31 Micron Technology, Inc. Method of depositing passivation layers on semiconductor device arrays
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
CN101304023A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 集成电路芯片的钝化层

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362766A (en) * 1978-08-23 1982-12-07 Siemens Aktiengesellschaft Method for preparing a protective amorphous silicon passivating film on a semiconductor device
US5946542A (en) * 1996-02-26 1999-08-31 Micron Technology, Inc. Method of depositing passivation layers on semiconductor device arrays
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
CN101304023A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 集成电路芯片的钝化层

Also Published As

Publication number Publication date
CN101976658A (zh) 2011-02-16

Similar Documents

Publication Publication Date Title
CN101976658B (zh) 钝化层及其制造方法
US7622380B1 (en) Method of improving adhesion between two dielectric films
CN100550316C (zh) 半导体结构的形成方法及半导体结构
CN103367311B (zh) 互连结构及其形成方法
TWI553750B (zh) 半導體結構的製造方法
CN102709232A (zh) 一种用于铜互连的金属硬掩膜层的制备方法
US20070190742A1 (en) Semiconductor device including shallow trench isolator and method of forming same
CN100546031C (zh) 集成电路芯片的钝化层及其制造方法
CN103578963A (zh) 半导体器件及其制造方法
JP2023145565A (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
KR101015534B1 (ko) 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
CN101447472A (zh) 刻蚀停止层、双镶嵌结构及其形成方法
CN103367310A (zh) 互连结构及其形成方法
CN103413781B (zh) 一种金属硬掩膜层及铜互连结构的制备方法
CN104465506A (zh) 铜互连中空气隙的形成方法
US6657299B2 (en) Semiconductor with a stress reduction layer and manufacturing method therefor
KR100945500B1 (ko) 반도체 소자의 제조방법
CN103258779B (zh) 铜互连结构及其制造方法
CN102994974A (zh) 一种厚氧化薄膜的制作方法
CN104835777B (zh) 一种半导体器件及其制作方法
CN103794547A (zh) 一种制作半导体器件的方法
CN102820220A (zh) 低温二氧化硅薄膜的形成方法
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Zeng Shaohai

Inventor after: Zhang Wei

Inventor after: Li Ming

Inventor before: Zeng Shaohai

Inventor before: Zhang Wei

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125