CN104465506A - 铜互连中空气隙的形成方法 - Google Patents
铜互连中空气隙的形成方法 Download PDFInfo
- Publication number
- CN104465506A CN104465506A CN201410835897.XA CN201410835897A CN104465506A CN 104465506 A CN104465506 A CN 104465506A CN 201410835897 A CN201410835897 A CN 201410835897A CN 104465506 A CN104465506 A CN 104465506A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- formation method
- silicon dioxide
- hollow air
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种铜互连中空气隙的形成方法,通过在双大马士革结构形成之后,先在双大马士革结构侧壁上淀积一层氧化层,随后再进行金属的填充,并在牺牲层去除之后在金属的侧壁上保留氧化层,从而防止在牺牲层刻蚀时对金属的损伤,并可提高后续阻挡层与金属的粘附性。
Description
技术领域
本发明涉及半导体集成电路的制造技术领域,尤其涉及一种铜互连中空气隙的形成方法。
背景技术
在超大规模集成电路的工艺发展中,由于芯片速度的提升、功耗的降低等,金属互连线的延迟已经远超器件的延迟。为了降低互连延迟,铜取代了铝从而能够降低互连阻值,低介电常数材料(氟掺杂二氧化硅(FSG)、碳掺杂二氧化硅(SiCOH))等取代了二氧化硅,能够降低介电常数从而降低互连电容,上述均在半导体制造工艺得到应用。随着工艺的发展,特征结构已经接近金属中电子的平均自由程,从而使得特征结构的表面及晶粒散射效应加剧,导致电阻率快速上升。这样对介电常数降低的需求更加迫切。由于空气的相对介电常数为1,降低介电常数的终极手段是实现空气隙。
空气隙技术目前可分为两种,一种是局部的空气隙,即在完成金属CMP(化学机械研磨)后,对牺牲层介质进行反刻,然后进行薄膜淀积,利用薄膜淀积在接触角大的情况下淀积速率比较高的特性,在特征结构形成空气隙;或是在完成金属CMP后,进行光刻,将特征结构暴露出来,然后进行刻蚀,再进行薄膜淀积,形成空气隙。局部空气隙的优点是在大面积的结构上存在介质,从而对器件的机械强度影响较小,但需要额外的工艺步骤,如介质淀积、介质CMP等工艺。另一种是全局性的空气隙,采用能够挥发的热敏材料进行金属互连介质,在完成金属互连后,进行热处理使得热敏材料挥发,从而形成空气隙。这种方法的优点是制造工艺相对简单,缺点是会在后续的芯片封装中由于介质的应力、强度等因素而带来困难。
在现有的局部空气隙的形成方法中,牺牲层介质常用二氧化硅(SiO2)、FSG、SiCOH等低介电材料,或采用非晶碳、SiLK(碳有机聚合物)等。由于非晶碳、SiLK等在进行反刻时,与介质的刻蚀的选择比高,易于刻蚀干净,经常在空气隙的工艺中采用。另外,在铜互连工艺中,通常是在铜CMP后进行介质反刻,然后进行介质淀积。由于在牺牲层介质反刻和介质淀积时,会有氧化性的气体在等离子氛围中,容易对金属产生氧化,影响互连线的电阻,同时,在牺牲层介质反刻后,为了形成后续金属层刻蚀阻挡层,在形成空气隙的介质淀积时通常会首先进行氮化硅、碳掺杂氮化硅的淀积,而这些含氮的介质薄膜与二氧化硅相比与金属的粘附性不好。如在美国专利US7928003中就在反刻后,在暴露的金属直接淀积含氮阻挡层。在中国专利申请201310220463.4中采取含碳的保型牺牲层的方法形成空气隙,但在去除时采用氧气,这样会对金属有损伤。
发明内容
本发明的目的在于弥补上述现有技术的不足,提供一种铜互连中空气隙的形成方法,防止后续刻蚀时对金属的损伤,并提高后续阻挡层与金属的粘附性。
为实现上述目的,本发明提供一种铜互连中空气隙的形成方法,其包括以下步骤:
步骤S01,提供形成有第一金属图形的衬底,在衬底上依次淀积介电材料层和牺牲层,并在所述介电材料层和牺牲层中形成双大马士革结构;
步骤S02,在所述双大马士革结构的侧壁形成氧化层,随后向双大马士革结构内填充金属,形成第二金属图形;
步骤S03,去除所述牺牲层,使所述第二金属图形中形成空隙;
步骤S04,在所述第二金属图形上淀积含氮阻挡层;
步骤S05,在所述第二金属图形上淀积介质层,在所述空隙处形成空气隙。
进一步地,步骤S02包括通过原子层淀积工艺(ALD)淀积氧化层。
进一步地,步骤S02包括淀积氧化层之后去除所述双大马士革结构底部以及牺牲层顶部淀积的氧化层,保留双大马士革结构侧壁的氧化层。
进一步地,所述氧化层为二氧化硅。
进一步地,步骤S02中淀积二氧化硅的温度为30-60℃,反应功率为200-600W,反应前驱体含有BDEAS(SiH2(NEt2)2,双(二乙基氨基)硅烷)、O2。
进一步地,步骤S02中去除所述双大马士革结构底部以及牺牲层顶部淀积的二氧化硅采用等离子体轰击去除,其反应气体为氩气,流量为1-10sccm,偏压功率为200-600W,等离子体功率为200-1000W。
进一步地,步骤S01形成双大马士革结构的尺寸比目标特征尺寸大X,步骤S02形成的氧化层厚度为X/2,
进一步地,所述牺牲层选自非晶碳或碳有机聚合物。
进一步地,步骤S03包括采用氧化性气体反刻去除所述牺牲层。
进一步地,所述介电材料层选自二氧化硅、氟掺杂二氧化硅或超低介电材料,所述介质层选自二氧化硅或碳掺杂二氧化硅,所述含氮阻挡层为氮化硅或碳掺杂氮化硅。
本发明提供的铜互连中空气隙的形成方法,通过在双大马士革结构形成之后,先在双大马士革结构侧壁上淀积一层氧化层,随后再进行金属的填充,并在牺牲层去除之后在金属的侧壁上保留氧化层,从而防止在牺牲层刻蚀时对金属的损伤,并可提高后续阻挡层与金属的粘附性。
附图说明
为能更清楚理解本发明的目的、特点和优点,以下将结合附图对本发明的较佳实施例进行详细描述,其中:
图1为本发明铜互连中空气隙形成方法的流程示意图;
图2至图9为本发明空气隙形成方法的各步骤结构示意图。
具体实施方式
请参阅图1,并同时参阅图2至图9,本发明的铜互连中空气隙的形成方法,其包括以下步骤:
步骤S01,如图2所示,提供形成有第一铜金属图形11的衬底10,在衬底10上依次淀积介电材料层12和牺牲层13,并在介电材料层12和牺牲层13中形成双大马士革结构14,如图3所示。
其中,本实施例中的介电材料层可以选自二氧化硅、氟掺杂二氧化硅或超低介电材料,牺牲层可以选自等离子体淀积的非晶碳或旋涂的碳有机聚合物。其中,非晶碳淀积工艺温度可以是300-500℃,射频功率可以是200-500W,反应气体为C2H2,流量为40-80sccm,淀积设备可选用美国应用材料公司的Producer腔体。本实施例中形成双大马士革结构可采用现有光刻刻蚀等手段,在此不再赘述。本实施例中形成双大马士革结构的光刻时的尺寸应适当增大,形成的双大马士革结构尺寸比需要制作的目标特征尺寸大,以抵消后续淀积氧化层增加的厚度,每个双大马士革结构增大的尺寸较佳地为同时,增大双大马士革结构的尺寸也有助于扩大双大马士革光刻、刻蚀工艺的工艺窗口。
步骤S02,在双大马士革结构14的侧壁形成氧化层15,随后向双大马士革结构14内填充铜,形成第二铜金属图形16,如图6所示。
其中,本实施例形成氧化层的工艺较佳地为原子层淀积工艺(ALD),淀积温度较佳地为30-60℃,反应功率较佳地为200-600W,反应前驱体较佳地含有BDEAS(SiH2(NEt2)2,双(二乙基氨基)硅烷)、O2,淀积的氧化层为二氧化硅。实际应用中,本步骤包括淀积二氧化硅,如图4所示,然后,去除双大马士革结构底部以及牺牲层顶部淀积的二氧化硅,从而保留双大马士革结构侧壁的二氧化硅,如图5所示,去除二氧化硅可采用等离子体轰击去除,其反应气体为氩气,流量为1-10sccm,偏压功率为200-600W,等离子体功率为200-1000W。本步骤淀积在双大马士革结构侧壁的二氧化硅的厚度应根据目标特征尺寸以及双大马士革结构的尺寸来确定,本实施例每个双大马士革结构制作时比目标特征尺寸大则双大马士革结构侧壁二氧化硅的厚度应为这样便可相互抵消,从而确保后续填充的铜金属特征尺寸符合目标特征尺寸的大小。
步骤S03,如图7所示,去除牺牲层13,使第二金属图形16中形成空隙21。
其中,本步骤可采用氧化性气体反刻去除牺牲层。本步骤之前可进行化学机械研磨以使第二金属图形16顶部平坦化。
步骤S04,如图8所示,在第二金属图形16上淀积含氮阻挡层17。
其中,本步骤中的含氮阻挡层可以是氮化硅也可以是碳掺杂氮化硅,淀积后空隙21底部、第二金属图形16的顶部和侧壁都具有一层含氮阻挡层,此时由于二氧化硅层的存在,可以是含氮阻挡层很好的粘附在金属表面,以便于后续工艺。本步骤中的含氮阻挡层厚度可以为
步骤S05,如图9所示,在第二金属图形16上淀积介质层18,最终在空隙21处形成空气隙22。
其中,本步骤中的介质层可以选自二氧化硅或碳掺杂二氧化硅。由于需要形成空气隙,第二金属图形中空隙的尺寸应当符合形成空气隙的要求,现有技术已有揭示,故不再赘述。
可见,本实施例通过在双大马士革结构14形成之后,先在双大马士革结构14侧壁上淀积一层氧化层15,随后再进行金属的填充,并在牺牲层13去除之后在金属的侧壁上保留氧化层15,从而防止在牺牲层13刻蚀时对金属的损伤,并可提高后续含氮阻挡层17与金属的粘附性。
Claims (10)
1.一种铜互连中空气隙的形成方法,其特征在于,其包括以下步骤:
步骤S01,提供形成有第一金属图形的衬底,在衬底上依次淀积介电材料层和牺牲层,并在所述介电材料层和牺牲层中形成双大马士革结构;
步骤S02,在所述双大马士革结构的侧壁形成氧化层,随后向双大马士革结构内填充金属,形成第二金属图形;
步骤S03,去除所述牺牲层,使所述第二金属图形中形成空隙;
步骤S04,在所述第二金属图形上淀积含氮阻挡层;
步骤S05,在所述第二金属图形上淀积介质层,在所述空隙处形成空气隙。
2.根据权利要求1所述的铜互连中空气隙的形成方法,其特征在于:步骤S02包括通过原子层淀积工艺淀积氧化层。
3.根据权利要求2所述的铜互连中空气隙的形成方法,其特征在于:步骤S02包括淀积氧化层之后去除所述双大马士革结构底部以及牺牲层顶部淀积的氧化层,保留双大马士革结构侧壁的氧化层。
4.根据权利要求3所述的铜互连中空气隙的形成方法,其特征在于:所述氧化层为二氧化硅。
5.根据权利要求4所述的铜互连中空气隙的形成方法,其特征在于:步骤S01形成双大马士革结构的尺寸比目标特征尺寸大X,步骤S02形成的氧化层厚度为X/2,
6.根据权利要求4所述的铜互连中空气隙的形成方法,其特征在于:步骤S02中淀积二氧化硅的温度为30-60℃,反应功率为200-600W,反应前驱体含有BDEAS、O2。
7.根据权利要求4所述的铜互连中空气隙的形成方法,其特征在于:步骤S02中去除所述双大马士革结构底部以及牺牲层顶部淀积的二氧化硅采用等离子体轰击去除,其反应气体为氩气,流量为1-10sccm,偏压功率为200-600W,等离子体功率为200-1000W。
8.根据权利要求1至7任一项所述的铜互连中空气隙的形成方法,其特征在于:所述牺牲层选自非晶碳或碳有机聚合物。
9.根据权利要求8所述的铜互连中空气隙的形成方法,其特征在于:步骤S03包括采用氧化性气体反刻去除所述牺牲层。
10.根据权利要求1至7任一项所述的铜互连中空气隙的形成方法,其特征在于:所述介电材料层选自二氧化硅、氟掺杂二氧化硅或超低介电材料,所述介质层选自二氧化硅或碳掺杂二氧化硅,所述含氮阻挡层为氮化硅或碳掺杂氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410835897.XA CN104465506B (zh) | 2014-12-24 | 2014-12-24 | 铜互连中空气隙的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410835897.XA CN104465506B (zh) | 2014-12-24 | 2014-12-24 | 铜互连中空气隙的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104465506A true CN104465506A (zh) | 2015-03-25 |
CN104465506B CN104465506B (zh) | 2018-01-26 |
Family
ID=52911346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410835897.XA Active CN104465506B (zh) | 2014-12-24 | 2014-12-24 | 铜互连中空气隙的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104465506B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104835890A (zh) * | 2015-05-12 | 2015-08-12 | 杭州士兰明芯科技有限公司 | 用于倒装led芯片的衬底、外延片及其制作方法 |
CN107887254A (zh) * | 2016-09-30 | 2018-04-06 | 台湾积体电路制造股份有限公司 | 用于半导体制造的改进的介电膜 |
CN111446206A (zh) * | 2020-04-27 | 2020-07-24 | 上海华力微电子有限公司 | 金属线自对准二次成型工艺方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1295777A (zh) * | 1998-03-26 | 2001-05-16 | 西门子公司 | 用atm-传输路段继续传送在tdma-系统中产生的数字信息的方法 |
US20060216920A1 (en) * | 2005-03-22 | 2006-09-28 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
CN1295777C (zh) * | 2002-12-27 | 2007-01-17 | 国际商业机器公司 | 光刻支撑空桥结构和制造一组互连结构的方法 |
CN102683274A (zh) * | 2012-06-05 | 2012-09-19 | 上海集成电路研发中心有限公司 | 应用于铜互连的空气间隔工艺 |
-
2014
- 2014-12-24 CN CN201410835897.XA patent/CN104465506B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1295777A (zh) * | 1998-03-26 | 2001-05-16 | 西门子公司 | 用atm-传输路段继续传送在tdma-系统中产生的数字信息的方法 |
CN1295777C (zh) * | 2002-12-27 | 2007-01-17 | 国际商业机器公司 | 光刻支撑空桥结构和制造一组互连结构的方法 |
US20060216920A1 (en) * | 2005-03-22 | 2006-09-28 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
CN102683274A (zh) * | 2012-06-05 | 2012-09-19 | 上海集成电路研发中心有限公司 | 应用于铜互连的空气间隔工艺 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104835890A (zh) * | 2015-05-12 | 2015-08-12 | 杭州士兰明芯科技有限公司 | 用于倒装led芯片的衬底、外延片及其制作方法 |
CN104835890B (zh) * | 2015-05-12 | 2017-10-27 | 杭州士兰明芯科技有限公司 | 用于倒装led芯片的衬底、外延片及其制作方法 |
CN107887254A (zh) * | 2016-09-30 | 2018-04-06 | 台湾积体电路制造股份有限公司 | 用于半导体制造的改进的介电膜 |
US10658296B2 (en) | 2016-09-30 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dielectric film for semiconductor fabrication |
US11152306B2 (en) | 2016-09-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dielectric film for semiconductor fabrication |
US11296027B2 (en) | 2016-09-30 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dielectric film for semiconductor fabrication |
US11901295B2 (en) | 2016-09-30 | 2024-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dielectric film for semiconductor fabrication |
CN111446206A (zh) * | 2020-04-27 | 2020-07-24 | 上海华力微电子有限公司 | 金属线自对准二次成型工艺方法 |
CN111446206B (zh) * | 2020-04-27 | 2023-04-07 | 上海华力微电子有限公司 | 金属线自对准二次成型工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104465506B (zh) | 2018-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
US10032668B2 (en) | Chamferless via structures | |
US20070218677A1 (en) | Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines | |
US20060073695A1 (en) | Gas dielectric structure forming methods | |
TWI392056B (zh) | 半導體裝置及其製造方法 | |
KR20100122701A (ko) | 반도체 소자의 제조방법 | |
US9349787B1 (en) | Integrated circuits with capacitors and methods of producing the same | |
US20160118292A1 (en) | Integrated circuits with an air gap and methods of producing the same | |
US20150228585A1 (en) | Self-forming barrier integrated with self-aligned cap | |
CN102130045B (zh) | 通孔加工方法 | |
CN104465508B (zh) | 空气隙的形成方法 | |
CN104465506A (zh) | 铜互连中空气隙的形成方法 | |
US9373680B1 (en) | Integrated circuits with capacitors and methods of producing the same | |
US8119522B1 (en) | Method of fabricating damascene structures | |
TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
CN106548977A (zh) | 一种空气隙结构的制造方法 | |
CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
US9613906B2 (en) | Integrated circuits including modified liners and methods for fabricating the same | |
CN103094190B (zh) | 互连层中空气间隙的形成方法 | |
JP5936507B2 (ja) | 半導体装置の製造方法 | |
CN103094192B (zh) | 半导体器件的形成方法 | |
KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
CN104392959A (zh) | 双大马士革结构的制造方法 | |
CN103794547A (zh) | 一种制作半导体器件的方法 | |
CN103137545B (zh) | 半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |