CN102709232A - 一种用于铜互连的金属硬掩膜层的制备方法 - Google Patents
一种用于铜互连的金属硬掩膜层的制备方法 Download PDFInfo
- Publication number
- CN102709232A CN102709232A CN2012102089186A CN201210208918A CN102709232A CN 102709232 A CN102709232 A CN 102709232A CN 2012102089186 A CN2012102089186 A CN 2012102089186A CN 201210208918 A CN201210208918 A CN 201210208918A CN 102709232 A CN102709232 A CN 102709232A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- metal hard
- layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于铜互连的金属硬掩膜层的制备方法,包括:提供衬底;在所述衬底上沉积膜系的金属硬掩膜层及所述金属硬掩膜层之前段工艺膜层;对所述膜系的金属硬掩膜层进行热退火处理;在所述膜系之金属硬掩膜层上继续沉积二氧化硅薄膜;在所述二氧化硅薄膜上设置抗反射层,以及光阻层,并进行沟道曝光、沟道;过孔曝光、刻蚀;刻蚀;衬垫开口;籽晶层沉积、铜互连,以及化学机械抛光等工艺实现铜互连。使用本发明所述铜互连的金属硬掩膜层的制备方法可以在不影响金属硬掩膜层的电阻率均匀性的前提下降低所述金属硬掩膜层的应力,减小所述金属硬掩膜层下层薄膜由于受到所述金属硬掩膜层的高应力而产生变形现象发生的可能性。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种用于铜互连的金属硬掩膜层的制备方法。
背景技术
集成电路诞生以来,人们一直使用铝作为集成电路的引线材料。由于铝具有成本低,技术成熟,引线工艺方便简单,黏附力较强,容易刻蚀,与P型和N型半导体易形成良好的欧姆接触等优点,因此铝引线一直得以应用。但是,随着集成电路特征尺寸的不断变小,由于铝引线的电阻和分布寄生效应而造成的信号延迟和功耗损失已经成为集成电路进一步提高速度的主要障碍。铝异于发生电迁移;在300℃左右的工艺温度下,铝薄膜上会形成突起,穿透相邻互连线之间的电介质绝缘层导致短路。到了0.18μm以下工艺,铝的电阻率及抗电迁移能力已经不能满足要求。因此,选择其它互连材料成为亚四分之一微米以下集成电路工艺技术开发的首要内容。
目前,在0.13μm以及更先进的后段工艺,铜互连凭借其更低的电阻率和更好的抗电迁移性能而广泛作为铝互连所替代。铜互连工艺的完成可以采用金属硬掩膜层的方法来实现。采用该工艺可以减小低介电常数层间介电质在干法时刻过程中造成的损伤,减小了光阻的用量,并且该薄膜是牺牲层,不会在最终的产品中存留,从而该工艺广泛的应用于65nm以下的铜互连中。
通常采用MOCVD(Metal Organic CVD)或PVD(Physical VaporDeposition)或ALD(Atomic Layer Deposition)的方法来制备作为金属硬掩膜层的氮化钛薄膜。但是在实际的生产过程中发现,氮化钛薄膜的应力很高,约为-1.4GPa,具有较高应力的氮化钛薄膜会对其下方的低介电常数薄膜产生一定作用而导致其发生变形,从而影响产品的良率,如图9所示。
目前解决该问题的方法为通过调整沉积氮化钛薄膜参数,而改变薄膜的应力,进而减小该薄膜对于其下方低介电常数薄膜力的作用,提高产品良率。
但是,对氮化钛薄膜沉积参数的调整,虽然使得薄膜的应力有所减小,却使得该薄膜的电阻率均匀性有所影响,进而会影响到其后续的蚀刻等制程。因此,寻求一种既能够降低该薄膜的应力,又能够使得薄膜的其他性能不受太大的影响的方法是本行业亟待解决的问题。
故针对现有技术存在的问题,本案设计人凭借从事此行业多年的经验,积极研究改良,于是有了发明一种用于铜互连的金属硬掩膜层的制备方法。
发明内容
本发明是针对现有技术中,采用传统的方法对氮化钛薄膜沉积参数的调整,虽然使得薄膜的应力有所减小,却使得该薄膜的电阻率均匀性有所影响,进而会影响到其后续的蚀刻等制程的缺陷提供一种用于铜互连的金属硬掩膜层的制备方法。
为了解决上述问题,本发明提供一种用于铜互连的金属硬掩膜层的制备方法,包括:
执行步骤S1:提供衬底,所述衬底用于支撑包括具有所述金属硬掩膜层的膜系,所述金属硬掩膜层为氮化钛薄膜;
执行步骤S2:在所述衬底上沉积膜系的金属硬掩膜层及所述金属硬掩膜层之前段工艺膜层;
执行步骤S3:对所述膜系的金属硬掩膜层进行热退火处理;
执行步骤S4:在所述膜系之金属硬掩膜层上继续沉积二氧化硅薄膜;
执行步骤S5:在所述二氧化硅薄膜上设置抗反射层,以及光阻层,并进行沟道曝光、沟道;过孔曝光、刻蚀;刻蚀;衬垫开口;籽晶层沉积、铜互连,以及化学机械抛光等工艺实现铜互连。
可选的,所述膜系从下向上依次包括第一低介电常数薄膜、含氮的碳化硅薄膜、第二层低介电常数薄膜、二氧化硅薄膜、金属硬掩膜层,以及二氧化硅薄膜。
可选的,所述金属硬掩膜层之前段工艺膜层包括依次沉积第一低介电常数薄膜、含氮的碳化硅薄膜、第二层低介电常数薄膜,以及二氧化硅薄膜。
可选的,所述金属硬掩膜层采用MOCVD或PVD或ALD的方法沉积。
可选的,所述金属硬掩膜层的热退火温度为300~500℃。
可选的,所述热退火时间为60~120s。
可选的,所述热退火工艺在N2、H2氛围下进行。
可选的,所述第一低介电常数薄膜为SiCOH,所述含氮的碳化硅薄膜为SiCN,所述第二层低介电常数薄膜为SiCOH,所述二氧化硅薄膜为二氧化硅薄膜。
综上所述,使用本发明所述铜互连的金属硬掩膜层的制备方法可以在不影响金属硬掩膜层的电阻率均匀性的前提下降低所述金属硬掩膜层的应力,减小所述金属硬掩膜层下层薄膜由于受到所述金属硬掩膜层的高应力而产生变形现象发生的可能性。
附图说明
图1所示为本发明用于铜互连的金属硬掩膜层的制备方法的流程图;
图2所述为在所述衬底上沉积的具有金属硬掩膜层的膜系的结构示意图;
图3所示为膜系经过沟道曝光、刻蚀后的结构示意图;
图4所示为膜系经过过孔曝光、刻蚀后的结构示意图;
图5所示为膜系经过刻蚀后的结构示意图;
图6所示为膜系经过衬垫开口后的结构示意图;
图7所示为膜系经过籽晶层沉积、铜互连后的结构示意图;
图8所示为铜层经过机械抛光后的结构示意图;
图9所示为现有高应力的金属硬掩膜层对低电介质层产生影响的结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合附图予以详细说明。
请参阅图1,图1所示为本发明用于铜互连的金属硬掩膜层的制备方法的流程图。所述用于铜互连的金属硬掩膜层的制备方法,包括以下步骤:
执行步骤S1:提供衬底,所述衬底用于支撑包括具有所述金属硬掩膜层10的膜系1。所述金属硬掩膜层10为氮化钛薄膜。列举地,所述膜系1从下向上依次包括第一低介电常数薄膜11、含氮的碳化硅薄膜12、第二层低介电常数薄膜13、二氧化硅薄膜14、金属硬掩膜层10,以及二氧化硅薄膜15。
执行步骤S2:在所述衬底上沉积膜系1的金属硬掩膜层10及所述金属硬掩膜层10之前段工艺膜层。列举地,所述金属硬掩膜层10之前段工艺膜层包括依次沉积第一低介电常数薄膜11、含氮的碳化硅薄膜12、第二层低介电常数薄膜13,以及二氧化硅薄膜14。非限制地,所述金属硬掩膜层10采用MOCVD或PVD或ALD的方法沉积,例如通过如下MOCVD反应制备所述金属硬掩膜层10,Ti[N(CH3)2]4→TiN+HN(CH3)2+other Hydrocarbons。
执行步骤S3:对所述膜系1的金属硬掩膜层10进行热退火处理。非限制地,所述金属硬掩膜层10的热退火温度为300~500℃。所述热退火时间为60~120s。所述热退火工艺在N2、H2氛围下进行。
执行步骤S4:在所述膜系1之金属硬掩膜层10上继续沉积二氧化硅薄膜15。
执行步骤S5:在所述二氧化硅薄膜15上设置抗反射层16,以及光阻层17,并进行沟道曝光、沟道;过孔曝光、刻蚀;刻蚀;衬垫开口;籽晶层沉积、铜互连,以及化学机械抛光等工艺实现铜18的互连。
请参阅图2,并结合参阅图1,图2所述为在所述衬底上沉积的具有金属硬掩膜层10的膜系1的结构示意图。所述膜系1从下向上依次包括第一低介电常数薄膜11、含氮的碳化硅薄膜12、第二层低介电常数薄膜13、二氧化硅薄膜14、金属硬掩膜层10,以及二氧化硅薄膜15。其中,所述金属硬掩膜层10为氮化钛薄膜。所述金属硬掩膜层10并进行热退火处理。所述第一低介电常数薄膜11为SiCOH。所述含氮的碳化硅薄膜12为SiCN。所述第二层低介电常数薄膜13为SiCOH。所述二氧化硅薄膜15为二氧化硅薄膜。
在本发明中,非限制地,所述金属硬掩膜层10的热退火温度为300~500℃。所述热退火时间为60~120s。所述热退火工艺在N2、H2氛围下进行。本发明所述金属硬掩膜层10经过热退火处理后,该膜层10产生重结晶和热回流,膜层10的平整度得到改善;利用N2和H2混合气体并可以去除所述金属硬掩膜层10中残留的C、O等杂质,释放薄膜的内应力。使用本发明所述铜互连的金属硬掩膜层的制备方法可以在不影响金属硬掩膜层10的电阻率均匀性的前提下降低所述金属硬掩膜层10的应力,减小所述金属硬掩膜层10下层薄膜由于受到所述金属硬掩膜层10的高应力而产生变形现象发生的可能性。
请继续参阅图3、图4、图5、图6、图7、图8,图3所示为膜系1经过沟道曝光、刻蚀后的结构示意图。图4所示为膜系1经过过孔曝光、刻蚀后的结构示意图。图5所示为膜系1经过刻蚀后的结构示意图。图6所示为膜系1经过衬垫开口后的结构示意图。图7所示为膜系1经过籽晶层沉积、铜互连后的结构示意图。图8所示为铜层经过机械抛光后的结构示意图。首先,在所述衬底上沉积膜系1的金属硬掩膜层10及所述金属硬掩膜层10之前段工艺膜层。列举地,所述金属硬掩膜层10之前段工艺膜层包括依次沉积第一低介电常数薄膜11、含氮的碳化硅薄膜12、第二层低介电常数薄膜13,以及二氧化硅薄膜14。然后,对所述膜系1的金属硬掩膜层10进行热退火处理。再次,在所述膜系1之金属硬掩膜层10上继续沉积二氧化硅薄膜15。最后,在所述二氧化硅薄膜15上设置抗反射层16,以及光阻层17,并进行沟道曝光、沟道;过孔曝光、刻蚀;刻蚀;衬垫开口;籽晶层沉积、铜互连;以及机械抛光等工艺实现铜18的互连。
综上所述,使用本发明所述铜互连的金属硬掩膜层的制备方法可以在不影响金属硬掩膜层的电阻率均匀性的前提下降低所述金属硬掩膜层的应力,减小所述金属硬掩膜层下层薄膜由于受到所述金属硬掩膜层的高应力而产生变形现象发生的可能性。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改或变型落入所附权利要求书及等同物的保护范围内时,认为本发明涵盖这些修改和变型。
Claims (8)
1.一种用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述用于铜互连的金属硬掩膜层的制备方法包括:
执行步骤S1:提供衬底,所述衬底用于支撑包括具有所述金属硬掩膜层的膜系,所述金属硬掩膜层为氮化钛薄膜;
执行步骤S2:在所述衬底上沉积膜系的金属硬掩膜层及所述金属硬掩膜层之前段工艺膜层;
执行步骤S3:对所述膜系的金属硬掩膜层进行热退火处理;
执行步骤S4:在所述膜系之金属硬掩膜层上继续沉积二氧化硅薄膜;
执行步骤S5:在所述二氧化硅薄膜上设置抗反射层,以及光阻层,并进行沟道曝光、沟道;过孔曝光、刻蚀;刻蚀;衬垫开口;籽晶层沉积、铜互连,以及化学机械抛光等工艺实现铜互连。
2.如权利要求1所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述膜系从下向上依次包括第一低介电常数薄膜、含氮的碳化硅薄膜、第二层低介电常数薄膜、二氧化硅薄膜、金属硬掩膜层,以及二氧化硅薄膜。
3.如权利要求1所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述金属硬掩膜层之前段工艺膜层包括依次沉积第一低介电常数薄膜、含氮的碳化硅薄膜、第二层低介电常数薄膜,以及二氧化硅薄膜。
4.如权利要求1所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述金属硬掩膜层采用MOCVD或PVD或ALD的方法沉积。
5.如权利要求1~4任一权利要求所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述金属硬掩膜层的热退火温度为300~500℃。
6.如权利要求1~4任一权利要求所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述热退火时间为60~120s。
7.如权利要求1~4任一权利要求所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述热退火工艺在N2、H2氛围下进行。
8.如权利要求1~4任一权利要求所述的用于铜互连的金属硬掩膜层的制备方法,其特征在于,所述第一低介电常数薄膜为SiCOH,所述含氮的碳化硅薄膜为SiCN,所述第二层低介电常数薄膜为SiCOH,所述二氧化硅薄膜为二氧化硅薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012102089186A CN102709232A (zh) | 2012-06-21 | 2012-06-21 | 一种用于铜互连的金属硬掩膜层的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012102089186A CN102709232A (zh) | 2012-06-21 | 2012-06-21 | 一种用于铜互连的金属硬掩膜层的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102709232A true CN102709232A (zh) | 2012-10-03 |
Family
ID=46901894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012102089186A Pending CN102709232A (zh) | 2012-06-21 | 2012-06-21 | 一种用于铜互连的金属硬掩膜层的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102709232A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103413781A (zh) * | 2013-08-27 | 2013-11-27 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103426819A (zh) * | 2013-08-27 | 2013-12-04 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103515312A (zh) * | 2013-10-18 | 2014-01-15 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103531446A (zh) * | 2013-10-18 | 2014-01-22 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103646854A (zh) * | 2013-12-12 | 2014-03-19 | 中国科学院微电子研究所 | 一种改善基于Cr掩模刻蚀工艺的方法 |
CN104347487A (zh) * | 2013-08-06 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN105633011A (zh) * | 2014-11-27 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
CN106711122A (zh) * | 2015-11-17 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1752282A (zh) * | 2004-09-21 | 2006-03-29 | 上海华虹Nec电子有限公司 | 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法 |
US20060141663A1 (en) * | 2004-12-29 | 2006-06-29 | Kim Seung H | Method for forming metal interconnection of semiconductor device |
CN101645415A (zh) * | 2009-06-24 | 2010-02-10 | 上海宏力半导体制造有限公司 | 金属连线的制造方法 |
CN102446824A (zh) * | 2011-09-15 | 2012-05-09 | 上海华力微电子有限公司 | 一种大马士革的集成方法 |
-
2012
- 2012-06-21 CN CN2012102089186A patent/CN102709232A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1752282A (zh) * | 2004-09-21 | 2006-03-29 | 上海华虹Nec电子有限公司 | 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法 |
US20060141663A1 (en) * | 2004-12-29 | 2006-06-29 | Kim Seung H | Method for forming metal interconnection of semiconductor device |
CN101645415A (zh) * | 2009-06-24 | 2010-02-10 | 上海宏力半导体制造有限公司 | 金属连线的制造方法 |
CN102446824A (zh) * | 2011-09-15 | 2012-05-09 | 上海华力微电子有限公司 | 一种大马士革的集成方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347487A (zh) * | 2013-08-06 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103426819A (zh) * | 2013-08-27 | 2013-12-04 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103413781A (zh) * | 2013-08-27 | 2013-11-27 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103515312B (zh) * | 2013-10-18 | 2017-02-08 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103515312A (zh) * | 2013-10-18 | 2014-01-15 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103531446A (zh) * | 2013-10-18 | 2014-01-22 | 上海华力微电子有限公司 | 一种金属硬掩膜层及铜互连结构的制备方法 |
CN103646854A (zh) * | 2013-12-12 | 2014-03-19 | 中国科学院微电子研究所 | 一种改善基于Cr掩模刻蚀工艺的方法 |
CN105633011A (zh) * | 2014-11-27 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
CN105633011B (zh) * | 2014-11-27 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
CN106711122A (zh) * | 2015-11-17 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
US10340218B2 (en) | 2015-11-17 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company Limited | Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask |
CN106711122B (zh) * | 2015-11-17 | 2019-10-15 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
US10957640B2 (en) | 2015-11-17 | 2021-03-23 | Taiwan Semiconductor Manufacturing Company Limited | Method for manufacturing a semiconductor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102709232A (zh) | 一种用于铜互连的金属硬掩膜层的制备方法 | |
TWI557907B (zh) | 半導體裝置及其製造方法 | |
JP2000200832A (ja) | 銅相互接続構造の形成方法 | |
CN109148539A (zh) | 一种tft阵列基板及制备方法、显示装置 | |
CN102832167B (zh) | 金属硬掩膜层制备方法以及半导体制造方法 | |
CN101976658B (zh) | 钝化层及其制造方法 | |
JP2003051460A (ja) | 半導体素子の銅薄膜堆積装置 | |
CN1832117A (zh) | 半导体元件的处理方法以及半导体元件的形成方法 | |
CN103413781B (zh) | 一种金属硬掩膜层及铜互连结构的制备方法 | |
CN101645415A (zh) | 金属连线的制造方法 | |
CN103928391A (zh) | 半导体结构的形成方法 | |
CN103426819A (zh) | 一种金属硬掩膜层及铜互连结构的制备方法 | |
CN105206562A (zh) | 一种半导体器件及其制作方法、电子装置 | |
US20210090949A1 (en) | Semiconductor structure and fabrication method thereof | |
CN104299939B (zh) | 互连结构的形成方法 | |
TW200849467A (en) | Interconnection process | |
CN103515312B (zh) | 一种金属硬掩膜层及铜互连结构的制备方法 | |
CN1885505A (zh) | 一种钴硅化物的形成方法 | |
US20090261477A1 (en) | Semiconductor device and method of manufacturing the same | |
CN101159236A (zh) | 降低铝铜合金偏析物析出的方法 | |
TWI313036B (en) | Multi-anneal process | |
CN103779267A (zh) | 一种半导体结构的形成方法 | |
CN101894740A (zh) | 一种抗反射膜的沉积方法 | |
US20080157372A1 (en) | Metal Line of Semiconductor Device and Manufacturing Method Thereof | |
KR19990055159A (ko) | 반도체 장치의 텅스텐 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121003 |