CN1832117A - 半导体元件的处理方法以及半导体元件的形成方法 - Google Patents

半导体元件的处理方法以及半导体元件的形成方法 Download PDF

Info

Publication number
CN1832117A
CN1832117A CNA2006100047183A CN200610004718A CN1832117A CN 1832117 A CN1832117 A CN 1832117A CN A2006100047183 A CNA2006100047183 A CN A2006100047183A CN 200610004718 A CN200610004718 A CN 200610004718A CN 1832117 A CN1832117 A CN 1832117A
Authority
CN
China
Prior art keywords
semiconductor element
current
carrying part
solution
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100047183A
Other languages
English (en)
Other versions
CN100517610C (zh
Inventor
石健学
苏鸿文
蔡明兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1832117A publication Critical patent/CN1832117A/zh
Application granted granted Critical
Publication of CN100517610C publication Critical patent/CN100517610C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/08—Acids
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/26—Organic compounds containing oxygen
    • C11D7/265—Carboxylic acids or salts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • C11D2111/22—

Abstract

本发明涉及一种半导体元件的处理方法以及半导体元件的形成方法，主要是在保护层形成于导电部分之前，先以溶液处理该导电部分的顶部表面，其中该溶液包括：清洁剂以及化学接枝前驱物。溶液中可包括整平湿润剂，用来改善该化学接枝前驱物覆盖的均匀度。上述的处理方法能使保护层均匀地覆盖在导体部分上。

Description

半导体元件的处理方法以及半导体元件的形成方法
技术领域
本发明涉及一种半导体元件，而特别涉及一种在金属化结构上形成保护层的方法。
背景技术
半导体元件已广泛应用在各种电子产品，例如：个人计算机、移动电话、数码相机或其它电子设备。半导体元件的制作通常包括，在半导体基底上连续沉积绝缘层、介电层、导电层以及半导体层，并图案化各层以形成各种电路。
随着工艺技术发展，对于兼具小体积高效能的产品需求日益增加，因此，需要一种不同于传统的半导体工艺技术来满足上述需求。传统工艺中，铝及铝合金常用来作为金属化结构中的导线或介层插塞，而二氧化硅则常用来做为隔绝两导线或两介层插塞间的绝缘物质。然而，随着半导体元件尺寸缩小，由上述材料所形成的导电部分会造成信号传播延迟(propagation delay)的问题。
随着元件尺寸缩小，阻容迟滞(RC delay)会限制集成电路的信号传播延迟(propagation delay)，阻容迟滞是指金属电阻与介电材料电容所造成的信号延迟。为了降低阻容迟滞时间，在工艺中常以低介电常数作为绝缘材料，并以铜取代铝作为内联机材料。
由于铜电阻较低，可降低阻容迟滞，因此以铜取代铝作为内联机可增加半导体元件的执行速度。此外，铜相较于铝有较低的电阻以及电迁移阻抗(electromigration resistance)，较低的电阻可使铜在工艺中形成较薄的导线，以及降低导线的侧壁电容，而铜较高的电迁移阻抗可应用较高的电流密度。
内联机的阻容迟滞会严重限制微处理器的时钟速度(microprocessorclock speed)，但借由铜来取代铝作为内联机可克服阻容迟滞的问题，然而，结合铜与低介电常数材料，还可进一步降低阻容迟滞，进而增加内联机速度。
然而，以铜取代铝作为内联机材料，在工艺上仍有许多挑战需克服，例如，铜相对于铝在较低温下就会氧化，而在铜上所形成的氧化物并非如铝表面所形成的高品质氧化物，铜无法在其表面形成自我保护的氧化层。反而仍有部分铜内联机未被氧化物包覆，因此更加容易遭受腐蚀。此外，由于铜不易直接进行刻蚀，因此大多以镶嵌工艺来取代直接刻蚀。镶嵌工艺是先在晶片上沉积介电材料，接着图案化介电材料形成导线图案。导线图案一般包括多个沟槽，接着将沟槽填满导电材料，再以化学机械研磨工艺移除介电材料顶部表面多余的导电材料，留下介电材料内的导电材料作为导线。
镶嵌工艺包括单镶嵌以及双镶嵌工艺。在单镶嵌工艺中，金属层是一次形成，其形成方式例如，图案化绝缘层并填满金属材料，再以化学机械研磨工艺形成单一的金属层。在双镶嵌工艺图案化两上下相邻的绝缘层，例如，利用两次图案化工艺将两层或单层绝缘层图案化并填满金属，再以化学机械研磨工艺移除多余的导电材料，在绝缘层中形成图案化的导电材料，其中图案化工艺包括在绝缘层部分形成导线，在下层的绝缘层部分形成介层插塞，利用介层插塞来连接导线与元件或下层结构的内联机，因此，在双镶嵌工艺中导线沟槽及介层窗是以一次步骤填满。
由于铜相当容易氧化，因此必须对铜表面进行一些处理以避免氧化，通常是利用覆盖保护层的方式，但均匀且完整地将保护层覆盖在半导体元件的表面上也是需要克服的一大考验。
因此，业界急需一种在半导体元件导电部分上形成均匀保护层的方法。
发明内容
有鉴于此，本发明的目的在于提供一种保护半导体元件导电部分的方法，利用溶液对导电部分进行处理，用以改善导电部分顶部表面的黏着性，并改善保护层形成的选择性。例如，保护层可均匀且完全覆盖工作部件或个别晶粒全部表面上的导电部分。
为达到上述目的，本发明提供一种半导体元件的处理方法，包括：提供半导体元件，具有至少一导电部分；以及在该导电部分上形成保护层前，以溶液处理该导电部分的表面，其中该溶液包括清洁溶液以及化学接枝前驱物。
本发明所述的半导体元件的处理方法，其中该清洁溶液包括硫酸或柠檬酸。
本发明所述的半导体元件的处理方法，其中该化学接枝前驱物包括乙烯基吡啶、苯基重氮盐类或芳香基溴化物。
本发明所述的半导体元件的处理方法，其中该溶液还包括整平湿润剂。
本发明所述的半导体元件的处理方法，其中该整平湿润剂包括：聚乙二醇、聚丙二醇或氧化丙烯以及环氧乙烯的嵌段共聚合物，且其中该整平湿润剂的分子量介于400至20000。
本发明所述的半导体元件的处理方法，其中该整平湿润剂包括聚乙二醇，其分子量约100至3000而浓度约100至300ppm。
本发明所述的半导体元件的处理方法，其中该导电部分置于绝缘层中，且该溶液处理该金属部分表面时还包括处理该绝缘层的顶部表面。
为达到上述目的，本发明还提供一种形成半导体元件的方法，包括：提供工作部件；在该工作部件上形成至少一导电部分；以溶液对该导电部分的顶部表面进行处理，该溶液包括清洁溶液以及化学接枝前驱物；以及在该导电部分上形成保护层。
本发明所述的半导体元件的形成方法，其中该清洁剂包括硫酸或柠檬酸。
本发明所述的半导体元件的处理方法，其中该化学接枝前驱物包括乙烯吡啶、苯基重氮盐类或芳香基溴化物。
本发明所述的半导体元件的形成方法，其中该溶液还包括整平湿润剂。
本发明所述的半导体元件的形成方法，其中该整平湿润剂包括：聚乙二醇、聚丙二醇或氧化丙烯以及环氧乙烯的嵌段共聚合物，且其中该整平湿润剂的分子量约介于400至20000。
本发明所述的半导体元件的形成方法，其中该整平湿润剂包括聚乙二醇，分子量约介于100至3000而浓度约介于100至300ppm。
本发明所述的半导体元件的形成方法，其中该导电部分形成在绝缘层中，且以该溶液处理该导电部分顶部表面时，同时也对该绝缘层的顶部表面进行处理。
本发明所述的半导体元件的形成方法，还包括在该导电部分上形成刻蚀停止层，接着在形成该第二导电部分之前，在该刻蚀停止层上形成绝缘层。
本发明较佳实施例的优点，包括提供一种在半导体元件的导电部分上形成均匀保护层的方法。保护层可在化学机械研磨工艺前或之后形成在以镶嵌工艺或传统的金属刻蚀工艺所形成的导电部分上。借由本发明的溶液处理导电部分的表面，以改善导电部分表面的黏着性，并提高导电部分及绝缘层间保护层形成选择性，以在半导体元件表面形成均匀的保护层。
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1显示本发明较佳实施例的剖面图，其中当保护层形成在导电部分上时，半导体元件出现去湿润性的问题。
图2为图1半导体晶片的上视图，显示在导电部分上形成保护层时，会在半导体工作部件的边缘产生去湿润性的问题。
图3至图7显示本发明较佳实施例的剖面图，其中保护层以镶嵌工艺形成在导电部分之上。
图8至图9显示本发明较佳实施例的剖面图，第二金属化层形成在图3至图7所示的金属化层上，并形成保护层。
图10至图11显示本发明另一实施例，其中保护层以金属刻蚀工艺形成在导电部分上。
其中，附图标记说明如下：
100半导体元件            102、202工作部件                104绝缘层
106导电部分              108保护层                       110区域
112区域                  114区域                         116区域
202工作部件              204、204’、304绝缘层           200半导体元件
218沟槽                  220、320导电材料层              206、206’、306导电部分
224顶部表面              222、322溶液                    226、226’、326保护层
具体实施方式
本发明的较佳实施例可应用至具有导电部分的半导体元件，其中导电部分包括由铜或铜合金所形成的导线或介层插塞，而本发明也可应用至其它由铝、铝合金、钨、钨合金或其它导电材料所形成的导电部分。
在优选的实施例中，如图1及图2所示，半导体元件100上形成有保护层108，例如是CoWP。然而，保护层108并未如预期完全均匀地覆盖每一个导电部分106上，如图1所示的区域110，保护层108覆盖导电部分106，但其它区域，例如区域112的导电部分106并未覆盖保护层108。由于保护层不均匀的覆盖或去湿现象(de-wetting)，保护层108并未覆盖晶粒边缘的导电部分106。图2显示半导体晶片或工作部件102的上视图，在区域114中全部或部分晶粒，例如是在晶片边缘，可能未如同晶片102的其它区域116覆盖保护层。
如图1及图2所示的半导体元件，在进行化学机械研磨工艺形成导线106后，接着形成CoWP层作为保护层108。工作部件102可在形成保护层前，以弱酸溶液进行预清洁步骤，例如低浓度的硫酸或柠檬酸。化学机械研磨工艺后，若导线106暴露至空气中，会在其表面形成薄氧化层，而不利于保护层108的形成。预清洁步骤可移除化学机械研磨工艺后在导线106表面上形成的氧化物。
保扩层108的形成方法通常是将干的晶片或工作部件浸入浴槽或是以化学约剂喷洒，然而导电部分106的顶部表面黏着性较差，因此无法在工作部件102表面形成均匀的保护层108。工作部件102边缘晶粒的导线会有较多绝缘层104露出，而造成区域114的导线106不易与保护层108结合，因此，保护层108无法均匀覆盖，有些区域较厚有些区域较薄，甚至如图2所示，在区域114的一些部分无保护层108覆盖。
如果为了改善覆盖均匀性而增加保护层108厚度，会使导线106的整体厚度增加，并使电阻上升。此外，如果改进保护层108沉积工艺的化学成分也会产生其它的缺点。例如，保护层108可用选择性的沉积工艺形成在导线106上，若改变保护层沉积工艺的化学成分可能会丧失其沉积选择性。因此，业界需要改进保护层的形成方法，以在整个工作部件的导电部分上都能形成均匀的保护层。
本发明实施例公开一种能将保护层均匀涂布在导电部分上的方法，并具有较少，甚至完全避免去湿效应(de-wetting)。在形成保护层之前，可在进行化学机械研磨工艺之前或之后，以新颖的清洁溶液清洗工作部件的表面，上述的溶液可用来改善黏着性，并使保护层均匀地形成在导电部分上，以避免导电部分氧化。
图3至图7显示本发明较佳实施例的截面图，如图3所示，半导体元件200包括工作部件202，工作部件202包括半导体基底，例如是硅或其它半导体材料，且其上覆盖绝缘层。工作部件202也可包括其它有源元件或电路(未显示)。工作部件202例如是形成有氧化硅的单晶硅。工作部件202可包括其它导电层或半导体元件，例如是晶体管、二极管。也可以用其它化合物半导体材料来取代硅，例如：GaAs、InP、Si/Ge或SiC。工作部件202也可包括绝缘层上硅(SOI)基底。
在工作部件202上形成绝缘层204，例如是介电常数低于3.5的低介电常数材料，然而在另一实施例中也可为介电常数高于3.5的介电材料。绝缘层204可为二氧化硅、氮氧化硅、氟硅玻璃，但是也可为其它材料。绝缘层204的厚度约小于或等于5000埃，在另一实施例中，厚度较佳介于2000至4000埃，但也可为其它厚度。绝缘层204的沉积方式可为化学气相沉积(CVD)、旋转涂布工艺(spin-on)或其它已有或未来发展的方法。
接着，如图4所示图案化绝缘层204，其图案化工艺可利用沉积光阻层层并图案化光阻层，利用图案化的光阻层作为屏蔽，刻蚀露出的绝缘层204，也可直接刻蚀绝缘层204，其刻蚀方式包括：离子束刻蚀(ion beam lithography，IBL)，或其它直接刻蚀技术。此外，绝缘层204也可图案化形成双镶嵌结构(未显示)。沟槽218形成在绝缘层204中，其中沟槽218可部分延伸或完全穿透绝缘层204(图4未显示，请见图9绝缘层204’中形成的导电部分206’)。
如图5所示，在绝缘层204上形成导电材料层220，在本实施例中导电材料较佳为铜，在其它实施例中导电材料可为纯铜或铜合金，此外导电材料220也可为铝、铝合金、钨、钨合金或其它导电材料。导电材料层220的形成方法包括：电镀沉积法、无电镀沉积法、物理气相沉积法(PVD)或化学气相沉积法(CVD)。导电材料层可包括衬层，形成在图案化的绝缘层204之上(未显示)。
接着再以化学机械研磨工艺移除绝缘层204顶部表面上多余的导电材料220，以在绝缘层204中形成导电部分206，如图6所示。例如，可利用研磨垫及研磨液对工作部件202进行研磨，但也可干刻蚀除去多余的导电材料220。研磨后的导电部分206包括导线或导电介层插塞。
接着，如图6所示，以溶液222处理导电部分206及绝缘层204的顶部表面，溶液222较佳含有可改善导电部分206顶部表面224黏着性的化学药品，且不会伤害绝缘层204的顶部表面。溶液222较佳为清洁剂与化学接枝前驱物的组合，也可添加整平湿润剂。
清洁剂较佳包括前清洗剂，包括弱酸溶液或低浓度的酸，例如，重量百分比约0.01至0.1％的硫酸，也可为其它酸，例如重量百分比约0.01至0.1％的低浓度柠檬酸。清洁剂的其它组成较佳包括水或其它溶剂，例如乙醇或丙酮，也可包括其它化学药品。
化学接枝前驱物较佳包括乙烯吡啶(vinyl-pyridine)、苯基重氮盐类(phenyldiazonium salts)、或芳香基溴化物(aryl bromides)，用来重新调整导电部分206的顶部表面224以及绝缘层204的顶部表面的性质，以改善保护层226在导电部分206上形成的选择性(请见图7)。化学接枝前驱物可用来改善保护层226在工作部件202上的覆盖均匀性。
整平湿润剂较佳包括：聚乙二醇(polyethylene glycol)、聚丙二醇(polypropylene glycol)或氧化丙烯(propylene oxide)以及环氧乙烯(ethyleneoxide)的嵌段共聚合物(block copolymer)，其中整平湿润剂的分子量较佳介于400至20000。在本发明一实施例中，整平湿润剂较佳为聚丙二醇(polypropylene glycol)，其分子量约介于1000至3000，浓度约100至300p.p.m。整平湿润剂较佳用来改善溶液222中化学接枝前驱物的覆盖均匀度。
导电部分206的顶部表面224以及绝缘层204的顶部表面较佳在室温下以溶液222清洗30秒至90秒，在本实施例中不需要实施预清洁步骤，但也可更进一步以溶液222清洗取代本发明图1及图2所示的实施例的预清洁步骤。溶液222不但可用来移除导电部分206顶部表面以及绝缘层204顶部表面的残留物，也可用来清除导电部分206顶部表面上形成的氧化物。
接着，在导电部分206表面形成保护层226。在一实施例中，保护层226较佳为钴合金，也可为其它金属材料，例如：镍合金。在一实施例中，保护层226较佳为钴或镍与其它材料的结合，例如结合钨、磷、硼或上述材料的组合。保护层226较佳包括Co、CoWP、CoP、CoWB、CoMoP、CoMoB、Ni、NiWP、NiP、NiB、NiMoP或NiMoB。在一实施例中，保护层226材质较佳包括90％以上的钴或镍。保护层厚度约小于200埃，较佳约100埃。保护层一般较佳为导电材料。
保护层226较佳利用无电镀沉积法选择性地形成在导电部分206上。可将液态钴、镍或上述的液态合金溶液，与工作部件202一同置入腔体中，在温度约65至98度、大气压力以及氮气气氛的腔体中停留2至10分钟，形成保护层226。此外，也可以其它溶液在不同温度、压力、气氛及沉积时间下形成保护层226。
若导电部分206包括铜，则保护层226较佳包括钴或镍，因为钴及镍具有较低的电阻，且对铜扩散具有较高的阻障能力。此外，钴及镍还可选择性地形成在导电部分206之上，而不形成在绝缘层204之上。此外，钴及镍可以无电镀工艺进行沉积，因此特别适合作为保护层226的材料。钴及镍也可预防铜的氧化，且与铜之间具有较佳的黏着性。此外，也可以其它具有上述性质的材料作为保护层。
在本发明较佳实施例中，保护层226大抵均匀地形成在整个工作部件202的表面上，较佳地，在工作部件202的所有导电部分206上，都具有厚度大抵相同的保护层226。若工作部件202上具有多晶粒，较佳在任何晶粒上的所有导电部分都覆盖厚度大抵相同的保护层226。
如图8所示。在形成均匀的保护层226后，可在其上形成刻蚀停止层228，并露出部分绝缘层204。若后续沉积的绝缘层204’为低介电常数材料，则必须形成刻蚀停止层228以作为刻蚀绝缘层224’时停止刻蚀的依据。刻蚀停止层228可为不同于绝缘层204及绝缘层204’的材料，且具有不同的刻蚀速率，可为厚度约小于800埃、介于约300至600埃的氮化硅。
如图9所示，在以溶液222处理导电部分206’以及绝缘层204’的顶部表面后，保护层226’可选择性地形成在后续形成的金属化层中的导电部分206’之上。保护层206与206’可形成在半导体元件200的一层或多层金属化层之上，也可形成在每一层金属化层之上。
如图3至图9所示的单镶嵌或双镶嵌工艺，在形成镶嵌结构的保护层前，可以用溶液222进行处理，此外溶液222也可应用于用以形成导电部分306的金属刻蚀工艺，如图10及图11所示的剖面图。在本实施例中，利用类似的数字来代表各部分，以避免与图3至图9的标示重复，在此不再说明各数字代表的元件。x02、x04、x06用来表示图3至图9以及图10至图11中不同的材料层，而在图3至图9中x为2，图10至图11中x为3。
在本实施例中，提供工作部件302，在工作部件302上形成或沉积导电材料320，导电材料320可选择性以溶液322处理，在导电材料320上形成保护层326，如虚线所示。接着，图案化导电材料320及保护层326，形成多个表面具有绝缘层326覆盖的导电部分306，如图11所示。在导电部分306及保护层326上形成绝缘层304，并以化学机械研磨工艺从保护层326的顶部表面移除多余的绝缘层304，以露出保护层326。值得注意的是，在此实施例中不包括以溶液322处理绝缘层304。
在另一实施例中，在沉积导电材料320后，并不立刻以溶液322处理，而是将导电材料320以金属刻蚀方式图案化出所需的导线306轮廓。接着，在导线306上形成绝缘层304，并以化学机械研磨工艺移除导线306顶部表而上多余的绝缘层304，再以溶液322处理导线306及绝缘层304的顶部表面，接着，如图11所示，保护层326选择性形成在导线306的顶部表面上。值得注意的是，在此实施例中，保护层326可延伸至绝缘层304的顶部表面，但并非如图11所示低于绝缘层304的顶部表面。
本发明实施例可应用至各种半导体元件，包括：内存、逻辑元件。也可应用至具一层或多层金属化层的半导体元件。
本发明实施例的优点包括：在工作部件202及302的导体部分206、206’以及306上，形成均匀的保护层226、226’以及326。保护层226、226’以及326具有较佳的湿润性以及较佳的均匀性。保护层226、226’以及326可在化学机械研磨工艺进行前或完成后形成在导电部分206、206’或306上，溶液222及322用来处理导电部分206、206’以及306的顶部表面，并可用来处理环绕在导电部分的绝缘层204、204’以及304。溶液222及322可改善导电部分206、206’及306的黏着性，并提高保护层226、226’及326形成选择性。本发明实施例可轻易整合在现有的工艺中。
虽然本发明以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉这项技术的人，在不脱离本发明的精神和范围内，可作些许的更动与修改，因此本发明的保护范围应以所附的权利要求书的范围为准。

Claims (15)

1.一种半导体元件的处理方法，包括：
提供半导体元件，具有至少一导电部分；以及
在该导电部分上形成保护层前，以溶液处理该导电部分的表面，其中该溶液包括清洁溶液以及化学接枝前驱物。
2.如权利要求1所述的半导体元件的处理方法，其中该清洁溶液包括硫酸或柠檬酸。
3.如权利要求1所述的半导体元件的处理方法，其中该化学接枝前驱物包括乙烯基吡啶、苯基重氮盐类或芳香基溴化物。
4.如权利要求1所述的半导体元件的处理方法，其中该溶液还包括整平湿润剂。
5.如权利要求4所述的半导体元件的处理方法，其中该整平湿润剂包括：聚乙二醇、聚丙二醇或氧化丙烯以及环氧乙烯的嵌段共聚合物，且其中该整平湿润剂的分子量介于400至20000。
6.如权利要求4所述的半导体元件的处理方法，其中该整平湿润剂包括聚乙二醇，其分子量约100至3000而浓度约100至300ppm。
7.如权利要求1所述的半导体元件的处理方法，其中该导电部分置于绝缘层中，且该溶液处理该金属部分表面时还包括处理该绝缘层的顶部表面。
8.一种半导体元件的形成方法，包括：
提供工作部件；
在该工作部件上形成至少一导电部分；
以溶液对该导电部分的顶部表面进行处理，该溶液包括清洁溶液以及化学接枝前驱物；以及
在该导电部分上形成保护层。
9.如权利要求8所述的半导体元件的形成方法，其中该清洁剂包括硫酸或柠檬酸。
10.如权利要求8所述的半导体元件的处理方法，其中该化学接枝前驱物包括乙烯吡啶、苯基重氮盐类或芳香基溴化物。
11.如权利要求8所述的半导体元件的形成方法，其中该溶液还包括整平湿润剂。
12.如权利要求11所述的半导体元件的形成方法，其中该整平湿润剂包括：聚乙二醇、聚丙二醇或氧化丙烯以及环氧乙烯的嵌段共聚合物，且其中该整平湿润剂的分子量约介于400至20000。
13.如权利要求11所述的半导体元件的形成方法，其中该整平湿润剂包括聚乙二醇，分子量约介于100至3000而浓度约介于100至300ppm。
14.如权利要求8所述的半导体元件的形成方法，其中该导电部分形成在绝缘层中，且以该溶液处理该导电部分顶部表面时，同时也对该绝缘层的顶部表面进行处理。
15.如权利要求14所述的半导体元件的形成方法，还包括在该导电部分上形成刻蚀停止层，接着在形成该第二导电部分之前，在该刻蚀停止层上形成绝缘层。
CNB2006100047183A 2005-02-01 2006-01-27 半导体元件的处理方法以及半导体元件的形成方法 Expired - Fee Related CN100517610C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/047,836 US7413976B2 (en) 2005-02-01 2005-02-01 Uniform passivation method for conductive features
US11/047,836 2005-02-01

Publications (2)

Publication Number Publication Date
CN1832117A true CN1832117A (zh) 2006-09-13
CN100517610C CN100517610C (zh) 2009-07-22

Family

ID=36757144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100047183A Expired - Fee Related CN100517610C (zh) 2005-02-01 2006-01-27 半导体元件的处理方法以及半导体元件的形成方法

Country Status (3)

Country Link
US (1) US7413976B2 (zh)
CN (1) CN100517610C (zh)
TW (1) TWI300244B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410899B2 (en) * 2005-09-20 2008-08-12 Enthone, Inc. Defectivity and process control of electroless deposition in microelectronics applications
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
WO2010051831A1 (en) * 2008-11-04 2010-05-14 Alchimer New organo-metallic wet coating method to enhance electro-migration resistance
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US9170057B2 (en) * 2011-02-16 2015-10-27 Thermal Resource Technologies, Inc. Evacuated tubes for solar thermal energy collection
US11515154B2 (en) * 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620385B2 (en) * 1996-08-20 2003-09-16 Ebara Corporation Method and apparatus for purifying a gas containing contaminants
US6277450B1 (en) * 1998-01-26 2001-08-21 Mohammad W. Katoot Method and composition for preventing corrosion
US6251710B1 (en) * 2000-04-27 2001-06-26 International Business Machines Corporation Method of making a dual damascene anti-fuse with via before wire
US6774051B2 (en) * 2002-06-12 2004-08-10 Macronix International Co., Ltd. Method for reducing pitch
FR2851181B1 (fr) * 2003-02-17 2006-05-26 Commissariat Energie Atomique Procede de revetement d'une surface

Also Published As

Publication number Publication date
US20060172529A1 (en) 2006-08-03
CN100517610C (zh) 2009-07-22
TW200629387A (en) 2006-08-16
US7413976B2 (en) 2008-08-19
TWI300244B (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US9362231B2 (en) Molecular self-assembly in substrate processing
US9343356B2 (en) Back end of the line (BEOL) interconnect scheme
US6660634B1 (en) Method of forming reliable capped copper interconnects
US6153523A (en) Method of forming high density capping layers for copper interconnects with improved adhesion
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN100345277C (zh) 在互连结构中低电阻通道接触的形成
JP2002110679A (ja) 半導体集積回路装置の製造方法
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
CN1137510C (zh) 制造半导体器件的方法
US20090096103A1 (en) Semiconductor device and method for forming barrier metal layer thereof
JP2003051460A (ja) 半導体素子の銅薄膜堆積装置
CN101395713B (zh) 用于增强铜的电迁移抵抗性的涂布方法
US7560369B2 (en) Method of forming metal line in semiconductor device
US6335283B1 (en) Method of reducing in-line copper diffusion
CN1149654C (zh) 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
CN1976020A (zh) 互连结构及其形成方法
US20100120242A1 (en) Method to prevent localized electrical open cu leads in vlsi cu interconnects
US20210327753A1 (en) Multi-pass plating process with intermediate rinse and dry
US6992007B2 (en) Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device
US6225681B1 (en) Microelectronic interconnect structures and methods for forming the same
US6197690B1 (en) Chemically preventing Cu dendrite formation and growth by double sided scrubbing
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
US8076240B2 (en) Techniques to improve characteristics of processed semiconductor substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722