KR100701675B1 - 반도체 소자의 구리배선 형성방법 - Google Patents
반도체 소자의 구리배선 형성방법 Download PDFInfo
- Publication number
- KR100701675B1 KR100701675B1 KR1020010086595A KR20010086595A KR100701675B1 KR 100701675 B1 KR100701675 B1 KR 100701675B1 KR 1020010086595 A KR1020010086595 A KR 1020010086595A KR 20010086595 A KR20010086595 A KR 20010086595A KR 100701675 B1 KR100701675 B1 KR 100701675B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- layer
- forming
- interlayer insulating
- copper wiring
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 89
- 239000010949 copper Substances 0.000 title claims abstract description 88
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 73
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052709 silver Inorganic materials 0.000 claims abstract description 13
- 239000004332 silver Substances 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000006467 substitution reaction Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 claims description 4
- 101710134784 Agnoprotein Proteins 0.000 claims description 2
- 229910001961 silver nitrate Inorganic materials 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 11
- 239000012792 core layer Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000003014 reinforcing effect Effects 0.000 abstract description 2
- 238000004140 cleaning Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리배선 형성방법에 관한 것으로, 반도체 기판상에 하부 구리배선과 층간절연층을 형성한 다음, 상기 층간절연층에 비아홀과 트렌치를 형성하는 단계; 상기 비아홀 및 트렌치 내표면을 포함한 상기 층간절연층 전면상에 배리어 금속층을 형성하는 단계; 상기 배리어 금속층 전면상에 구리 결정핵층을 증착한 다음, 상기 구리 결정핵층을 은(Ag) 치환 도금하는 단계; 상기 비아홀 및 트렌치를 매립하는 구리층을 형성하는 단계; 상기 구리층을 일부제거하여 구리배선을 형성하는 단계; 및 상기 구리배선을 포함한 층간절연층상에 캡핑층을 형성하는 단계를 포함하며, 은(Ag)의 치환 도금방법에 의하여 구리 결정핵층을 보강함으로써 구리 결정핵층의 표면 결함 감소, 두께의 균일성 증가, 구리 전해도금층의 매립특성의 향상, 구리 전해도금층과 배리어 금속층과의 접착력 향상 등의 효과가 있으며, 또한 스텝커버리지가 양호해지므로 하이 테크놀로지(high technology)의 비아홀 매립에 유리하며, 구리배선의 신뢰성 및 전해도금 공정의 효율성 및 안정성을 높일 수 있는 효과가 있는 것이다.
Description
도 1 내지 도 6은 본 발명에 따른 반도체 소자의 구리배선 형성방법을 도시한 공정별 단면도.
- 도면의 주요부분에 대한 부호의 설명 -
10: 하부 구리배선 20: 층간절연층
30: 비아홀 40: 트렌치
50: 배리어 금속층 60: 구리 결정핵(seed)층
70: 구리배선 80: 캡핑막
본 발명은 반도체 소자의 구리배선 형성방법에 관한 것으로, 보다 상세하게는 구리 전해도금 공정의 효율성 및 안정성을 높일 수 있는 반도체 소자의 구리배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 구리배선 형성방법으로는 전기적 특성이 우수한 듀얼 다마신(dual damascene) 공정을 주로 사용한다. 이러한 듀얼 다마신 공정에 의한 반도체 소자의 구리배선은 다음과 같은 일련의 단계를 거쳐 형성한다.
종래 기술에 따른 반도체 소자의 구리배선 형성방법은, 먼저 하부 구리배선을 형성한 다음, 상기 하부 구리배선 상부에 층간절연층을 증착한다. 그 다음, 상기 층간절연층을 선택적으로 제거하여 비아홀과 트렌치를 형성한 다음 그 내표면에 배리어 금속층(barrier metal layer)을 증착한다. 이어서, 상기 비아홀과 트렌치를 구리로 매립하고 평탄화 및 세정공정을 거친 다음, 캡핑층(capping layer)을 증착하여 반도체 소자의 구리배선을 완성한다.
그러나, 종래 기술에 따른 반도체 소자의 구리배선 형성방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서 구리매립 공정은 크게 두 단계로 나뉘는바, 구리 결정핵(seed)층 증착 및 구리 전해도금 공정이 그것이다. 특히, 구리 결정핵층의 증착 상태가 불량한 경우에는 후속 전해도금 단계에 악영향을 미쳐 소자의 불량률이 높아진다는 문제점이 있다.
또한, 하부 구리배선과 구리 플러그의 경계에 배리어 금속층이 존재하는데, 이러한 배리어 금속층의 존재로 말미암아 하부 구리배선과 구리 플러그간의 상호 접착력과 매립특성이 열악해져서 구리 플러그 내부에 보이드(void)가 발생하게 되어 소자의 불량률이 높아진다는 문제점이 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 구리 결정핵층 층착후에 은(Ag)의 치환도금 방법으로 구리 결정핵층을 보강하여 구리 전해도금 공정의 효율성 및 안정성을 높이는 반도체 소자의 구리배선 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 구리배선 형성방법은, 반도체 기판상에 하부 구리배선과 층간절연층을 형성한 다음, 상기 층간절연층에 비아홀과 트렌치를 형성하는 단계; 상기 비아홀 및 트렌치 내표면을 포함한 상기 층간절연층 전면상에 배리어 금속층을 형성하는 단계; 상기 배리어 금속층 전면상에 구리 결정핵층을 증착한 다음, 상기 구리 결정핵층을 은(Ag) 치환 도금하는 단계; 상기 비아홀 및 트렌치를 매립하는 구리층을 형성하는 단계; 상기 구리층을 일부제거하여 구리배선을 형성하는 단계; 및 상기 구리배선을 포함한 층간절연층상에 캡핑층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 구리배선 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 내지 도6은 본 발명에 따른 반도체 소자의 구리배선 형성방법을 도시한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 구리배선 형성방법은, 도 1에 도시된 바와 같이, 반도체 기판(미도시) 상에 하부 구리배선(10)을 형성하고, 상기 하부 구리배선(10) 상부에 층간절연층(20)을 증착한다. 상기 층간절연층(20)으로는 실리콘산화물 또는 저유전상수 절연막 등이 있다. 이어서, 상기 층간절연층(20)을 선택적으로 제거하여 트렌치(40) 및 비아홀(30)을 형성한다.
이어서, 도 2에 도시된 바와 같이, 고주파 스퍼터링 세정 또는 수소환원 세정공정으로 상기 하부 구리배선(10) 표면을 세정한 다음, 상기 트렌치(40) 및 비아홀(30) 내표면을 비롯한 상기 층간절연막(20) 전면상에 배리어 금속층(50)을 이온화 물리기상증착법(ionized PVD)으로 약 100 내지 700Å 두께로 형성한다. 이때, 상기 배리어 금속층(50)으로는 탄탈륨(Ta)이나 탄탈륨질화물(TaN) 등을 사용하여 형성한다.
그다음, 도 3에 도시된 바와 같이, 상기 배리어 금속층(50) 전면상에 이온화 물리기상증착법(ionized PVD)으로 구리 결정핵층(60:Cu seed layer)을 약 500 내지 1,500Å 정도의 두께로 증착한다. 그런다음, 상기 구리 결정핵층(60) 상에 은(Ag)을 치환 도금한다. 상기 은(Ag) 치환 도금은 상기 반도체 기판(미도시)을 질산은(AgNO3) 용액에 넣으면, 상기 구리 결정핵층(60)에 은(Ag)이 자발적으로 치환도금된다. 이에 대한 반응식은 다음과 같다.
2Ag+ + Cu -> 2Ag + Cu2+
상기 반응이 기전력은 약 0.462 볼트(V)로서 자발적으로 진행된다. 상기 은 도금층의 두께를 약 100 내지 700Å 정도로 유지한 후, 초순수(deionized water)로써 세정한다. 상기 세정공정에 의하여 상기 구리 결정핵층(60)의 표면결합이 감소되며, 결정핵층의 두께가 균일해진다. 또한, 후술하는 구리 전해도금층(70)과 배리어 금속층(50)과의 접착력이 향상된다.
이어서, 도 4에 도시된 바와 같이, 상기 트렌치(40) 및 비아홀(30)을 충분히 매립하도록 상기 층간절연층(20)을 구리로써 매립한 다음, 후속 열처리 공정을 진행한다. 이때, 구리 매립방법으로는 매립 특성 및 물성이 우수한 전해 도금방법이 바람직하다. 한편, 후속 열처리 공정은 상기 구리층(70)의 결정립 크기를 증가시키고 안정화하기 위함이다. 상기 열처리 공정을 급속열처리 방식(RTP)을 이용하는 경우에는 약 150 내지 400℃에서 약 2분 이내에 진행한다.
그다음, 도 5에 도시된 바와 같이, CMP 공정으로 상기 구리층(70)을 연마하여 구리 플러그 및 구리 배선을 제외한 나머지 표면부분을 제거한다. 상기 CMP 공정 이후에는 표면 세정공정을 진행하여 CMP 공정에 의하여 유발된 표면결함 및 불순물 입자 등을 제거한다.
이어서, 도 6에 도시된 바와 같이, 상기 구리배선(70a) 표면에 생성된 자연산화막을 환원시킨 후, 공기중에 노출시키지 않은 채로 상기 구리배선(70a)을 비롯한 상기 층간절연층(20) 전면상에 구리층 캡핑층(80)을 실리콘질화물 등으로 플라즈마 화학기상증착법(PECVD)으로 형성한다. 상기 캡핑층(80)은 상기 구리배선(70a) 내의 구리원자가 상부의 층간절연층(미도시)으로 확산하는 것을 억제하는 역할을 담당한다. 구리원자의 확산을 억제함으로써 배선간의 누설전류 발생을 방지할 수 있는 것이다.
이후에, 예정된 후속 공정을 진행하여 듀얼 다마신 공정에 의한 최종적인 반도체 소자의 구리배선을 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 구리배선 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 은(Ag)의 치환 도금방법에 의하여 구리 결정핵층을 보강함으로써 구리 결정핵층의 표면 결함 감소, 두께의 균일성 증가, 구리 전해도금층의 매립특성의 향상, 구리 전해도금층과 배리어 금속층과의 접착력 향상 등의 효과가 있다.
또한, 스텝커버리지가 양호해지므로 하이 테크놀로지(high technology)의 비아홀 매립에 유리하며, 구리배선의 신뢰성 및 전해도금 공정의 효율성 및 안정성을 높일 수 있는 효과가 있다.
Claims (3)
- 반도체 기판상에 하부 구리배선과 층간절연층을 형성한 다음, 상기 층간절연층에 비아홀과 트렌치를 형성하는 단계;상기 비아홀 및 트렌치 내표면을 포함한 상기 층간절연층 전면상에 배리어 금속층을 형성하는 단계;상기 배리어 금속층 전면상에 구리 결정핵층을 증착한 다음, 상기 구리 결정핵층을 은(Ag) 치환 도금하는 단계;상기 비아홀 및 트렌치를 매립하는 구리층을 형성하는 단계;상기 구리층을 일부제거하여 구리배선을 형성하는 단계; 및상기 구리배선을 포함한 층간절연층상에 캡핑층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제1항에 있어서,상기 은(Ag) 치환 도금하는 단계는 질산은(AgNO3) 용액을 사용하여 은(Ag) 도금층을 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제2항에 있어서,상기 은(Ag) 도금층은 100 내지 700Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010086595A KR100701675B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 구리배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010086595A KR100701675B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 구리배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030056391A KR20030056391A (ko) | 2003-07-04 |
| KR100701675B1 true KR100701675B1 (ko) | 2007-03-29 |
Family
ID=32214589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010086595A KR100701675B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 구리배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701675B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095005A (ko) * | 2002-06-11 | 2003-12-18 | 김재정 | 반도체 배선용 금속막 형성 방법 |
| KR100713328B1 (ko) * | 2005-12-23 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 듀얼다마신 공정을 이용한 반도체소자의 제조 방법 |
| US8927433B2 (en) | 2009-12-18 | 2015-01-06 | Electronics And Telecommunications Research Institute | Conductive via hole and method for forming conductive via hole |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5967422A (en) * | 1998-06-08 | 1999-10-19 | Yuan Mei Corp. | Water amount controlling switch structure of water injection gun |
| KR20000017630A (ko) * | 1998-08-31 | 2000-03-25 | 가네꼬 히사시 | 반도체 장치의 제조 방법, 그를 위한 도금 장치 및 스퍼터링장치 |
| JP2000156406A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
| KR20010051074A (ko) * | 1999-10-18 | 2001-06-25 | 루센트 테크놀러지스 인크 | 집적 회로 및 제조 방법 |
-
2001
- 2001-12-28 KR KR1020010086595A patent/KR100701675B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5967422A (en) * | 1998-06-08 | 1999-10-19 | Yuan Mei Corp. | Water amount controlling switch structure of water injection gun |
| KR20000017630A (ko) * | 1998-08-31 | 2000-03-25 | 가네꼬 히사시 | 반도체 장치의 제조 방법, 그를 위한 도금 장치 및 스퍼터링장치 |
| JP2000156406A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
| KR20010051074A (ko) * | 1999-10-18 | 2001-06-25 | 루센트 테크놀러지스 인크 | 집적 회로 및 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030056391A (ko) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657304B1 (en) | Conformal barrier liner in an integrated circuit interconnect | |
| US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| US8178437B2 (en) | Barrier material and process for Cu interconnect | |
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| KR100498454B1 (ko) | 2-단계 도금으로 다마신 배선을 형성하는 방법 | |
| US6348410B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| JP2004505447A (ja) | 界面および接着性が改良された銅配線キャップ層を形成する方法 | |
| US20020111013A1 (en) | Method for formation of single inlaid structures | |
| KR101069630B1 (ko) | 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100701675B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20040033260A (ko) | 반도체 장치의 제조 방법 | |
| US6897144B1 (en) | Cu capping layer deposition with improved integrated circuit reliability | |
| US6455422B1 (en) | Densification process hillock suppression method in integrated circuits | |
| US20060003486A1 (en) | Plasma treatment method for electromigration reduction | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100720401B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| KR100338102B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100720400B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100451766B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR20030000823A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100772252B1 (ko) | 구리 배선의 제조 방법 | |
| KR101098275B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20020090441A (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |