KR20030095005A - 반도체 배선용 금속막 형성 방법 - Google Patents

반도체 배선용 금속막 형성 방법 Download PDF

Info

Publication number
KR20030095005A
KR20030095005A KR1020020032506A KR20020032506A KR20030095005A KR 20030095005 A KR20030095005 A KR 20030095005A KR 1020020032506 A KR1020020032506 A KR 1020020032506A KR 20020032506 A KR20020032506 A KR 20020032506A KR 20030095005 A KR20030095005 A KR 20030095005A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
thin film
copper
semiconductor
silver
Prior art date
Application number
KR1020020032506A
Other languages
English (en)
Inventor
김재정
김용식
김수길
Original Assignee
김재정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김재정 filed Critical 김재정
Priority to KR1020020032506A priority Critical patent/KR20030095005A/ko
Publication of KR20030095005A publication Critical patent/KR20030095005A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1642—Substrates other than metallic, e.g. inorganic or organic or non-conductive semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 배선용 금속막 형성 방법에 관하여 개시한다. 본 발명에 따른 반도체 배선용 금속막 형성 방법은: 미세 패턴으로 형성된 반도체 기판을 마련하는 단계와, 상기 반도체 기판을 구리 전해 도금액에 넣고 환원 전위를 인가하여 구리 전해 도금을 실시함으로써 반도체 기판의 표면 전체에 구리 박막을 형성하는 단계와, 반도체 기판의 홈 부분에 형성된 구리 박막만이 남도록 반도체 기판 표면 전체를 평탄하게 식각하는 기판 평탄화 단계와, 평탄화된 반도체 기판을 은 치환 용액에 침지시켜서 남은 구리 박막 표면을 은으로 치환하는 은 박막 형성 단계,를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 반도체 배선용으로서 구리 박막을 전해 도금으로 형성하는 데 있어서, 구리 박막의 표면을 은으로 치환하여 미세 은 박막을 형성하는 것만으로 산화에 대한 저항성이 강해짐으로써, 면저항 특성이 우수한 고품질의 반도체 배선용 금속막을 얻을 수 있다. 본 발명에 따른 반도체 배선용 금속막에 열처리 공정을 더 실시하는 것으로 인해 금속막의 면저항 특성이 더욱 좋아짐으로써, 반도체 배선의 품질 향상되어 반도체 산업 발전에 지대한 기여를 할 수 있다.

Description

반도체 배선용 금속막 형성 방법{Fabricating Method of Matal Film for Semiconductor Interconnection}
본 발명은 반도체 배선용 금속막 형성 방법 관한 것으로서, 특히 구리 박막의 산화를 방지하는 반도체 배선용 금속막 형성 방법에 관한 것이다.
반도체에서 구리 배선 공정(copper interconnection)은 지금까지의 알루미늄 배선 공정을 대체하여 차세대 로직칩(logic chip)과 디램(DRAM) 반도체의 성능을 향상시킬 수 있는 중요한 공정으로 인식되고 있다. 구리는 알루미늄에 비해 비저항이 낮기 때문에 저항-축전 지연(RC delay)을 감소시켜 집적회로를 보다 빠르게 동작하는 것이 가능하다. 또한, 전기 이동에 대한 저항성(electromigration resistance)이 좋기 때문에 소자 내에서의 금속 회로의 단락을 줄일 수 있어 알루미늄을 대신하여 0.18㎛이하의 소자에서 그 사용 가능성을 인정받고 있다.
그러나, 구리는 알루미늄과 달리 쉽게 산화되는 문제점을 가지고 있기 때문에, 종래에는 이를 해결하기 위하여 반도체 배선 공정의 후 공정으로서 구리 박막의 표면에 이온 주입법(ion implantation), 구리 합금의 박막을 이용하는 방법, 구리와 다른 금속으로 이루어진 두 층(Bi-layer)을 열처리 하는 방법 등이 연구되고 있다.
여기서, 반도체 배선 공정은 저유전체에 미세 패턴을 형성하여, 패턴으로 형성된 공간에 구리를 채우는 다마신(damascene)법으로 진행되고 있는 데, 이러한 배선 공정의 후처리로서 종래의 방법을 사용하여 구리의 산화를 방지할 수 있지만, 전해 도금을 이용하는 반도체 배선 공정에는 적용하기에 어려움이 따른다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 전해 도금을 이용하여 구리 반도체 배선을 형성하는 데 있어서, 구리 박막의 산화를 방지할 수 있는 반도체 배선용 금속막 형성 방법을 제공하는 데 있다.
도 1은 본 발명의 반도체 배선용 금속막 형성 방법에 따라 반도체 기판에 구리 박막이 형성되는 것을 나타내기 위한 개략도;
도 2는 본 발명의 반도체 배선용 금속막 형성 방법에 따라 구리 박막 표면에 은 박막을 형성하는 것을 나타내기 위한 개략도; 및
도 3은 본 발명에 따른 반도체 배선용 금속막에 있어서의 열산화에 따른 면저항을 나타내기 위한 그래프이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
110: 실리콘 웨이퍼 120, 130: 확산 장벽층
140: 구리 박막 150: 은 박막
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 배선용 금속막 형성 방법은: 미세 패턴으로 형성된 반도체 기판을 마련하는 단계와, 상기 반도체 기판을 구리 전해 도금액에 넣고 환원 전위를 인가하여 구리 전해 도금을 실시함으로써 상기 반도체 기판의 표면 전체에 구리 박막을 형성하는 단계와, 상기 반도체 기판의 상기 홈 부분에 형성된 상기 구리 박막만이 남도록 상기 반도체 기판 표면 전체를 평탄하게 식각하는 기판 평탄화 단계와, 평탄화된 상기 반도체 기판을 은 치환 용액에 침지시켜서 상기 남은 구리 박막 표면을 은으로 치환하는 은 박막 형성 단계,를 포함하는 것을 특징으로 한다.
나아가, 상기 은 박막이 형성된 상기 반도체 기판을 질소 분위기에서 열처리하는 열처리 단계를 더 포함하는 것이 바람직하다.
또한, 상기 열처리 온도는 100℃∼700℃이며, 상기 열처리의 시간은 30초∼1000초에서 이루어진다.
더 나아가, 상기 구리 전해 도금액은, 1.0M의 H2SO4및 0.2M의 CuSO4를 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 것이 더욱 바람직하다.
이때, 상기 환원 전위는, 표준 감홍 전극을 기준으로 -0.2V로 한다.
또한, 상기 은 치환 용액은 60ml의 이온제거수에 1.3g의 AgNO3, 9.9g의 (NH4)2SO4, 68ml의 NH4OH를 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 것이 바람직하다.
또한, 상기 은 치환 용액은 100ml의 이온제거수에 18.4g의 KAg(CN)2, 0.718g의 KCN을 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 것이 바람직하다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
[실시예]
도 1은 본 발명의 반도체 배선용 금속막 형성 방법에 따라 반도체 기판에 구리 박막이 형성되는 것을 나타내기 위한 개략도이다.
도 1을 참조하면, 먼저, 본 발명의 반도체 배선용 금속막 형성 방법에 따라 반도체 기판을 마련한다. 이때, 반도체 기판으로서는 일정한 형상의 미세 패턴으로 홈을 형성하고 있는 실리콘 웨이퍼(110) 상에 구리 이온의 확산을 방지하는 질화티타늄(130)/티타늄(120)의 확산 장벽층이 형성된 것을 마련하는 것이다.
이어서, 구리 전해 도금액에 마련된 반도체 기판을 침지시키고 표준 감홍 전극(Saturated calomel electrode, SCE)을 기준으로 환원 전위 -0.2V를 인가함으로써, 구리를 증착하게 되는 구리 전해 도금이 실시된다. 이로 인해, 패턴으로 형성된 홈 부분을 구리의 증착으로 메우는 것과 동시에, 반도체 기판의 확산 장벽층(120, 130)상에 구리 박막(140)을 형성하게 되는 것이다.
이때, 구리 전해 도금액은 1.0M의 H2SO4및 0.2M의 CuSO4을 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 데 대체로 상온에서 이루어진다.
도 2는 본 발명의 반도체 배선용 금속막 형성 방법에 따라 구리 박막 표면에 은 박막을 형성하는 것을 나타내기 위한 개략도이다.
도 2를 참조하면, 다음에, 본 발명에 따라 구리 박막(140)이 형성된 반도체 기판은 실리콘 웨이퍼(110)가 드러날때까지 구리 박막(140) 및 확산 장벽층(120, 130)을 화학적 식각으로 제거됨으로써, 반도체 기판 표면 전체의 평탄화가 이루어진다. 이러한 평탄화가 이루어진 반도체 기판은, 홈 부분에 채워진 구리 박막(140)만이 남게 되는 것이다.
그 다음에, 은 치환 용액에 구리 박막(140)이 증착된 반도체 기판을 20초간 침지시킨다.
이때, 은 치환 용액은 일예로서, 60ml의 이온제거수(De-Ionized Water)에 1.3g의 AgNO3, 9.9g의 (NH4)2SO4, 68ml의 NH4OH를 혼합하여 이루어지고, 또한, 다른예로서, 100ml의 이온제거수에 18.4g의 KAg(CN)2, 0.718g의 KCN을 혼합하여 이루어진다. 여기서, 은 치환 용액의 온도는 18℃∼100℃로 유지하는 데, 대체로 상온으로 하면 좋다.
이로 인해, 구리 박막(140)의 표면에 있어서의 구리는 자신 보다 환원 전위가 큰 은으로 치환되어 미세 은 박막(150)을 형성하게 된다. 이렇게 구리 박막(140)의 표면이 치환에 의하여 미세 은 박막(150)이 형성됨으로써, 공기 중의 산소와 직접적으로 만나지 않아서 산화 반응이 억제된다.
계속해서, 구리 박막(140) 표면에 은 박막(150)이 형성된 반도체 기판을 고온 열처리 용기 내에 장입하고, 질소 분위기 내에서 400℃의 온도를 유지하며 30분 동안 열처리를 실시한다.
도 3은 본 발명에 따른 반도체 배선용 금속막에 있어서의 열산화에 따른 면저항을 나타내기 위한 그래프이다. 이때, 기호 △는 반도체 배선용 금속막으로서, 구리 박막만이 형성된 경우이고, ▽는 구리 박막을 형성한 후 열처리를 한 경우이며, ○는 구리 박막 표면에 미세 은 박막을 형성한 경우이며, □는 구리 박막 표면에 미세 은 박막을 형성한 후 열처리를 한 경우를 나타내고 있다. 여기서, 열산화 온도는 300℃이다.
도 3을 참조하면, 본 발명에 따라 형성된 반도체 배선용 금속막의 열산화에 대한 저항성을 확인해 보고자, 종래의 반도체 배선용 금속막들과 각각의 열산화 시간에 따른 면저항을 비교해 보면, △ 과 ▽ 로 나타내고 있는 구리 만이 형성되어 있는 반도체 배선용 금속막들의 경우 보다도 ○ 와 □ 로 나타내고 있는 본 발명에 따라 구리 박막의 표면에 은 박막이 더 형성된 반도체 배선용 금속막들이 더 열산화에 대한 저항성이 강하여 면저항이 매우 낮게 나타나고 있음을 알 수 있다. 그리고, 본 발명의 금속막들은 열산화 시간이 증가됨에 따라서 면저항의 증가율도 종래의 금속막들에 비교해 볼 때 현저하게 감소하고 있는 것을 알 수 있다. 여기서, 본 발명에 따라 미세 은 박막을 형성한 후 열처리를 하여 형성된 반도체 배선용 금속막의 면저항이 가장 낮은 것을 알 수 있게 된다.
그러므로, 본 발명에 따라 구리 박막 표면에 은 박막이 더 형성된 반도체 배선용 금속막은 다른 금속막 보다도 면저항 특성이 좋으며, 나아가, 본 발명에 따라 반도체 배선용 금속막을 형성한 후 열처리를 하면 더욱 면저항 특성이 우수한 것이다.
상술한 바와 같이 본 발명에 의하면, 반도체 배선용으로서 구리 박막을 전해 도금으로 형성하는 데 있어서, 구리 박막의 표면을 은으로 치환하여 미세 은 박막을 형성하는 것만으로 산화에 대한 저항성이 강해짐으로써, 면저항 특성이 우수한 고품질의 반도체 배선용 금속막을 얻을 수 있다.
또한, 본 발명에 따른 반도체 배선용 금속막에 열처리 공정을 더 실시하는 것으로 인해 금속막의 면저항 특성이 더욱 좋아짐으로써, 반도체 배선의 품질 향상되어 반도체 산업 발전에 지대한 기여를 할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (8)

  1. 미세 패턴으로 형성된 반도체 기판을 마련하는 단계와;
    상기 반도체 기판을 구리 전해 도금액에 넣고 환원 전위를 인가하여 구리 전해 도금을 실시함으로써, 상기 반도체 기판의 표면 전체에 구리 박막을 형성하는 단계와;
    상기 반도체 기판의 상기 홈 부분에 형성된 상기 구리 박막만이 남도록 상기 반도체 기판 표면 전체를 평탄하게 식각하는 기판 평탄화 단계와;
    평탄화된 상기 반도체 기판을 은 치환 용액에 침지시켜서 상기 남은 구리 박막 표면을 은으로 치환하는 은 박막 형성 단계,를 포함하는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
  2. 제 1항에 있어서, 상기 은 박막이 형성된 상기 반도체 기판을 질소 분위기에서 열처리하는 열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
  3. 제 2항에 있어서, 상기 열처리 온도는 100℃∼700℃인 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
  4. 제 2항에 있어서, 상기 열처리의 시간은 30초∼1000초인 것을 특징으로 하는반도체 배선용 금속막 형성 방법.
  5. 제 1항에 있어서, 상기 구리 전해 도금액은, 1.0M의 H2SO4및 0.2M의 CuSO4를 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
  6. 제 1항에 있어서, 상기 환원 전위는, 표준 감홍 전극을 기준으로 -0.2V인 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
  7. 제 1항에 있어서, 상기 은 치환 용액은 60ml의 이온제거수에 1.3g의 AgNO3, 9.9g의 (NH4)2SO4, 68ml의 NH4OH를 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
  8. 제 1항에 있어서, 상기 은 치환 용액은 100ml의 이온제거수에 18.4g의 KAg(CN)2, 0.718g의 KCN을 혼합하여 이루어지며, 18℃∼100℃의 온도로 유지하는 것을 특징으로 하는 반도체 배선용 금속막 형성 방법.
KR1020020032506A 2002-06-11 2002-06-11 반도체 배선용 금속막 형성 방법 KR20030095005A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032506A KR20030095005A (ko) 2002-06-11 2002-06-11 반도체 배선용 금속막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032506A KR20030095005A (ko) 2002-06-11 2002-06-11 반도체 배선용 금속막 형성 방법

Publications (1)

Publication Number Publication Date
KR20030095005A true KR20030095005A (ko) 2003-12-18

Family

ID=32386579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032506A KR20030095005A (ko) 2002-06-11 2002-06-11 반도체 배선용 금속막 형성 방법

Country Status (1)

Country Link
KR (1) KR20030095005A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095990A1 (en) * 2005-03-11 2006-09-14 Lg Chem, Ltd. An lcd device having a silver capped electrode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000454A1 (en) * 1996-06-28 1998-01-08 Universiteit Twente Copoly(ester-amides) and copoly(ester-urethanes)
JPH1197391A (ja) * 1997-09-16 1999-04-09 Ebara Corp 半導体ウエハー配線電解メッキ方法
KR20000043056A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 구리 배선 형성 방법
KR20030001756A (ko) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 구리배선의 표면 처리방법
KR20030056391A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000454A1 (en) * 1996-06-28 1998-01-08 Universiteit Twente Copoly(ester-amides) and copoly(ester-urethanes)
JPH1197391A (ja) * 1997-09-16 1999-04-09 Ebara Corp 半導体ウエハー配線電解メッキ方法
KR20000043056A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 구리 배선 형성 방법
KR20030001756A (ko) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 구리배선의 표면 처리방법
KR20030056391A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095990A1 (en) * 2005-03-11 2006-09-14 Lg Chem, Ltd. An lcd device having a silver capped electrode
KR100812954B1 (ko) * 2005-03-11 2008-03-11 주식회사 엘지화학 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치

Similar Documents

Publication Publication Date Title
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US6174810B1 (en) Copper interconnect structure and method of formation
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US6579785B2 (en) Method of making multi-level wiring in a semiconductor device
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US7517782B2 (en) Method of forming a metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
KR100326513B1 (ko) 미세배선 형성 방법 및 반도체 디바이스 제조 방법
US7659198B2 (en) In-situ deposition for Cu hillock suppression
US20040266169A1 (en) Semiconductor device fabrication method
US20060091551A1 (en) Differentially metal doped copper damascenes
US6147408A (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
US6524957B2 (en) Method of forming in-situ electroplated oxide passivating film for corrosion inhibition
JP2000156406A (ja) 半導体装置およびその製造方法
KR100389101B1 (ko) 서브마이크론 구조의 금속도금방법, 이를 이용한 반도체 디바이스 구조의 형성방법 및, 반도체 디바이스 구조
US20060189131A1 (en) Composition and process for element displacement metal passivation
JP2002203857A (ja) 半導体装置およびその製造方法
US20030068887A1 (en) Electroless plating process, and embedded wire and forming process thereof
KR20030095005A (ko) 반도체 배선용 금속막 형성 방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
US20040213895A1 (en) Method of manufacturing multilevel interconnection
US7186652B2 (en) Method for preventing Cu contamination and oxidation in semiconductor device manufacturing
US6664633B1 (en) Alkaline copper plating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application