JP2002203857A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002203857A JP2002203857A JP2000399294A JP2000399294A JP2002203857A JP 2002203857 A JP2002203857 A JP 2002203857A JP 2000399294 A JP2000399294 A JP 2000399294A JP 2000399294 A JP2000399294 A JP 2000399294A JP 2002203857 A JP2002203857 A JP 2002203857A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring
- wiring pattern
- pattern groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052717 sulfur Inorganic materials 0.000 claims abstract description 74
- 239000011593 sulfur Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 17
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 56
- 239000011737 fluorine Substances 0.000 claims description 56
- 229910052731 fluorine Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 238000009792 diffusion process Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 50
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims description 21
- 238000011282 treatment Methods 0.000 claims description 18
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 claims description 13
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 13
- 229910021529 ammonia Inorganic materials 0.000 claims description 13
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 13
- 150000002431 hydrogen Chemical class 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 238000010129 solution processing Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010949 copper Substances 0.000 description 144
- 239000010410 layer Substances 0.000 description 123
- 239000007789 gas Substances 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- -1 CuAg Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- BWFPGXWASODCHM-UHFFFAOYSA-N copper monosulfide Chemical class [Cu]=S BWFPGXWASODCHM-UHFFFAOYSA-N 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium peroxydisulfate Substances [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- VAZSKTXWXKYQJF-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)OOS([O-])=O VAZSKTXWXKYQJF-UHFFFAOYSA-N 0.000 description 2
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004451 qualitative analysis Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910021594 Copper(II) fluoride Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 229910016551 CuPt Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- GWFAVIIMQDUCRA-UHFFFAOYSA-L copper(ii) fluoride Chemical class [F-].[F-].[Cu+2] GWFAVIIMQDUCRA-UHFFFAOYSA-L 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 150000003463 sulfur Chemical class 0.000 description 1
- 238000009489 vacuum treatment Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
とのないCu系配線を備える半導体装置およびその製造
方法を提供すること。 【解決手段】 半導体基板(1)上に形成された絶縁層
(2)と、この絶縁層(2)に形成された配線パターン
溝(3)と、この配線パターン溝(3)の内面に形成さ
れた導電性拡散防止層(4)と、内面に導電性拡散防止
層(4)が形成された配線パターン溝内に形成されたC
u系配線(6)とを具備し、前記Cu系配線(6)の硫
黄の含有量は、100原子ppm以上、1原子%以下、
であることを特徴とする。
Description
その製造方法に係り、特に、Cu系配線を備えた半導体
装置およびその製造方法に関する。
cale Integrated Circuit:L
SI)の多層配線材料は、Al合金からCuへと移行し
ている。Cuは、Alに比べてバルク材の自己拡散係数
が小さく、比抵抗も約35%低いことから、EM(El
ectro−Migration)耐性の向上、および
配線総抵抗の低減を達成することが可能である。
る。 (1)CuはSi中およびSiO2中の拡散係数が大き
いため、トランジスタのチャネル部に達してバンドギャ
ップ中央に準位を形成し、電気的特性の劣化を招いてし
まう。
ストをマスクとして用いた塩素原子を含むガスによるエ
ッチング加工が困難である。 (3)Cuは腐食され易いため、細線パターンの断線
や、表面に形成された絶縁膜の膜剥がれを起こし易い。
は、Ta,TaN,TiN等のバリアメタルやSiN等
の絶縁膜といった、Cuの拡散係数の小さい材料からな
る層でCuを囲むことにより、拡散を抑制することが可
能である。また、(2)の欠点に対しては、絶縁膜上に
Cuを堆積して、絶縁膜に形成した溝パターンにCuを
埋め込み、絶縁膜上の余剰部分を研磨により除去するダ
マシーン法を用いることにより、エッチングによること
なく配線を形成することが可能である。また、(3)の
酸化し易いという欠点に対しては、Cu表面に水素ガス
による還元処理や薬液処理を施すことによって、酸化層
を除去することにより対処することができる。
策をとってもなお、配線周囲の絶縁膜が剥がれる現象が
生じており、その原因の究明およびその対策が望まれて
いた。
配線周囲の絶縁膜が剥がれる現象が生じることのないC
u系配線を備える半導体装置、およびその製造方法を提
供することを目的とする。
め、本発明は、半導体基板上に形成されたCu系金属を
主体とするCu系配線層と、このCu系配線層の周囲に
形成された絶縁層とを具備し、前記Cu系金属中の硫黄
の含有量は、100原子ppm以上、1原子%以下であ
ることを特徴とする半導体装置を提供する。
たCu系金属を主体とするCu系配線層と、このCu系
配線層の周囲に形成された絶縁層とを具備し、前記Cu
系金属中の弗素の含有量は、100原子ppm以上、1
原子%以下であることを特徴とする半導体装置を提供す
る。
が形成され、前記Cu系配線層は、前記絶縁層に設けら
れた配線パターン溝内に形成された、いわゆるダマシー
ン構造とすることが出来る。また、前記Cu系配線層ま
たは前記導電性拡散防止層と直接接する前記絶縁層の部
分の硫黄または弗素の含有量は、0〜1原子%とするこ
とが出来る。
0以下である場合に、特に効果的に適用することが出来
る。本発明は、以上のように構成される半導体装置の製
造方法を提供する。本発明の半導体装置の製造方法に
は、以下の4つの態様がある。
程と、前記絶縁層に配線パターン溝を形成する工程と、
不活性雰囲気中、水素を含む雰囲気中、若しくは真空中
で熱処理を施すか、アンモニア雰囲気中でプラズマ処理
を施すか、または、アンモニア溶液処理を施す工程と、
前記処理の施された前記配線パターン溝の内面および前
記絶縁層上に導電性拡散防止層を形成する工程と、前記
導電性拡散防止層上にCu系金属層を形成し、前記配線
パターン溝内をCu系金属で埋める工程と、前記配線パ
ターン溝内以外のCu系金属層と導電性拡散防止層の部
分を除去して、前記配線パターン溝内にCu系配線層を
形成する工程と、前記Cu系配線層および前記絶縁層上
に、Cu系金属の拡散を抑制可能な絶縁膜を形成する工
程とを具備してなり、前記Cu系金属層中の硫黄または
弗素の濃度が100原子ppm以上、1原子%以下に設
定されることを特徴とする。
程と、前記絶縁層に配線パターン溝を形成する工程と、
前記配線パターン溝の内面および前記絶縁層上に導電性
拡散防止層を形成する工程と、前記導電性拡散防止層上
にCu系金属層を形成し、前記配線パターン溝内をCu
系金属で埋める工程と、前記Cu系金属層に対し、不活
性雰囲気中、水素を含む雰囲気中、または真空中で熱処
理を施す工程と、前記配線パターン溝内以外のCu系金
属層と導電性拡散防止層の部分を除去して、前記配線パ
ターン溝内にCu系配線層を形成する工程と、前記Cu
系配線層および前記絶縁層上に、Cu系金属の拡散を抑
制可能な絶縁膜を形成する工程とを具備してなり、前記
Cu系金属層中の硫黄または弗素の濃度が100原子p
pm以上、1原子%以下に設定されることを特徴とす
る。
程と、前記絶縁層に配線パターン溝を形成する工程と、
前記配線パターン溝の内面および前記絶縁層上に導電性
拡散防止層を形成する工程と、前記導電性拡散防止層上
にCu系金属層を形成し、前記配線パターン溝内をCu
系金属で埋める工程と、前記配線パターン溝内以外のC
u系金属層と導電性拡散防止層の部分を除去して、前記
配線パターン溝内にCu系配線層を形成する工程と、前
記Cu系配線層を形成した後、不活性雰囲気中、水素を
含む雰囲気中、若しくは真空中で熱処理を施すか、アン
モニア雰囲気中でプラズマ処理を施すか、または、アン
モニア溶液処理を施す工程と、前記Cu系配線層および
前記絶縁層上に、Cu系金属の拡散を抑制可能な絶縁膜
を形成する工程とを具備してなり、前記Cu系金属層中
の硫黄または弗素の濃度が100原子ppm以上、1原
子%以下に設定されることを特徴とする。
程と、前記絶縁層に配線パターン溝を形成する工程と、
不活性雰囲気中、水素を含む雰囲気中、若しくは真空中
で熱処理を施すか、アンモニア雰囲気中でプラズマ処理
を施すか、または、アンモニア溶液処理を施す工程と、
前記処理の施された配線パターン溝の内面および前記絶
縁層上に導電性拡散防止層を形成する工程と、前記導電
性拡散防止層上にCu系金属層を形成し、前記配線パタ
ーン溝内をCu系金属で埋める工程と、前記Cu系金属
層に対し、不活性雰囲気中、水素を含む雰囲気中、若し
くは真空中において熱処理を施す工程と、前記配線パタ
ーン溝内以外のCu系金属層と導電性拡散防止層の部分
を除去して、前記配線パターン溝内にCu系配線層を形
成する工程と、前記Cu系配線層を形成した後、不活性
雰囲気中、水素を含む雰囲気中、若しくは真空中で熱処
理を施すか、アンモニア雰囲気中でプラズマ処理を施す
か、または、アンモニア溶液処理を施す工程と、前記C
u系配線層および前記絶縁層上に、Cu系金属の拡散を
抑制可能な絶縁膜を形成する工程とを具備することを特
徴とする。
て、図面を参照して説明する。本発明は、Cu系配線を
備えた半導体装置において、Cu系配線層の硫黄または
弗素の含有量は、100原子ppm以上、1原子%以下
であることを特徴とする。
からなる配線であり、Cu系金属としては、Cuに限ら
ず、CuAg、CuPt、CuAl、CuC等の銅合金
を用いることが出来る。本発明において、このようなC
u系配線を適宜囲んでCuの拡散を抑制するための導電
性拡散防止層は、例えば、Ta,TaN,TiN等によ
り構成することが出来る。また、導電性拡散防止層に代
わり、Cu系配線の上面に形成され得る絶縁性拡散防止
層(Cu系金属の拡散を抑制可能な絶縁膜)としては、
SiN、SiC等を用いることが出来る。
量分析法(SIMS)やフーリエ変換赤外分析法(FT
IR)により分析することが可能である。なお、Cuの
異常成長やCuの線膨張係数変動の要因となるのは、他の
原子に結合されている硫黄元素または弗素元素ではな
く、遊離の硫黄または弗素であるところ、SIMSは硫
黄元素または弗素元素の総量を分析可能であり、FTI
Rは結合手を有する硫黄元素または弗素元素を分析可能
であるので、これらを組合せることにより、本発明の対
象となる遊離の硫黄または弗素量の分析が可能である。
る現象について、その原因を究明すべく、研究を重ねた
結果、それが絶縁膜および配線における硫黄や弗素の存
在によるものであることを見出した。以下、その解析結
果について説明する。
成された溝内にCu配線を形成した場合の、絶縁膜とC
u配線の界面近傍の状態を示す顕微鏡写真である。図7
(a)に示すように、Cu配線パターンの端部に異常部
の成長が認められた。この異常部は、工程途中の熱処理
プロセスにより生じたものである。
nergy DispersiveX−ray Ana
lysis:EDX)法やオージェ電子分光(Auge
rElectron Spectroscopy:AE
S)法といった分析方法で定性分析を行ったところ、硫
黄(S)とCuが検出され、硫化銅化合物が配線パター
ンの端部に形成されていることが明らかとなった。
に示すように、絶縁膜の膜剥がれの発生している部分が
認められた。剥離部分は、Cu配線パターンと絶縁性拡
散防止層(例えば、SiN膜)の界面、及び層間絶縁膜
と絶縁性拡散防止層(例えば、SiN膜)の界面であ
る。
物の除去を目的とした処理のための薬液、Cuめっきプ
ロセスで用いられる硫酸銅溶液、化学機械研磨(Che
mical Mechanical Polishin
g:CMP)プロセスの研磨液(例えば、過硫酸アンモ
ニウム)等に含まれることが多いため、これらに由来す
るものである。
製造プロセスを進めた場合には、硫黄成分が拡散して絶
縁膜中に含浸したり、配線層表面に付着したりする。そ
の結果、工程が進むにつれて硫黄と銅が反応して硫化銅
化合物を生成し、配線層上に積層される絶縁膜の剥離の
原因となる。
や多孔質絶縁膜といった比誘電率3.0以下の低誘電率
絶縁膜を用いている場合には、エッチングガスに曝され
た改質部分や研磨表面等が、硫黄成分を含む薬液を吸水
し易いことから、積層化工程が進むにつれて硫黄が配線
部分に拡散し、硫化銅化合物を形成して、配線パターン
の異常成長および膜剥がれを発生する可能性が高い。
部分の定性分析等から、含有されていた硫黄成分の濃度
を見積もると、1原子%よりも多いことが推察される。
従って、現在のCu系配線形成プロセスを用いて、硫黄
成分が局所的にでも1原子%より多く残留した場合に
は、上記の如く、Cu系配線構造、特にCu系多層配線
構造の形成を大きく妨げる原因になる。
といった低誘電率絶縁膜では、エッチングに使用される
CF系ガスの構成元素である弗素(F)が加工時に入り
込むこともある。その場合、硫黄と同様のメカニズムで
弗素の拡散や反応が起こって、弗化銅化合物が形成さ
れ、膜剥がれを引き起こしてしまうこともわかった。
ス途中で硫黄成分の除去工程を行うことにより、膜剥が
れを防止することが可能となった。硫黄除去工程は、絶
縁層に配線パターン溝を形成する工程の後、配線パター
ン溝内をCu系金属で埋める工程の後、配線パターン溝
内以外のCu系金属層と導電性拡散防止層の部分を除去
する工程の後の少なくともいずれかの場合に行われる。
水素を含む雰囲気中、または真空中において、熱処理を
施すか、アンモニア雰囲気中でプラズマ処理を施すか、
または、アンモニア溶液処理を施すことにより行うこと
が出来る。熱処理温度は、200〜500℃が好まし
く、水素を含む雰囲気は、水素を1〜20体積%含むH
2 /N2 混合雰囲気であるのが好ましい。
属配線層中の硫黄濃度を、100原子ppm以上、1原
子%以下に、また、絶縁層中の硫黄濃度を、1原子%以
下に制御することが出来る。
パターンの異常、およびそれに起因する絶縁膜の剥がれ
は発生しない。なお、弗素の場合も、同様の弗素除去工
程により、Cu系配線層の弗素濃度を、100原子pp
m以上、1原子%以下に、また、絶縁層の弗素濃度を、
1原子%以下に制御することが出来る。ただし、配線パ
ターン溝内をCu系金属で埋める工程の後には、全面に
Cu層が堆積されているため、弗素が除去されることは
ないので、弗素除去工程は行われない。
原因として、Cuとその周囲の層間絶縁膜との線膨張係
数の相違が考えられる。一般的に、絶縁膜の線膨張係数
は1×10-6〜1×10-5[K-1]程度と予測されるの
に対し、Cu等の金属材料のそれは、約1.5×10-5
〜4×10-5[K-1]と大きい。この線膨張係数の差が
大きいほど、プロセス中の熱工程における体積変化によ
る不整合のため、膜剥がれを起こす可能性が高い。その
ため、硫化銅化合物が生じなくても、この原因によって
Cu多層配線構造の積層化が妨げられる。
分が混入すると考えられる工程を可能な限り排除して作
製した試料のCu配線断面を示す写真図である。この試
料中のCu配線における硫黄濃度は100原子ppm未
満と推察される。
パターン溝形成後の反応生成物除去を目的とした、絶縁
膜に対する薬液処理を省略し、Cuの埋め込みにはめっ
き法を用いずにスパッタ・リフロー法を適用し、その後
のCMP工程では、硫黄成分を除去した研磨液を用い
た。
は、絶縁膜の剥離が発生しているのが認められた。剥離
部分はCu配線パターンと絶縁性拡散防止層(例えば、
SiN膜)の界面であり、前述したように、Cuと層間
絶縁膜の体積変化の不整合から膜剥がれが生じたものと
考えられる。異種材料を積層する限り、線膨張係数を同
一にすることはできないが、できる限り近い値とするこ
とにより、膜剥がれを抑制することはできるものと考え
られる。
成分を100原子ppm以上とした。その結果、Cuの
粒界等に不純物として硫黄が析出し、線膨張係数は0.
5×10-5〜1.5×10-5[K-1]と小さくなるた
め、図8に示したような層間絶縁膜との線膨張係数差を
起因とする膜剥がれは発生し難くなる。なお、弗素の場
合も同様に、Cu配線中の濃度を100原子ppm以上
とすれば良い。
00原子ppm以上とするためには、Cu配線形成プロ
セスで混入した硫黄または弗素成分を除去してその濃度
を制御する以外にも、硫黄または弗素を含有する処理液
で、配線パターン溝の内面を処理することにより、また
は、配線パターン溝内以外のCu系金属層と導電性拡散
防止層の部分を研磨・除去する工程において、硫黄また
は弗素含有する研磨液を用いることにより、実施するこ
とが出来る。
タ・ターゲットを用いてシード層を成膜したり、原料ガ
スに硫黄元素を添加したCVD法によってシード層を形
成した後、めっき法でCuを成膜することにより、制御
性良く硫黄を混入させることが出来る。弗素の場合に
は、原料ガスに弗素元素を添加したCVD法によってシ
ード層を成膜しておくことにより、Cu中に弗素を混入
させることが出来る。
る膜剥がれを防止する条件と、線膨張係数差による膜剥
がれを防止するための条件を満足させるように、不純物
である硫黄または弗素成分の濃度を、Cu配線中におい
て100原子ppm以上、1原子%以下に制御すること
により、膜剥がれが生ずることなく、Cu系配線を形成
することができる。
線を組み合わせた半導体装置の製造プロセスの途中に、
硫黄あるいは弗素成分の除去工程、具体的にはCMP後
にNH3溶液による処理を行い、硫黄および弗素成分の
Cu配線中の濃度を100原子ppm以上、1原子%以
下とした場合の多層配線を示す写真図である。
u配線パターンの異常、膜剥がれは発生していないこと
がわかる。以上により、本発明は、Cu系配線の形成に
有効であることは明らかである。
層配線を有する半導体装置の、ダマシーンCu配線部分
の形成方法を示す断面図である。
スタ(図示せず)、トランジスタ上の絶縁膜2’および
コンタクト・プラグ(図示せず)が形成された半導体基
板1上に、気相化学成長(Chemical Vapo
r Deposition:CVD)法やスパッタリン
グ法あるいはスピン塗布法により、絶縁層2を形成す
る。
ング法を組み合わせて、図1(b)に示すように、所望
の配線パターン溝3を絶縁層2に形成した後、必要に応
じ不活性雰囲気中、水素を含む雰囲気中、または真空中
において、200〜500℃の熱処理を、あるいはアン
モニア雰囲気中でのプラズマ処理やアンモニア溶液の処
理を施す。これらの処理を行うことで、配線パターン溝
3を含む絶縁層2表面に硫黄あるいは弗素成分が残留し
ていた場合にも、それらの表面濃度を例えば100原子
ppm以上、1原子%以下とすることができる。
リング法やCVD法によってバリアメタルとシード層を
成膜し、めっき法を用いてCuの埋め込みを行い、導電
性拡散防止層4とCu層5を形成する。その後、必要に
応じ、不活性雰囲気中、水素を含む雰囲気中、または真
空中において、200〜500℃の熱処理を施す。これ
によって、Cu層5中に硫黄成分が残留していた場合に
も、それらの含有率を例えば100原子ppm以上、1
原子%以下とすることができる。
たい場合には、硫黄元素を添加したスパッタ・ターゲッ
トを用いてシード層を成膜したり、原料ガスに硫黄元素
を添加したCVD法によってシード層を形成してからめ
っき法でCuを成膜しておくことによって、その後の熱
工程で所望の硫黄濃度となるCu膜を得ることができ
る。
に弗素元素を添加したCVD法によってシード層を成膜
しておくことにより、Cu中に弗素を混入させることが
出来る。
械研磨(Chemical Mechanical P
olishing)法により配線パターン溝3内以外の
部分のCu層5と導電性拡散防止層4を除去して、Cu
配線6を形成する。
を含む雰囲気中、または真空中において、200〜50
0℃の熱処理、あるいは、アンモニア雰囲気中でのプラ
ズマ処理やアンモニア溶液の処理を施す。これらの処理
を行うことで、Cu配線パターン6や絶縁層2の表面に
硫黄あるいは弗素成分が残留していた場合にも、それら
の表面濃度を例えば100原子ppm以上、1原子%以
下とすることができる。
法等を用いてSiNやSiCといった、Cuの拡散係数
が小さく、かつ硫黄や弗素成分の侵入を抑制することの
可能な、例えばSiNからなる絶縁層7を形成すること
により、1層目のCu配線層を形成することができる。
シーン配線を形成する例を挙げたが、本発明はこれに限
るものではなく、デュアルダマシーン配線の場合にも同
様に本発明を適用することが出来る。また、以上のプロ
セスを繰り返すことによって、図1(f)に示すような
Cu多層配線の形成も可能である。
は、Cu配線としてダマシーン配線構造を有する半導体
装置の製造プロセスを工程順に示すフローチャートであ
る。図2は、図1(b)に示すように、所望の配線パタ
ーン溝3を絶縁層2に形成した後、配線パターン溝3の
内面を含む絶縁層2の表面に、硫黄成分または弗素成分
が残留していた場合のプロセスを示す。この場合、弗素
成分は、配線パターン溝3をCF系エッチングガスによ
りエッチングした時に、絶縁層2の表面に残留し、硫黄
成分は、硫黄を含む処理液によりエッチング後の絶縁層
2の表面を処理した時に、絶縁層2の表面に残留する。
不活性雰囲気中、水素を含む雰囲気中、または真空中に
おいて、200〜500℃の熱処理、あるいは、アンモ
ニア雰囲気中でのプラズマ処理やアンモニア溶液の処理
を施すことにより、硫黄あるいは弗素成分の表面濃度を
例えば100原子ppm以上、1原子%以下とすること
ができる。
法により形成したCu層5中に、硫黄成分が残留してい
た場合のプロセスを示す。即ち、めっき法によるCu層
の成膜は、一般に硫酸銅溶液をメッキ液として行われる
ので、そのときに硫黄がCu層5中に残留する。
囲気中、水素を含む雰囲気中、または真空中において、
200〜500℃の熱処理を施すことによって、硫黄成
分の表面濃度を例えば100原子ppm以上、1原子%
以下とすることができる。
により導電性拡散防止層4とCu層5を研磨除去し、配
線パターン6を形成した後、Cu配線パターン6上や絶
縁層2上に硫黄成分または弗素成分が残留していた場合
のプロセスを示す。即ち、CMPは、過硫酸アンモニウ
ムを含む研磨液を用いることがあるため、硫黄成分が研
磨後の表面に残留し、また、研磨により絶縁膜2が露出
するため、絶縁膜中に入り込んだCF系エッチングガス
成分の弗素成分が問題となるのである。
成後、不活性雰囲気中、水素を含む雰囲気中、または真
空中において、200〜500℃の熱処理、あるいは、
アンモニア雰囲気中でのプラズマ処理やアンモニア溶液
の処理を施す。これらの処理を行うことによって、硫黄
あるいは弗素成分の表面濃度を例えば100原子ppm
以上、1原子%以下とすることができる。
層2表面に硫黄あるいは弗素成分が残留し、且つ、成膜
したCu層5中に硫黄成分が残留し、且つ、Cu配線パ
ターン6上や絶縁層2上に硫黄あるいは弗素成分が残留
していた場合のプロセスを示す。
成分の残留原因は、上述した通りである。これらの各工
程後の除去工程もまた、上述した方法により実施するこ
とで、硫黄あるいは弗素成分を100原子ppm以上、
1原子%以下とすることができる。
よると、半導体基板上に形成したCu系配線層を含む配
線構造において、Cu系配線中で、400℃以上でCu
と反応し、化合物を形成する元素である硫黄あるいは弗
素成分の濃度を1原子%以下とすることによって、Cu
パターンに異常反応部や異常成長部を発生することがな
くなり、これらを起点とした膜剥がれの発生を効果的に
防止することが出来る。
は弗素成分の濃度を100原子ppm以上とすることに
よって、Cuの線膨張係数を小さくし、これを起因とす
る膜剥がれの発生を防止することが出来る。
素成分の濃度を、上記の2条件を満足する100原子p
pm以上1原子%以下に制御することにより、膜剥がれ
の発生しないCu系配線構造を容易に形成することが可
能である。
縁膜や多孔質絶縁膜といった比誘電率3.0以下の低誘
電率絶縁膜を用いた場合、エッチングガス等に曝された
改質部分に硫黄成分を含む薬液を吸水し易く、ガス分子
自体も吸収し易いことから、積層化工程が進むにつれて
硫黄あるいは弗素とCuが反応して硫化銅化合物あるい
は弗化銅化合物を形成し、パターン異常および膜剥がれ
を発生する可能性が高い。従って、本発明は、低誘電率
絶縁膜を層間絶縁膜として用いたCu系多層配線構造の
形成に対し、特に大きな効果を発揮することが出来る。
る半導体装置の、ダマシーンCu配線部分の形成方法を
示す断面図。
導体装置の製造プロセスを工程順に示すフローチャート
導体装置の製造プロセスを工程順に示すフローチャート
導体装置の製造プロセスを工程順に示すフローチャート
導体装置の製造プロセスを工程順に示すフローチャート
の、硫化銅化合物の形成が無く、膜剥がれも起きていな
い状態を示す写真。
の、硫化銅化合物が形成され、膜剥がれも起きている状
態を示す写真。
る方法で形成したCu多層配線構造の、Cuと低誘電率
絶縁膜の線膨張係数の不整合により膜剥がれを起こした
状態を示す写真。
Claims (11)
- 【請求項1】半導体基板上に形成されたCu系金属を主
体とするCu系配線層と、このCu系配線層の周囲に形
成された絶縁層とを具備し、前記Cu系金属中の硫黄の
含有量は、100原子ppm以上、1原子%以下である
ことを特徴とする半導体装置。 - 【請求項2】前記Cu系配線層は、前記絶縁層に設けら
れた配線パターン溝内に形成されていることを特徴とす
る請求項1に記載の半導体装置。 - 【請求項3】前記配線パターン溝が設けられた前記絶縁
層の硫黄の含有量は、0〜1原子%であることを特徴と
する請求項2に記載の半導体装置。 - 【請求項4】半導体基板上に形成されたCu系金属を主
体とするCu系配線層と、このCu系配線層の周囲に形
成された絶縁層とを具備し、前記Cu系金属中の弗素の
含有量は、100原子ppm以上、1原子%以下である
ことを特徴とする半導体装置。 - 【請求項5】前記Cu系配線層は、前記絶縁層に設けら
れた配線パターン溝内に形成されていることを特徴とす
る請求項4に記載の半導体装置。 - 【請求項6】前記配線パターン溝が設けられた前記絶縁
層の弗素の含有量は、0〜1原子%であることを特徴と
する請求項5に記載の半導体装置。 - 【請求項7】前記絶縁層の比誘電率が、3.0以下であ
ることを特徴とする請求項1〜6のいずれか1項に記載
の半導体装置。 - 【請求項8】半導体基板上に絶縁層を形成する工程と、 前記絶縁層に配線パターン溝を形成する工程と、 不活性雰囲気中、水素を含む雰囲気中、若しくは真空中
で熱処理を施すか、アンモニア雰囲気中でプラズマ処理
を施すか、または、アンモニア溶液処理を施す工程と、 前記処理の施された前記配線パターン溝の内面および前
記絶縁層上に導電性拡散防止層を形成する工程と、 前記導電性拡散防止層上にCu系金属層を形成し、前記
配線パターン溝内をCu系金属で埋める工程と、 前記配線パターン溝内以外のCu系金属層と導電性拡散
防止層の部分を除去して、前記配線パターン溝内にCu
系配線層を形成する工程と、 前記Cu系配線層および前記絶縁層上に、Cu系金属の
拡散を抑制可能な絶縁膜を形成する工程とを具備してな
り、前記Cu系金属層中の硫黄または弗素の濃度が10
0原子ppm以上、1原子%以下に設定されることを特
徴とする半導体装置の製造方法。 - 【請求項9】半導体基板上に絶縁層を形成する工程と、 前記絶縁層に配線パターン溝を形成する工程と、 前記配線パターン溝の内面および前記絶縁層上に導電性
拡散防止層を形成する工程と、 前記導電性拡散防止層上にCu系金属層を形成し、前記
配線パターン溝内をCu系金属で埋める工程と、 前記Cu系金属層に対し、不活性雰囲気中、水素を含む
雰囲気中、または真空中で熱処理を施す工程と、 前記配線パターン溝内以外のCu系金属層と導電性拡散
防止層の部分を除去して、前記配線パターン溝内にCu
系配線層を形成する工程と、 前記Cu系配線層および前記絶縁層上に、Cu系金属の
拡散を抑制可能な絶縁膜を形成する工程とを具備してな
り、前記Cu系金属層中の硫黄または弗素の濃度が10
0原子ppm以上、1原子%以下に設定されることを特
徴とする半導体装置の製造方法。 - 【請求項10】半導体基板上に絶縁層を形成する工程
と、 前記絶縁層に配線パターン溝を形成する工程と、 前記配線パターン溝の内面および前記絶縁層上に導電性
拡散防止層を形成する工程と、 前記導電性拡散防止層上にCu系金属層を形成し、前記
配線パターン溝内をCu系金属で埋める工程と、 前記配線パターン溝内以外のCu系金属層と導電性拡散
防止層の部分を除去して、前記配線パターン溝内にCu
系配線層を形成する工程と、 前記Cu系配線層を形成した後、不活性雰囲気中、水素
を含む雰囲気中、若しくは真空中で熱処理を施すか、ア
ンモニア雰囲気中でプラズマ処理を施すか、または、ア
ンモニア溶液処理を施す工程と、 前記Cu系配線層および前記絶縁層上に、Cu系金属の
拡散を抑制可能な絶縁膜を形成する工程とを具備してな
り、前記Cu系金属層中の硫黄または弗素の濃度が10
0原子ppm以上、1原子%以下に設定されることを特
徴とする半導体装置の製造方法。 - 【請求項11】半導体基板上に絶縁層を形成する工程
と、 前記絶縁層に配線パターン溝を形成する工程と、 不活性雰囲気中、水素を含む雰囲気中、若しくは真空中
で熱処理を施すか、アンモニア雰囲気中でプラズマ処理
を施すか、または、アンモニア溶液処理を施す工程と、 前記処理の施された配線パターン溝の内面および前記絶
縁層上に導電性拡散防止層を形成する工程と、 前記導電性拡散防止層上にCu系金属層を形成し、前記
配線パターン溝内をCu系金属で埋める工程と、 前記Cu系金属層に対し、不活性雰囲気中、水素を含む
雰囲気中、若しくは真空中において熱処理を施す工程
と、 前記配線パターン溝内以外のCu系金属層と導電性拡散
防止層の部分を除去して、前記配線パターン溝内にCu
系配線層を形成する工程と、 前記Cu系配線層を形成した後、不活性雰囲気中、水素
を含む雰囲気中、若しくは真空中で熱処理を施すか、ア
ンモニア雰囲気中でプラズマ処理を施すか、または、ア
ンモニア溶液処理を施す工程と、 前記Cu系配線層および前記絶縁層上に、Cu系金属の
拡散を抑制可能な絶縁膜を形成する工程とを具備するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000399294A JP3643533B2 (ja) | 2000-12-27 | 2000-12-27 | 半導体装置およびその製造方法 |
TW090131800A TW529065B (en) | 2000-12-27 | 2001-12-21 | Semiconductor device and method for manufacturing the same |
US10/025,683 US20020081839A1 (en) | 2000-12-27 | 2001-12-26 | Semiconductor device and method for manufacturing the same |
KR10-2001-0085019A KR100424381B1 (ko) | 2000-12-27 | 2001-12-26 | 반도체 장치 및 반도체 장치의 제조 방법 |
CNB011439440A CN1184687C (zh) | 2000-12-27 | 2001-12-27 | 半导体器件及其制造方法 |
US10/769,894 US20040157443A1 (en) | 2000-12-27 | 2004-02-03 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000399294A JP3643533B2 (ja) | 2000-12-27 | 2000-12-27 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002203857A true JP2002203857A (ja) | 2002-07-19 |
JP3643533B2 JP3643533B2 (ja) | 2005-04-27 |
Family
ID=18864091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000399294A Expired - Fee Related JP3643533B2 (ja) | 2000-12-27 | 2000-12-27 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20020081839A1 (ja) |
JP (1) | JP3643533B2 (ja) |
KR (1) | KR100424381B1 (ja) |
CN (1) | CN1184687C (ja) |
TW (1) | TW529065B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006109287A (ja) * | 2004-10-08 | 2006-04-20 | Alps Electric Co Ltd | 弾性表面波素子及びその製造方法 |
WO2008111125A1 (ja) * | 2007-03-13 | 2008-09-18 | Fujitsu Limited | 半導体装置および半導体装置の製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040155349A1 (en) * | 2003-01-07 | 2004-08-12 | Naofumi Nakamura | Semiconductor device and method of fabricating the same |
JP4454242B2 (ja) * | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US7351656B2 (en) * | 2005-01-21 | 2008-04-01 | Kabushiki Kaihsa Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
JP5305599B2 (ja) * | 2007-02-19 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR101454639B1 (ko) * | 2013-09-03 | 2014-10-27 | 주식회사 제펠 | 확산방지층을 구비한 열전소자 및 그 제조방법 |
US9478426B2 (en) * | 2014-02-27 | 2016-10-25 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
JP7211322B2 (ja) * | 2019-10-08 | 2023-01-24 | 株式会社村田製作所 | インダクタ部品 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6268291B1 (en) * | 1995-12-29 | 2001-07-31 | International Business Machines Corporation | Method for forming electromigration-resistant structures by doping |
US5891513A (en) * | 1996-01-16 | 1999-04-06 | Cornell Research Foundation | Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications |
US5990008A (en) * | 1996-09-25 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings |
KR19980070753A (ko) * | 1997-01-28 | 1998-10-26 | 모리시타 요이치 | 반도체 소자 및 그 제조 공정 |
US6169036B1 (en) * | 1999-03-25 | 2001-01-02 | Lucent Technologies Inc. | Method for cleaning via openings in integrated circuit manufacturing |
US6821571B2 (en) * | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
JP3783488B2 (ja) * | 1999-10-18 | 2006-06-07 | ソニー株式会社 | 半導体装置の製造方法 |
KR100390951B1 (ko) * | 1999-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
JP3365554B2 (ja) * | 2000-02-07 | 2003-01-14 | キヤノン販売株式会社 | 半導体装置の製造方法 |
US6225221B1 (en) * | 2000-02-10 | 2001-05-01 | Chartered Semiconductor Manufacturing Ltd. | Method to deposit a copper seed layer for dual damascene interconnects |
US6491806B1 (en) * | 2000-04-27 | 2002-12-10 | Intel Corporation | Electroplating bath composition |
US6372636B1 (en) * | 2000-06-05 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene |
-
2000
- 2000-12-27 JP JP2000399294A patent/JP3643533B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-21 TW TW090131800A patent/TW529065B/zh not_active IP Right Cessation
- 2001-12-26 US US10/025,683 patent/US20020081839A1/en not_active Abandoned
- 2001-12-26 KR KR10-2001-0085019A patent/KR100424381B1/ko not_active IP Right Cessation
- 2001-12-27 CN CNB011439440A patent/CN1184687C/zh not_active Expired - Fee Related
-
2004
- 2004-02-03 US US10/769,894 patent/US20040157443A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006109287A (ja) * | 2004-10-08 | 2006-04-20 | Alps Electric Co Ltd | 弾性表面波素子及びその製造方法 |
WO2008111125A1 (ja) * | 2007-03-13 | 2008-09-18 | Fujitsu Limited | 半導体装置および半導体装置の製造方法 |
JP5071474B2 (ja) * | 2007-03-13 | 2012-11-14 | 富士通株式会社 | 半導体装置および半導体装置の製造方法 |
US8378489B2 (en) | 2007-03-13 | 2013-02-19 | Fujitsu Limited | Semiconductor device and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
TW529065B (en) | 2003-04-21 |
JP3643533B2 (ja) | 2005-04-27 |
US20020081839A1 (en) | 2002-06-27 |
KR100424381B1 (ko) | 2004-03-24 |
US20040157443A1 (en) | 2004-08-12 |
KR20020054270A (ko) | 2002-07-06 |
CN1362740A (zh) | 2002-08-07 |
CN1184687C (zh) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7066929B2 (ja) | インターコネクトのためのルテニウムメタルによるフィーチャ充填 | |
US7858519B2 (en) | Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer | |
US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
US7491638B2 (en) | Method of forming an insulating capping layer for a copper metallization layer | |
US8124532B2 (en) | Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer | |
US7816789B2 (en) | Germanium-containing dielectric barrier for low-k process | |
DE102007004867A1 (de) | Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid | |
JP2000058544A (ja) | 半導体装置及びその製造方法 | |
US8211795B2 (en) | Method of forming a dielectric cap layer for a copper metallization by using a hydrogen based thermal-chemical treatment | |
JP3643533B2 (ja) | 半導体装置およびその製造方法 | |
JP2004214566A (ja) | 半導体装置の製造方法および半導体装置 | |
US20080207006A1 (en) | Process for fabricating an integrated circuit | |
TWI803510B (zh) | 用於銅互連件之晶種層 | |
US6852624B2 (en) | Electroless plating process, and embedded wire and forming process thereof | |
US6838379B1 (en) | Process for reducing impurity levels, stress, and resistivity, and increasing grain size of copper filler in trenches and vias of integrated circuit structures to enhance electrical performance of copper filler | |
KR100456259B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
JP3998937B2 (ja) | 銅金属化プロセスにおけるTaCNバリア層の製造方法 | |
KR100510914B1 (ko) | 반도체 소자의 제조 방법 | |
US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
WO2009098745A1 (ja) | 半導体装置及びその製造方法 | |
JP2004031497A (ja) | 半導体装置およびその製造方法 | |
KR20030002137A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
US20030235977A1 (en) | Method of forming multilayered conductive layers for semiconductor device | |
JPH06342793A (ja) | 配線形成方法 | |
JP2000077412A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |