CN1362740A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1362740A
CN1362740A CN01143944A CN01143944A CN1362740A CN 1362740 A CN1362740 A CN 1362740A CN 01143944 A CN01143944 A CN 01143944A CN 01143944 A CN01143944 A CN 01143944A CN 1362740 A CN1362740 A CN 1362740A
Authority
CN
China
Prior art keywords
mentioned
layer
insulating barrier
diffusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01143944A
Other languages
English (en)
Other versions
CN1184687C (zh
Inventor
下冈义明
松永范昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1362740A publication Critical patent/CN1362740A/zh
Application granted granted Critical
Publication of CN1184687C publication Critical patent/CN1184687C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件,包括:铜基布线层,其含有铜基金属作为主要组分,且形成在半导体衬底的表面上;以及绝缘层,其形成为包围上述铜基布线层,其中上述Cu基金属含有10－3－1原子%的硫。

Description

半导体器体及其制造方法
(本申请基于并要求2000年12月27日递交的在先申请日本专利申请2000-399294为优先权，其全部内容在此引用。)
技术领域
本发明涉及半导体器件及半导体器件的制造方法。更具体地，涉及具有铜基布线的半导体器件以及制造这样的半导体器件的方法。
背景技术
近年来，用于大规模集成电路(LSI)的多层布线材料已经急剧地从铝(Al)合金转向铜(Cu)。由于与Al相比，Cu的块材不仅自扩散系数低，电阻率也降，例如Cu的电阻率比Al低约35％，所以可以提高电子迁移(EM)阻力，降低总的布线电阻。
但是，Cu的使用伴随着下面的缺点：
(1)由于Cu在Si和SiO2中的扩散系数大，Cu可以进入晶体管的沟道区，从而在带隙的中心形成能级，使晶体管的电学性能劣化。
(2)由于氯化铜的蒸气压低，难以用含氯原子的蚀刻气体和用作掩模的光刻胶进行蚀刻。
(3)由于Cu容易被腐蚀，容易发生微细布线图案的断线和在图案表面上形成的绝缘膜的剥落。
上述缺点的一部分可以通过下面的措施克服。即，针对上述缺点(1)，可以通过用一层可减小Cu的扩散系数的材料，如阻挡金属Ta、TaN或TiN等或者利用由SiN等构成的绝缘膜包围Cu，阻止Cu的扩散。针对上述缺点(2)，可以不用蚀刻工艺来形成布线，可采用大马士革(镶嵌)法，其中，在具有预先制备的凹槽图案的绝缘膜上淀积Cu，用Cu填埋凹槽，，然后用抛光法有选择地去除淀积在绝缘膜表面上的Cu的多余部分。而针对上述缺点(3)，其与容易氧化有关，可通过用氢气对Cu表面还原处理或用化学溶液处理来去除Cu的氧化层。
但是，尽管有上述应对措施，还存在着在布线周围形成的绝缘膜的剥落现象无法防止的问题。因此现在需要弄清楚这种现象的原因并采取合适的应对措施。
发明概述
根据本发明的第一方面，提供一种半导体器件，包括：铜基布线层，其含有铜基金属作为主要组分，且形成在半导体衬底的表面上；以及绝缘层，其形成为包围上述铜基布线层，其中上述Cu基金属含有10-3-1原子％的硫。
根据本发明的另一方面，提供一种半导体器件，包括：铜基布线层，含有铜基金属作为主要组分，且形成在半导体衬底的表面上；以及绝缘层，形成为包围上述铜基布线层，其中上述Cu基金属含有10-3-1原子％的氟。
根据本发明的又一方面，提供一种半导体器件的制造方法，包括下列步骤：在半导体衬底的表面上形成绝缘层；在上述绝缘层上形成布线槽图案；把得到的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；在经过上述处理中的任一个的上述布线槽的内表面上和经过上述处理中的任一个的上述绝缘层的表面上形成导电的扩散防止层；在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；以及在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；其中上述Cu基金属含有10-3-1原子％的硫或氟。
根据本发明的再一方面，提供一种半导体器件的制造方法，包括下列步骤：在半导体衬底的表面上形成绝缘层；在上述绝缘层上形成布线槽图案；在上述布线槽的内表面上和上述绝缘层的表面上形成导电的扩散防止层；在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；把得到的结构在不活泼气氛、含氢的气氛或真空中进行热处理；选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；以及在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；其中上述Cu基金属含有10-3-1原子％的硫或氟。
根据本发明的还一方面，提供一种半导体器件的制造方法，包括下列步骤：在半导体衬底的表面上形成绝缘层；在上述绝缘层上形成布线槽图案；在上述布线槽的内表面上和上述绝缘层的表面上形成导电的扩散防止层；在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；把得到的具有Cu基布线层的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；以及在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；其中上述Cu基金属含有10-3-1原子％的硫或氟。
根据本发明的又一方面，提供一种半导体器件的制造方法，包括下列步骤：在半导体衬底的表面上形成绝缘层；在上述绝缘层上形成布线槽图案；把得到的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；在上述布线槽的内表面上和上述绝缘层的表面上形成导电的扩散防止层；在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；把上述Cu基布线层在不活泼气氛、含氢的气氛或真空中进行热处理；选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；把得到的具有Cu基布线层的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；以及在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；其中上述Cu基金属含有10-3-1原子％的硫或氟。
附图简述
图1A-1F是展示根据本发明的一个实施例的形成半导体器件的镶嵌布线部分的方法的剖面图，该器件具有Cu多层布线；
图2是逐步展示具有作为Cu布线的镶嵌布线结构的半导体器件的制造工艺的流程图；
图3是逐步展示具有作为Cu布线的镶嵌布线结构的半导体器件的制造工艺的流程图；
图4是逐步展示具有作为Cu布线的镶嵌布线结构的半导体器件的制造工艺的流程图；
图5是逐步展示具有作为Cu布线的镶嵌布线结构的半导体器件的制造工艺的流程图；
图6是展示用本发明的方法形成的Cu多层布线结构的状态的照片，其中看不到硫化铜的形成，也看不到膜的剥落；
图7A和7B是展示用传统方法形成的Cu多层布线结构的状态的照片，其中看到了硫化铜的形成，也看到了膜的剥落；
图8的照片展示了在用可使在制造工艺中混入的硫组分尽可能多地被除去的方法形成Cu多层布线结构时，因Cu和低介电绝缘膜之间的热膨胀系数不匹配造成Cu多层布线结构已剥落的状态。
实施发明的具体方式
下面，结合附图解释本发明的各实施方案。
根据本发明的具有Cu基布线的半导体器件，在Cu基布线层中的硫含量或氟含量应在10-3-1原子％之间，优选地，为10-2-1原子％。
本发明的Cu基布线层由Cu基金属形成。作为Cu基金属，可以使用Cu或选自Cu-Ag、Cu-Pt、Cu-Al、Cu-C和CuCo的Cu合金。
作为本发明的一个实施方案，可以形成导电的扩散防止层包围上述的Cu基布线以防止Cu基金属的扩散。该导电的扩散防止层可由选自Ta、TaN、TiN、Ti、WN、TiSiN等的材料构成。
可以在Cu基布线的上表面上形成绝缘的扩散防止层(可阻止Cu基金属扩散的绝缘膜)以取代导电的扩散防止层，或在导电的扩散防止层基础上继续增加绝缘的扩散防止层。作为该绝缘的扩散防止层，可使用SiN、SiC、SiCO、SiCN等。
可以用二次离子质谱仪(SIMS)、傅里叶转换红外谱仪(FTIR)、全反射荧光X-射线谱仪(TXRF)等分析Cu基布线中的硫含量或氟含量。由于Cu反常生长或Cu的热膨胀系数波动的因素，不是与其它种类的原子相结合的硫或氟元素，而是自由态的硫或氟元素，所以不仅可以用SIMS分析硫或氟元素的总量，还可以用FTIR分析处于键合状态的硫或氟元素的量。因此，如果结合这些分析方法，就可以分析作为本发明的目的的自由态的硫或氟元素的量。
本发明人的许多研究结果表明，在布线周围形成的绝缘层或绝缘膜的剥落现象及其原因可归因于在绝缘层或布线中存在硫或氟。下面是分析结果的详细解释。
图7A和7B是展示绝缘层和Cu布线之间的界面附近的状态的显微照片，其中Cu布线是用镶嵌法形成在绝缘层上形成的槽内部的。如图7A所示，在Cu布线图形的边缘观察到了反常生长。该反常生长是在形成Cu布线图形的过程中的热处理工序中形成的。
当用能分X-射线分析(EDX)或俄歇电子谱仪(AES)对该反常生长部分进行定性分析时，检测到了硫(S)和Cu的存在。同时，已确认在布线图案的边缘部分形成了铜硫化合物。
另外，如图7B所示，在该反常生长部分的周围发现了显示绝缘膜剥落的部分。该剥落部分位于Cu布线图形和该绝缘膜的扩散防止层(例如SiN膜)之间的界面、以及中间层绝缘膜和该绝缘膜的扩散防止层(例如SiN膜)之间的界面上。
由于在用于去除加工绝缘膜后的反应产物的化学溶液(包括20-30重量％的硫组分)中、在用于镀铜工艺的硫酸铜溶液中、或在用于化学机械抛光(CMP)的抛光液(例如过氧化硫酸氢胺)中总是含有硫，所以该硫组分来自这些溶液。
如果在半导体器件的制造方法中不采取任何措施对付这个问题，硫组分就会扩散到绝缘膜中或吸附到布线层表面。结果，在工艺进行时硫组分就会与铜反应而生成铜硫化物，导致在布线层上层叠的绝缘膜的剥落。
尤其是，如果相对介电常数不大于3.0的低介电绝缘膜，如涂敷型有机绝缘膜或多孔绝缘膜用作在其上形成有布线槽图案的绝缘层，含硫组分的化学溶液易于被已经在蚀刻气体中暴露过的变性区域或抛光后的表面吸收，从而随着层叠步骤的进行，硫可以扩散到布线区生成铜硫化物，由此增加了产生有缺陷的图形或在布线图形上形成的中间层绝缘膜的剥落的几率。
通过对Cu布线图形边缘部分的这种反常生长部分的定性分析估计，Cu布线图形中的硫组分含量可能已超过1原子％。因此，如果允许在形成Cu基布线的传统工艺中，即使局部地，硫组分的含量为1原子％以上，就会严重阻碍Cu基布线结构，尤其是Cu基多层布线结构的形成。
如果是低介电绝缘膜如涂敷型有机绝缘膜或多孔绝缘膜，在蚀刻工艺中使用的CF基气体中的构成元素氟(F)会在蚀刻过程中进入这些绝缘膜。已经发现，如果真是这样，会与硫的机制同样地发生氟的扩散和反应，形成铜氟化物，由此造成在布线上形成的中间层绝缘膜的剥落。
因此，在本发明的一个实施方案中，在形成布线的工艺的中间加入了去除硫组分的步骤，由此可防止膜剥落。去除硫的步骤可在任何场合下引入，即，在绝缘层上形成布线槽图案的步骤后，在布线槽内填充Cu基金属的步骤后，在选择性地去除Cu基金属层和导电的扩散防止层的淀积在布线槽的内表面之外的区域上的部分后。
而且，去除硫的步骤可以通过在不活泼性气氛、含氢气氛或真空中热处理，或在含氨气氛中等离子体处理，或用氨溶液处理来实现。
热处理温度优选为200-500℃。作为不活泼气氛，可以用氩气、氮气等。作为含氢气氛优选用含氢1-20体积％的H2/N2混合气体。
通过上述的硫去除步骤，Cu基布线层中的硫含量可以限制在10-3-1原子％，优选地，10-2-1原子％。同时，绝缘层中的硫含量可限制到1原子％以下。
结果，可以防止Cu布线层中的反常生长和因Cu布线图形反常导致的中间层绝缘膜的剥落。
对于氟的情况，也是通过类似的氟去除步骤，Cu基布线层中的氟含量可以限制在10-3-1原子％，优选地，10-2-1原子％。同时，绝缘层中的氟含量可限制到1原子％以下。
但是，由于在用Cu基金属填埋布线槽图案的步骤后Cu层淀积在整个表面上，不能去除氟，从而氟去除步骤不能实现。
另一方面，关于绝缘膜从Cu布线表面上剥落的其它原因，可以令人信服地归因于Cu和在Cu周围形成的绝缘层或绝缘膜的热膨胀系数不同。一般地，绝缘膜的热膨胀系数为约1×10-6-1×10-5(K-1)，而金属材料如Cu的热膨胀系数大到约1.5×10-5-4×10-5(K-1)，随着这种热膨胀系数的差值增加，在布线形成工艺的加热步骤中由于这些材料的体积变化不匹配造成的膜剥落的几率也增加。因此，即使可以避免铜硫化物的形成，Cu多层布线结构的叠层也会受到上述因素的阻碍。
图8是展示一个Cu布线样品的剖面图的照片，在该样品的制造过程中已尽可能地消除了有可能在布线形成工艺中引入硫组分的步骤。认为在该Cu布线样品中硫含量小于10-3原子％。
具体地，在该Cu布线形成过程中，在形成布线槽图案后用化学溶液去除反应产物的绝缘层处理被去掉，在Cu填充步骤中用了溅射回流法而不是电镀法，在随后的CMP工艺中使用的是不含硫组分的抛光液。
结果，看到了绝缘膜从布线槽图案上的剥离。该剥离部分位于Cu布线图形和绝缘的扩散防止层(例如SiN膜)的界面处，这表明如上所述地，剥落是由于Cu和中间层绝缘膜的体积变化不匹配造成的。只要层叠不同种类的材料，就几乎不可能使它们的热膨胀系数一致。但是，如果使热膨胀系数非常接近，应当会抑制膜剥落。
因此，根据本发明，Cu布线中的硫含量调整到10-3原子％以上。结果，硫可以在Cu的晶界处作为杂质析出，由此把热膨胀系数减小到0.5×10-5-1.5×10-5(K-1)，由此使图8所示的由于Cu和中间层界的热膨胀系数差造成的膜剥落难以发生。对于氟也是同样地，Cu布线中的氟含量应调整到10-3原子％以上。
把Cu布线中的硫含量或氟含量调整到10-3原子％以上可以通过用含硫或氟的处理溶液处理布线槽图案的内表面来实现，而并不采用通过去除在Cu布线形成工艺中混入Cu布线的硫或氟组分来控制硫或氟含量的方法。作为替代，还可以通过在抛光步骤中使用含硫或氟的抛光液去除Cu基布线层和导电的扩散防止层的淀积在布线槽图案以外的区域上的部分，实现硫或氟含量的调整。
作为替代，可以通过下述方法很好地控制硫的混入，即，用含硫元素的溅射靶形成籽层或用含硫元素的源气体用CVD法形成籽层，之后用电镀法淀积Cu的方法，但是对于氟的情形，通过用含氟元素的源气体用CVD法形成籽层可以使氟混入Cu。
如上所述，当控制作为杂质的硫或氟的含量，以不仅满足防止因产生铜硫化物而导致膜剥落的条件，而且还满足防止因热膨胀系数差导致的膜剥落的条件时，可以形成不会发生膜剥落的Cu基布线。具体地，当把硫或氟的含量控制在10-3-1原子％，优选为10-2-1原子％时，可以形成没有膜剥落问题的Cu基布线。
图6是多层布线的照片，其中通过在半导体器件的制造工艺中间增加了去除硫或氟的步骤，即在CMP处理之后增加用NH3溶液处理的步骤，把硫或氟的含量限制到10-3-1原子％，上述半导体器件具有低介电涂敷膜和Cu布线的组合。
从图6可看出，该多层布线没有图7A、7B和8示出的Cu布线图形反常和膜剥落。从上面的解释很清楚，本发明对于形成Cu基布线是有用的。
下面，解释本发明的各实施例。(实施例1)
图1A-1F是展示根据本发明一个实施例的形成半导体器件的镶嵌布线部分的方法的剖面图，该器件具有Cu多层布线的。
首先，如图1A所示，用化学汽相淀积(CVD)、溅射或旋涂法在半导体衬底1的表面上形成绝缘层2，在该衬底1中预先形成有晶体管(未示出)、在晶体管上形成的绝缘膜2、以及接触插头(未示出)。
接着，如图1B所示，在绝缘膜2上通过结合使用光刻和蚀刻形成预定的布线槽图案3。然后，根据需要，对得到的结构进行在不活泼气氛、含氢气氛、或真空中的200～500℃下的热处理，或在含氨气氛中的等离子体处理，或用氨溶液处理。这些处理的结果，可以把硫或氟的表面含量限制到10-3-1原子％，即使在包含布线槽3的绝缘层2的表面上可以保留硫或氟。
然后，如图1C所示，用溅射或CVD法形成阻挡金属或籽层，之后用电镀向布线槽3内填充Cu，从而形成导电的扩散防止层4和Cu层5。然后，根据需要，进行在不活泼气氛、含氢气氛或真空中在200-500℃下的热处理。结果，可以把硫或氟的表面含量限制在10-3-1原子％，即使在Cu层5上可以保留硫或氟。
如果需要在Cu中以良好的可控制性加入硫，可以用含硫元素的溅射靶形成籽层，或用含硫的源气体用CVD法形成籽层，然后用电镀法形成Cu层5，由此可以在随后的加热步骤后得到具有所期望的硫含量的Cu膜。
对于使用氟的情形可采用同样的工序。即，用含氟的源气体用CVD法形成籽层，由此可以获得具有所期望的氟含量的Cu膜。
之后，如图1D所示，用化学机械抛光去除Cu层5和导电的扩散防止层4的淀积在布线槽3的内表面以外的区域上的部分，由此形成Cu层6。
然后，根据需要，对得到的结构进行在不活泼气氛、含氢气氛、或真空中的200～500℃下的热处理，或在含氨气氛中的等离子体处理，或用氨溶液处理。这些处理的结果，可以把硫或氟的表面含量限制到10-3-1原子％，即使可以在Cu布线图形6和绝缘层2的表面上保留硫或氟。
然后，如图1E所示，用CVD法等淀积如SiN和SiC的绝缘层7，其具有较低的Cu扩散系数，可以限制硫或氟的渗透，由此可以形成Cu布线层作为第一层。
在上面的工艺中，示出了形成Cu的单镶嵌布线的一个例子。但是，本发明并不局限于该例，也可以应用到使用双镶嵌的情形。而且，可以通过上述工艺形成图1F所示的Cu多层布线。(实施例2)
图2、3、4和5的流程图分别逐步展示了具有作为Cu布线的镶嵌布线结构的半导体器件的制造工艺。
在图2所示的工艺中，如图1B所示在绝缘层2中形成预定的布线槽图案3后，允许硫或氟组分保留在绝缘层2的表面上，包括布线槽图案3的内表面上。此时，当用CF基蚀刻气体蚀刻布线槽图案3时，允许氟组分保留在绝缘层2的表面上。而当在上述蚀刻工艺之后用含硫处理液处理绝缘层2表面时，允许硫组分保留在绝缘层2的表面上。
在该绝缘层2上形成布线槽图案3后，根据需要，对得到的结构进行在不活泼气氛、含氢气氛、或真空中的200～500℃下的热处理，或在含氨气氛中的等离子体处理，或用氨溶液处理。这些处理的结果，可以把硫或氟的表面含量限制到10-3-1原子％。
在图3所示的工艺中，允许硫组分保留在如图1C所示用电镀形成的Cu层5中。即，由于用电镀法淀积Cu层时一般用硫酸铜溶液作电镀液，所以硫可以留在Cu层5中。
如上所述完成Cu层5的淀积后，根据需要，对得到的结构进行在不活泼气氛、含氢气氛、或真空中的200～500℃下的热处理，或在含氨气氛中的等离子体处理，或用氨溶液处理。这些处理的结果，可以把硫的表面含量限制到10-3-1原子％。
在图4所示的工艺中，作为如图1D所示用CMP法选择性去除导电的扩散防止层4和Cu层5的结果，硫或氟组分可以保留在Cu布线图形6和绝缘层2的表面上。即，由于CMP法采用包含过氧化硫酸氢胺的抛光液，硫可以保留在抛光后的表面上。而且，由于作为抛光的结果绝缘层2被暴露，穿过绝缘层2的CF基蚀刻体中的氟会产生问题。
用CMP法形成Cu布线6后，根据需要，对得到的结构进行在不活泼气氛、含氢气氛、或真空中的200～500℃下的热处理，或在含氨气氛中的等离子体处理，或用氨溶液处理。这些处理的结果，可以把硫或氟的表面含量限制到10-3-1原子％。
在图5所示的工艺中，硫或氟组分可以保留在绝缘层2的包括布线槽图案3的内表面的表面上，同时，硫组分可以保留在淀积的Cu层5中，硫或氟组分可以保留在Cu布线图形和绝缘层2的表面上。在这些步骤后产生残余的硫或氟组分的原因与上面解释的相同。
以与上面提到的同样的方式进行上述处理后，可以把硫或氟组分的表面含量限制在10-3-1原子％。
如上所述，根据本发明，由于在具有形成在半导体衬底上的Cu基布线层的布线结构中，可以把硫或氟组分(都可以在400℃的温度下与Cu反应而生成化合物)的含量限制在1原子％以下，可以防止在Cu图形中产生反常反应部分或反常生长部分，同时，可以有效地防止因这些反常物导致的膜剥落。
而且，由于作为杂质的硫或氟组分的含量被控制到10-3原子％以上，可以减小Cu的热膨胀系数，从而可以防止否则会因该热膨胀系数产生的膜剥落。
如上所述，由于硫或氟组分的含量被控制落在10-3-1原子％的范围内，可以容易地形成不会发生膜剥落的Cu基布线结构。
当相对介电常数不大小3.0的低介电绝缘膜如涂敷型有机绝缘膜或多孔绝缘膜用作绝缘层时，不仅包含硫组分的化学溶液，而且蚀刻气体中的气态分子都易于被暴露在蚀刻气体等中的变性区吸收，从而随着层叠步骤进行，硫或氟可以与Cu反应生成铜硫化物或铜氟化物，由此增加了产生有缺陷图形或膜剥落的几率。因此，本发明在制造将低介电绝缘膜用作绝缘膜的Cu基多层布线结构时特别有效。
对于本领域技术人员而言，其它的优点和变更是显而易见的。因此，在更宽的意义上本发明并不仅限于上述的特定细节和代表性的实施例。在不偏离后附权利要求书和其对等物限定的总发明构思的精神和范围的前提下，可以做出各种各样的变更。

Claims (36)

1.一种半导体器件，包括：
铜基布线层，含有铜基金属作为主要组分，且形成在半导体衬底的表面上；以及
绝缘层，形成为包围上述铜基布线层，
其中上述Cu基金属含有10-3-1原子％的硫。
2.如权利要求1所述的半导体器件，其中：上述Cu基金属中的硫含量为10-2-1原子％。
3.如权利要求1所述的半导体器件，其中：上述Cu基布线层在上述绝缘层上形成的布线槽内形成。
4.如权利要求3所述的半导体器件，其中：在上述布线槽的内表面上形成有导电的扩散防止层。
5.如权利要求4所述的半导体器件，其中：上述导电的扩散防止层包含选自Ta、TaN、Ti、TiN、WN和TiSiN中的一种材料。
6.如权利要求3所述的半导体器件，其中：在形成于上述布线槽内的上述Cu基布线层的上表面上形成有绝缘的扩散防止层。
7.如权利要求6所述的半导体器件，其中：上述绝缘的扩散防止层包含选自SiN、SiC、SiCO和SiCN中的一种材料。
8.如权利要求3所述的半导体器件，其中：提供上述布线槽的上述绝缘层中的硫含量为0-1原子％。
9.如权利要求1所述的半导体器件，其中：上述绝缘层的相对介电常数为3.0以下。
10.如权利要求1所述的半导体器件，其中：上述Cu基金属是Cu或是选自Cu-Ag、Cu-Pt、Cu、Al、Cu-Co、和Cu-C中的Cu合金。
11.一种半导体器件，包括：
铜基布线层，含有铜基金属作为主要组分，且形成在半导体衬底的表面上；以及
绝缘层，形成为包围上述铜基布线层，
其中上述Cu基金属含有10-3-1原子％的氟。
12.如权利要求11所述的半导体器件，其中：上述Cu基金属中的氟含量为10-2-1原子％。
13.如权利要求11所述的半导体器件，其中：上述Cu基布线层在上述绝缘层上形成的布线槽形成。
14.如权利要求13所述的半导体器件，其中：在上述布线槽的内表面上形成有导电的扩散防止层。
15.如权利要求14所述的半导体器件，其中：上述导电的扩散防止层包含选自Ta、TaN、Ti、TiN、WN和TiSiN中的一种材料。
16.如权利要求13所述的半导体器件，其中：在形成于上述布线槽内的上述Cu基布线层的上表面上形成有绝缘的扩散防止层。
17.如权利要求16所述的半导体器件，其中：上述绝缘的扩散防止层包含选自SiN、SiC、SiCO和SiCN中的一种材料。
18.如权利要求13所述的半导体器件，其中：提供上述布线槽的上述绝缘层中的氟含量为0-1原子％。
19.如权利要求11所述的半导体器件，其中：上述绝缘层的相对介电常数为3.0以下。
20.如权利要求11所述的半导体器件，其中：上述Cu基金属是Cu或是选自Cu-Ag、Cu-Pt、Cu、Al、Cu-Co、和Cu-C中的Cu合金。
21.一种半导体器件的制造方法，包括下列步骤：
在半导体衬底的表面上形成绝缘层；
在上述绝缘层上形成布线槽图案；
把得到的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；
在经过上述处理中的任一个的上述布线槽的内表面上和经过上述处理中的任一个的上述绝缘层的表面上形成导电的扩散防止层；
在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；
选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；以及
在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；
其中上述Cu基金属含有10-3-1原子％的硫或氟。
22.如权利要求21所述的方法，其中：上述Cu基金属中的硫含量或氟含量为10-2-1原子％。
23.如权利要求21所述的方法，其中：已经经过上述处理中的任一个的上述绝缘层中的硫含量或氟含量为0-1原子％。
24.如权利要求21所述的方法，其中：上述热处理的温度为200-500℃。
25.一种半导体器件的制造方法，包括下列步骤：
在半导体衬底的表面上形成绝缘层；
在上述绝缘层上形成布线槽图案；
在上述布线槽的内表面上和上述绝缘层的表面上形成导电的扩散防止层；
在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；
把得到的结构在不活泼气氛、含氢的气氛或真空中进行热处理；
选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；以及
在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；
其中上述Cu基金属含有10-3-1原子％的硫或氟。
26.如权利要求25所述的方法，其中：上述Cu基金属中的硫含量或氟含量为10-2-1原子％。
27.如权利要求25所述的方法，其中：已经经过上述处理中的任一个的上述绝缘层中的硫含量或氟含量为0-1原子％。
28.如权利要求25所述的方法，其中：上述热处理的温度为200-500℃。
29.一种半导体器件的制造方法，包括下列步骤：
在半导体衬底的表面上形成绝缘层；
在上述绝缘层上形成布线槽图案；
在上述布线槽的内表面上和上述绝缘层的表面上形成导电的扩散防止层；
在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；
选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；
把得到的具有Cu基布线层的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；以及
在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；
其中上述Cu基金属含有10-3-1原子％的硫或氟。
30.如权利要求29所述的方法，其中：上述Cu基金属中的硫含量或氟含量为10-2-1原子％。
31.如权利要求29所述的方法，其中：已经经过上述处理中的任一个的上述绝缘层中的硫含量或氟含量为0-1原子％。
32.如权利要求29所述的方法，其中：上述热处理的温度为200-500℃。
33.一种半导体器件的制造方法，包括下列步骤：
在半导体衬底的表面上形成绝缘层；
在上述绝缘层上形成布线槽图案；
把得到的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；
在上述布线槽的内表面上和上述绝缘层的表面上形成导电的扩散防止层；
在上述导电的扩散防止层的表面上形成Cu基布线层，以用Cu基金属填埋上述布线槽；
把上述Cu基布线层在不活泼气氛、含氢的气氛或真空中进行热处理；
选择性地除去上述Cu基金属层和上述导电的扩散防止层的、淀积在上述布线槽的内表面之外的区域上的部分，以形成上述布线槽内部的Cu基布线层；
把得到的具有Cu基布线层的结构在不活泼气氛、含氢的气氛或真空中进行热处理，在含氨的气氛中进行等离子体处理或用氨溶液进行处理；以及
在上述Cu基布线层的表面上和上述绝缘层的表面上形成可以阻止Cu基金属扩散的绝缘膜；
其中上述Cu基金属含有10-3-1原子％的硫或氟。
34.如权利要求33所述的方法，其中：上述Cu基金属中的硫含量或氟含量为10-2-1原子％。
35.如权利要求33所述的方法，其中：已经经过上述处理中的任一个的上述绝缘层中的硫含量或氟含量为0-1原子％。
36.如权利要求33所述的方法，其中：上述热处理的温度为200-500℃。
CNB011439440A 2000-12-27 2001-12-27 半导体器件及其制造方法 Expired - Fee Related CN1184687C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000399294A JP3643533B2 (ja) 2000-12-27 2000-12-27 半導体装置およびその製造方法
JP399294/2000 2000-12-27

Publications (2)

Publication Number Publication Date
CN1362740A true CN1362740A (zh) 2002-08-07
CN1184687C CN1184687C (zh) 2005-01-12

Family

ID=18864091

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011439440A Expired - Fee Related CN1184687C (zh) 2000-12-27 2001-12-27 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20020081839A1 (zh)
JP (1) JP3643533B2 (zh)
KR (1) KR100424381B1 (zh)
CN (1) CN1184687C (zh)
TW (1) TW529065B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627463B (zh) * 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155349A1 (en) * 2003-01-07 2004-08-12 Naofumi Nakamura Semiconductor device and method of fabricating the same
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4359551B2 (ja) * 2004-10-08 2009-11-04 アルプス電気株式会社 弾性表面波素子の製造方法
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP5305599B2 (ja) * 2007-02-19 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101454639B1 (ko) * 2013-09-03 2014-10-27 주식회사 제펠 확산방지층을 구비한 열전소자 및 그 제조방법
US9478426B2 (en) * 2014-02-27 2016-10-25 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP7211322B2 (ja) * 2019-10-08 2023-01-24 株式会社村田製作所 インダクタ部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
US5990008A (en) * 1996-09-25 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings
KR19980070753A (ko) * 1997-01-28 1998-10-26 모리시타 요이치 반도체 소자 및 그 제조 공정
US6169036B1 (en) * 1999-03-25 2001-01-02 Lucent Technologies Inc. Method for cleaning via openings in integrated circuit manufacturing
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
JP3783488B2 (ja) * 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
KR100390951B1 (ko) * 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6225221B1 (en) * 2000-02-10 2001-05-01 Chartered Semiconductor Manufacturing Ltd. Method to deposit a copper seed layer for dual damascene interconnects
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627463B (zh) * 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
TW529065B (en) 2003-04-21
JP3643533B2 (ja) 2005-04-27
US20020081839A1 (en) 2002-06-27
KR100424381B1 (ko) 2004-03-24
US20040157443A1 (en) 2004-08-12
KR20020054270A (ko) 2002-07-06
JP2002203857A (ja) 2002-07-19
CN1184687C (zh) 2005-01-12

Similar Documents

Publication Publication Date Title
CN1293622C (zh) 半导体器件及其制造方法
JP7066929B2 (ja) インターコネクトのためのルテニウムメタルによるフィーチャ充填
CN1044649C (zh) 难熔金属覆盖的低阻金属导体线和通路及其制造方法
CN1139111C (zh) 半导体器件及其制造方法
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN100346468C (zh) 半导体器件及其制造方法
US10074559B1 (en) Selective poreseal deposition prevention and residue removal using SAM
CN101051621A (zh) 半导体装置的制造方法和半导体装置
CN1184687C (zh) 半导体器件及其制造方法
CN1731575A (zh) 半导体器件及其制造方法
CN1624895A (zh) 在互连结构中低电阻通道接触的形成
CN1595634A (zh) 具有改进的SiCOH介质的界面强度的结构及其制备方法
JP3586605B2 (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
US20190096831A1 (en) Method of forming a semiconductor device comprising top conductive pads
CN1229273A (zh) 制造半导体器件的方法
CN1945808A (zh) 制造半导体器件的方法
CN1881577A (zh) 半导体器件及其制造方法
CN101038904A (zh) 半导体器件及其制造方法
CN1797763A (zh) 集成电路及其制造方法
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
CN1127759C (zh) 半导体器件的制造方法
JP2005038999A (ja) 半導体装置の製造方法
KR100571395B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20100127