CN1139111C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1139111C CN1139111C CNB981199968A CN98119996A CN1139111C CN 1139111 C CN1139111 C CN 1139111C CN B981199968 A CNB981199968 A CN B981199968A CN 98119996 A CN98119996 A CN 98119996A CN 1139111 C CN1139111 C CN 1139111C
- Authority
- CN
- China
- Prior art keywords
- film
- titanium nitride
- wiring
- titanium
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000008569 process Effects 0.000 title description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 91
- 239000010936 titanium Substances 0.000 claims abstract description 65
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 22
- 239000011737 fluorine Substances 0.000 claims abstract description 22
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 36
- 239000010937 tungsten Substances 0.000 claims description 36
- 229910052721 tungsten Inorganic materials 0.000 claims description 36
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 10
- 229920002313 fluoropolymer Polymers 0.000 claims description 8
- 239000004811 fluoropolymer Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 2
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 57
- 239000002184 metal Substances 0.000 abstract description 57
- 230000004888 barrier function Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 description 45
- 150000002739 metals Chemical class 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- 238000005260 corrosion Methods 0.000 description 20
- 230000007797 corrosion Effects 0.000 description 20
- 239000010410 layer Substances 0.000 description 17
- 229910008284 Si—F Inorganic materials 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 238000010276 construction Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000011982 device technology Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 poly tetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229940058401 polytetrafluoroethylene Drugs 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种半导体器件包括至少部分包括含氟膜并且形成在半导体衬底上面的绝缘膜，和形成在绝缘膜上面的氮化钛膜。上述的钛膜作为阻挡金属膜，用于阻挡氟(F)原子的扩散。
Description
本发明涉及具有位于绝缘膜上的金属膜布线的半导体器件。更具体地说，本发明涉及具有改善金属膜布线和绝缘膜之间粘接性的半导体器件，以及制造上述半导体器件的方法。
由于集成电路变成更精细，布线之间距变成亚微米级，布线之间的电容急剧地增加；结果，因为布线增加使信号传输延迟，严重地影响集成电路的工作速度。因此，需要减少布线之间的电容。
以前，利用氧化硅(SiO2膜)，作为布线之间绝缘膜。氧化硅膜具有大约4.2至5.0的介电常数。为了减少介电常数来降低布线之间的电容，一种公知的方法是把氟(F)加入到氧化硅膜中，形成Si-F的绝缘膜(例如，Extended Abstracts of ehe 1995International Conference on Solid state Devices and Materials，1995，pp.157-159，“FluorineDoped Sio2 for Low Dielectric Constant Films in Sub-Half Micron ULSI MultilevelInterconnection”)。含Si-F键的绝缘膜具有3.0-3.6的介电常数，该绝缘膜比氧化硅膜的介电常数低大约15-40％。
但是，含Si-F键的绝缘膜对于钛(Ti)布线层具有不良粘接性，使布线层剥落。下面参看附图，叙述这种问题。
图15(a)到图15(c)是表示制造半导体器件工艺各步骤的横截面图，其中，在表面形成布线层，在接触孔中形成钨栓。如图15(a)所示，在其上形成晶体管等的衬底1001上面，形成氧化硅膜1002作为绝缘膜；然后，按顺序形成钛膜1003a，氮化钛膜1003b，含铝金属膜1003c，氮化钛膜1003d，按给定图形进行干腐蚀，形成第1布线1003。以后，利用高密度等离子CVD形成包含Si-F键的氧化硅膜的层间绝缘膜1004，此后，利用干腐蚀选择地除掉部分层间绝缘层1004和部分氮化钛膜1003d(其是第1布线1003的最上层)，形成接触孔1005，伸到部分第1布线1003。
接着，如图15(b)所示，按顺序形成钛膜1007a，氮化钛膜1007b；然后，加热衬底到大约450℃，通过覆盖钨CVD形成钨膜1006a，以便填充接触孔1005，覆盖层间绝缘膜1004。为了增强在层间绝缘膜1004上面形成的钨层的粘接性，甚至当层间绝缘膜1004是无氟(F)氧化硅膜的情况，利用钛膜1007a和氮化钛膜1007b。钛膜1007a也具有降低与位于接触孔1005底部第1布线1003的含铝金属膜1003c接触电阻的作用。
接着，如图15(c)所示，通过干腐蚀除掉层间绝缘膜1004上面的部分钨膜1006a，而不是除掉接触孔1005上面的钨膜1006a，由此，降低钨栓1006b，保持接触孔1005。然后，按顺序形成含铝金属膜1007c，氮化钛膜1007d，通过按预定图形进行干腐蚀，形成第2布线1007。
然而，按上述工艺，当以大约450℃的衬底温度形成钨膜1006a时，部分钛膜1007a和部分包含F的层间绝缘膜1004相互反应，形成Ti-F化合物，降低钛膜1007a和层间绝缘膜1004之间的粘接性。并且，由于钨膜1006a的应力作用，在钛膜1007a和层间绝缘膜1004之间产生剥离现象。
在日本专利申请化开(Laid-Open)No.321547/1996，公开了这种剥离的解决方案。图16(a)到图16(c)是表示免除上述剥离的制造半导体器件工艺各步骤的横截面图。
如图16(a)所示，在其上形成晶体管等的衬底上形成氧化硅膜1101作为绝缘膜；然后，依次形成钛膜1103a，氮化钛膜1103b，含铝金属膜1103c，进行干腐蚀形成预定图形的第1布线1103。以后，通过高密度等离子CVD依次形成层间绝缘膜(由含Si-F键的氧化膜组成)，和层间绝缘膜1104b(由无F氧化硅膜构成)，以便形成层间绝缘膜1104。然后，进行干腐蚀选择地除掉部分层间绝缘膜1104，形成接触孔1105，伸展到部分第1布线1103。
接着，如图16(b)所示，通过选择地钨CVD，只在接触孔1105形成钨膜1106。在这种工艺中不需要利用上述的钛膜1007a和氮化钛膜1007b束增强在上述层间绝缘膜上面形成钨膜的粘接性，因为只在接触孔1105中形成钨膜1006。
接着，如图16(c)所示，依次形成膜1107a，氮化钛膜1107b，含铝金属膜1107c，以后通过干腐蚀形成具有预定图形的第2布线1107。
于是，在用上述工艺制造的半导体器件中，含Si-F键氧化膜和钛膜不直接相互接触；因此不引起金属膜导线的剥离。但是，在该工艺中，由于钨膜直接形成在含铝金属膜1103c上，则两膜边界处的电阻是大的。
同时，近年来，为了减小接触孔内栓的电阻，形成具有小于钨电阻率的铝合金的栓变得很重要。下面叙述制造在其中心孔形成含铝金属栓的半导体器件的工艺。
图17(a)至图17(c)是表示制造下述半导体器件工艺各步骤的横截面图，其中，在表面形成两层布线，在两层布线之间接触孔中形成含铝金属栓。
如图17(a)所示，在其上形成晶体管等的衬底1201上，形成氧化硅膜1202作为绝缘膜。然后，依次形成钛膜1203a，氮化钛膜1203b，含铝金属膜1203c，氮化钛膜1203d，通过干腐蚀形成有预定图形的第1布线1203。接着，利用高密度等离子CVD，形成由含Si-F键氧化硅膜组成的层间绝缘膜1204。此后，通过干腐蚀，选择地除掉部分层间绝缘膜1204，位于第1布线1203最上层的部分氮化钛膜1203d，由此，形成接触孔1205，达到部分第1布线1203。
接着，如图17(b)所示，形成钛膜1206a。然后，通过溅射形成含铝金属膜1206b，在这种状态加热衬底1201到大约450℃，由此，填充接触孔1205，并用含铝金属膜1206b覆盖接触孔1205中的层间绝缘膜1204。
接着，如图17(C)所示，形成氮化钛膜1206c，以后，通过腐蚀形成具有给定图形的第2布线1206。
但是，上述工艺，当以大约450℃衬底温度形成含铝金属膜1206b时，部分钛膜1206a和部分含氟层间绝缘膜1204相互反应，形成Ti-F化合物；结果，降低钛膜1206a和层间绝缘膜1204之间的粘接性，在两膜边界产生剥离现象。
于是，在利用具有较小电阻率的含铝金属插头时，产生上述剥离问题。
本发明的目的是提供高可靠性的半导体器件，消除上述金属膜布线的剥离，并且提供制造半导体器件的方法。
本发明通过研究解决了上述问题，结果，本发明者发现，为了解决上述问题，在由含氟的绝缘膜上(氮化钛膜可能作为阻挡氟扩散的阻挡金属层)形成氮化钛膜是很有效的。根据这种方案，完成本发明。
利用下述半导体器件能达到本发明的上述目的，该半导体器件包括形成在上述半导体衬底上至少部分含氟的绝缘膜，还包括形成在绝缘膜上的氮化钛膜。
利用下述半导体器件能达到本发明的上述目的，该器件包括在上述半导体衬底上形成的钛膜，在上述半导体衬底上形成的至少部分包括含氟的绝缘膜，在钛膜和绝缘膜之间形成氮化钛膜。
利用下述半导体器件能达到本发明的上述目的，该器件包括通过绝缘膜的下面布线和上面布线，至少部分地包括形成上述半导体衬底上面的含氟膜，还包括连接两个布线的接触孔，其中，通过氮化钛膜构成接触孔的侧部和/或底部。
利用下述制造半导体器件各工艺通达到本发明的上述目的，其包括在上述半导体衬底上形成第1导电层的步骤，在第1导电层上面形成至少部分包括含氟的绝缘膜的步骤，在整个表面形成氮化钛膜的步骤。
如上所述，当直接在由含Si-F键氧化硅膜组成的层间绝缘膜上形成钛膜时，部分钛膜和部分含氟层间绝缘膜在后续的热处理步骤中相互反应，形成Ti-F化合物，结果，降低两膜之间的粘接性，和产生剥离现象。同时，按照本发明，在由含Si-F键氧化硅膜构成的层间绝缘膜上形成由氮化硅构成的阻挡金属层，在其上形成诸如钛膜等金属布线，结果，在诸如钛膜等金属布线和F不发生反应，能够形成高可靠性的金属膜布线而不发生剥离现象。
为了实现本发明，本发明人作了例如下述的粘接试验。利用高密度等离子CVD在硅衬底上形成由含Si-F键氧化硅膜构成的层间绝缘膜；然后采用下述三种操作之一涂覆合成材料。
(i)用溅射法依次形成40nm厚的钛膜和700nm厚的铝合金膜。
(ii)用溅射法依次形成25nm厚的氮化钛膜，40nm厚的钛膜和700nm厚的铝合金膜。
(iii)用溅射法依次形成50nm厚的氮化钛膜，40nm厚的钛膜和700nm厚的铝合金膜。
这样，制备了三种样品。顺便说，层间绝缘层的F浓度是3×1021cm3，溅射铝合金膜时的衬底温度是450℃。为了评价粘接性，对三种样品进行剥离试验。结果，样品(i)在钛膜和层间绝缘膜之间边界发生剥离；但是，样品(ii)和(iii)没有发生剥离。把样品(ii)和(iii)在400℃加热处理30分，再进行剥离试验，仍没有发生剥离。
由上述试验可知，由于存在氮化钛膜，即使该膜薄到25nm，也能抑制F从层间绝缘膜扩散入钛膜，并且防止金属膜的剥离。
通过参照本发明实施例和实例的附图，进行下列叙述，本发明的上述的和其它的目的，特征和优点将显而易见。
图1是关于本发明半导体器件第1实施例的横截面图。
图2(a)到图2(c)是关于本发明第1实施例制造工艺各步骤的横截面图。
图3是关于本发明半导体器件第2实施例的横截面图。
图4(a)到图(c)是关于本发明第2实施例制造工艺各步骤的横截面图。
图5是关于本发明第3实施例的横截面图。
图6(a)到图6(F)是关于本发明第3实施例制造工艺各步骤的横截面图。
图7到图13是关于本发明第4实施例制造工艺各步骤的横截面图。
图14是关于本发明第5实施例的横截面图。
图15(a)到图15(c)是关于制造常规半导体器件各工艺的附图，特别是关于在接触孔中形成钨插头各步骤的横截面图。
图16(a)到图16(a)是关于制造常规半导体器件各工艺的附图，特别是关于在接触孔中形成钨插头各改善步骤的横截面图。
图17(a)到图17(c)是关于制造常规半导体器件各工艺的附图，特别是关于在接触孔中形成含铝金属插头各步骤的横截面图。
[实施例1]
图1是关于本发明半导体器件第1实施例金属布线部分的横截面图。在该实施例中，在其上形成晶体管等的衬底201上面，形成氧化硅膜202；在部分膜202上面形成第1布线203。第一布线203是一种由钛膜203a，氮化钛膜203b，含铝金属膜203c，钛膜203d，氮化钛膜203e组成的叠层结构。
在其上形成由含Si-F键的氧化硅膜构成层间绝缘膜204。在部分第1布线203上形成接触孔中的布线，即由氮化钛膜207a和钨膜206b构成的叠层结构布线。在层间绝缘膜204上面，形成电极。在部分层间绝缘膜204上面，形成第2布线，207部分第2布线是由氮化钛膜207a，含铝金属膜207b，氮化钛膜207c构成的叠层结构。
图2(a)至图2(c)是表示本发明第1实施例制造工艺各步骤的横截面图。如图2(a)所示，作为绝缘膜的氧化硅膜202形成在其上形成晶体管等的衬底201上面。然后，用溅射法依次形成30nm厚的钛膜203a，100nm厚的氮化钛膜203b，450nm厚的含铝金属膜203c，25nm厚的钛膜203d，50nm厚的氮化钛膜203e，以后通过干腐蚀形成具有预定图形的第1布线203。
接着，利用高密度等离子CVD，由SiF4，SiH4，Ar和O2气形成厚度为1.8μm的由含有Si-F键氧化膜构成的的层间绝缘膜204。然后，利用化学机械抛光(CMP)弄平层间绝缘膜204。以后，通过干腐蚀除掉部分层间绝缘膜204，形成达到部分第1布线203的接触孔205。这样，位于第1布线203顶层的氮化钛膜203c不被腐蚀，保存下来。
接着，如图2(b)所示，通过Ar反溅射，把位于接触孔205底部的氮化钛膜203e腐蚀到只剩10nm；然后，用溅射法形成50nm厚的氮化钛膜207a。这样在Ar反溅射后，使位于接触孔205底部的部分氮化钛膜203e保留下来。然后，加热衬底到大约450℃，利用WF6、SiH4，H2气进行涂覆钨CVD，形成钨膜206a，由此，填充接触孔205，覆盖层间绝缘膜204。
接着如图2(c)所示，利用干腐蚀除掉位于接触孔205中钨膜206a以外的层间绝缘膜204上面的钨膜206a，在接触孔205中形成钨插头206b。然后，依次形成450nm厚的含铝金属膜207b，50nm厚的氮化钛膜207c，通过干腐蚀形成有预定图形的第2布线207。
在这种工艺中，在接触孔205底部，第一布线203的氮化钛膜203e和第2布线207最底部的氮化钛膜207a相互接触。在这种情况，由于该接触是同种膜之间的接触，能获得低阻连接和高可靠性。并且，第1布线的钛膜203a有如此作用，当形成第1布线203的氮化钛膜203e时，能防止含铝金属膜203c表面氧化，得到较高的耐蚀性。
[第2实施例]
图3是本发明半导体器件第2实施例金属布线部分的横截面图。在该实施例，在其上形成晶体管等的衬底401上面，形成氧化硅膜402；在部分氧化硅膜402上面，形成第1布线403。第1布线403是由钛膜403a，氮化钛膜403b，含铝金属膜403c，钛膜403d，氮化钛膜403e构成的叠层结构。
在其上形成由含Si-F键氧化硅膜的层间绝缘膜404。在部分第1布线403上面形成作为接触孔中布线的由氮化钛膜406a，钛膜406b，含铝金属406c构成的叠层结构布线。在层间绝缘膜404上面，形成电极。在部分层间绝缘膜404上面形成第2布线406，部分第2布线406和接触孔中的布线相连。第2布线406是一种由氮化钛膜406a，钛膜406b，含铝金属膜406c，氮化钛膜406d构成叠层结构。
图4(a)到图4(c)是本发明第2实施例制造工艺各步骤的横截面图。如图4(a)所示，在其上形成晶体管等的衬底401上面，形成作为绝缘膜的氧化硅膜402。然后，利用溅射依次形成30nm厚的钛膜403a，100nm厚的氮化钛膜403b，450nm厚的含铝金属膜403c，25nm厚的钛膜403d和50nm厚的氮化钛膜403e，以后，进行干腐蚀，形成有预定图形的第1布线403。
接着，利用高密度等离子CVD，由SIF4，SiH4，Ar，O气形成厚度为1.8μm由含Si-F键氧化硅膜构成的层间绝缘膜404。然后，利用CMP弄平层间绝缘膜404。然后，进行干腐蚀选择地除掉部分层间绝缘膜404，形成达到部分第1布线403的接触孔405。在这种情况，不腐蚀位于第1布线403最上层的氮化钛膜403e，而使它保留下来。
接着，如图4(b)所示，利用Ar反溅射把位于接触孔405底部的氮化钛膜403e腐蚀到只有10nm；以后，利用溅射形成50nm厚的氮化钛膜406a。在这种情况，在Ar反溅射后，使位于接触孔405底部的部分氮化钛膜403e保留下来。然后，利用溅射形成40nm厚的钛膜406b，以后，利用溅射形成450nm含铝金属膜406c，因此，填充接触孔405，覆盖层间绝缘膜404。
如上所述，在接触孔405中，钛膜406b容易使含铝金属膜406c填充。在通过溅射形成钛膜406b以后，希望在真空气氛中以高温溅射形成含铝金属膜406c，以便防止钛膜406b的表面氧化。当接触孔405有小的纵横比和其中填充含铝金属膜406c容易时，则不需要形成钛膜406b。
接着，如图4(c)所示，形成氮化钛膜406a然后进行腐蚀，以便形成具有预定图形的第2布线406。
在这种情况，在接触孔405的底部，第1布线403的氮化钛膜403e和第2布线406的氮化钛膜406a相互接触。在这种情况，由于接触是同种膜之间的接触，能获得低阻连接和高可靠性。进一步，第1布线403的钛膜403d有如此作用，当形成第1布线403的氮化钛膜403e时，用于防止含铝金属膜403c的氮化并且具有较高的抗蚀性。
[第3实施例]
图5是表示本发明半导体器件第3实施例金属布线部分的横截面图。在该实施例，在半导体衬底501上面形成第1布线。第1布线是由第1含铝合金膜502和第1氮化钛膜503构成的叠层结构。在第1布线上面，形成作为层间绝缘膜的含氟绝缘膜504，该膜用于隔离第1布线和以后要叙述的上层布线(第2布线)。作为含氟绝缘膜504，例如可能提到的有含氟氧化硅膜和含氟碳基绝缘膜。在本实施例中，采用含氟氧化硅膜。
在绝缘膜504上面形成第2氮化钛膜505。在其上形成第2布线。第2布线是由第1钛膜506，第3氮化钛膜507，第2含铝金属膜509和第4氮化钛膜510组成的叠层结构。并且，形成连接第1布线和第2布线的接触孔，在接触孔中形成钨栓508。这里，第1钛膜506和第3钛膜507作为于钨栓508的阻挡金属层。
图6(a)至图6(F)是本发明第3实施例制造工艺各步骤的横截面图。如图6(a)所示，利用溅射方法，在半导体衬底601上面，形成第1含铝合金膜602和第1氮化钛膜603。当以后利用光刻方法形成要求的布线图形时，第1钛膜603是用于防止光反射。因此，可利用能防止光反射的其它薄膜，代替第1氮化钛膜603。以后利用光刻工艺形成所要求的布线图形。
接着如图6(b)所示，利用等离子CVD形成含氟氧化硅膜604。作为等离子CVD，要利用高密度的等离子CVD，包括产生高密度等离子和利用等离子形成导电膜，同时把RF功率施加到衬底上。具体地说，利用感应耦合的等离子作为等离子源，把3000w的2MHZ RF施加到等离子源；1500w的1.8MHZ RF施加到衬底上；作为成膜气体，输入30SCCm SiH4，30SCCm SiF4，120SCCm的O2和30SCCm的Ar。所得到的含氟氧化硅膜604的厚度为1.5μm。为代替高密度等离子CVD，可利用其它方法，例如，二极管平行板等离子增强CVD。在这种情况，为了适用其它方法，必须选择成膜气体。
在形成含氟氧化硅膜604以后，用CMP弄平其表面，制成作为层间绝缘膜的含氟氧化膜604，在布线上面允许厚度为1μm的层间绝缘膜。为了代替CMP，可采用其它的弄平方法。
接着，如图6(c)所示，在含氟氧化硅膜604的整个表面，形成厚度为25nm的第二氮化钛膜605。
接着，如图6(d)所示，由光刻工艺形成所要求的光致抗蚀剂图形。然后，进行干腐蚀，形成接触孔606，获得下面布线和上面布线之间的电连接。在该实施例，按照相同条件，腐蚀第2氮化钛膜605(其是最上层)和含氟氧化硅膜604；但是，可能首先以不平的条件腐蚀第2氮化钛膜605，然后利用第2氮化钛膜605作为掩模，腐蚀氧化硅层604。在形成接触孔606过程中，最好，除掉第1钛膜603(其是下层布线的最上层)，露出第1含铝合金膜602，因为可获得小接触电阻。在形成接触孔606以后，除掉保留的光致抗蚀剂。
接着，如图6(e)所示，利用溅射形成50nm厚的第1钛膜607，100nm厚的第3氮化钛膜608，作为钨栓的阻挡金属层。通过除掉在接触孔606底部露出的含铝金属膜602上面形成的氧化膜，第1钛膜607减少接触电阻。第3氮化钛膜608防止在形成钨栓时(以后进行该工艺)剥离钨膜，并且作为整个表面深腐蚀时的停止层(在形成钨栓后进行此工艺)。然后，用CVD在整个晶片表面上形成钨膜，此后，利用干腐蚀对整个表面进行深腐蚀，只在通孔中形成钨栓609。
接着，如图6(F)所示，通过溅射，形成500nm厚的第2含铝金属膜610，和5nm厚的第4氮化钛膜611。通过光刻工艺形成所希望的布线图形。
[第4实施例]
图7是表示本发明半导体器件第4实施例金属布线部分的横截面图。在本实施例，由第1含氟氧化硅膜707形成层间绝缘膜；由第3氮化钛膜709形成接触孔的最外壁，由第2钛膜710形成接触孔的最底部。用第1钨CVD膜构成接触孔中的栓712。图7中的701到715分别相应于下述图8到图13中的801到805。
图8到图13是表示本发明第4实施例(基本上和图7相同)制造工艺各步骤的横截面图。如图8所示，在硅衬底801上面形成第1氧化硅膜802。然后，利用溅射形成大约30nm的第1钛膜803，以后利用溅射形成大约50nm厚的第1氮化钛膜804。接着，依次形成大约500nm厚的第1含铝金属膜805，和大约50nm厚的第2氮化钛膜806。利用氯基气体对叠层金属膜进行精细处理，形成第1布线。
接着如图9所示，在整个表面上形成大约1400nm厚的含氟氧化硅膜807，进行CMP使含氟氧化硅膜807在第1布线上保留大约700nm厚度。然后形成大约200nm厚的第2氧化硅膜808。
接着，如图10所示，利用光刻技术由碳氟型气体(例如，CHF3气体)形成接触孔。然后，在整个表面上形成50nm厚的第3氮化钛膜809。
接着，如图11所示，利用氯基气体深腐蚀第3氮化钛膜809、使第3氮化钛膜809只保留在接触孔的侧面，即在接触孔和第1含氟氧化硅膜807之间边界。
接着如图12所示，在整个表面上形成30nm厚的第3钛膜810。再在整个表面上形成厚度为30nm的第4氮化钛膜811。并且，形成大约500nm厚的涂覆钨CVD膜812。
接着，如图13所示，进行深腐蚀，除掉部分叠层膜(810、811、812)，而不是接触孔。在其上形成50nm的第5氮化钛膜813。然后，形成大约500nm厚的第2含铝金属膜814，以后，形成第6氮化钛膜815，厚度为50nm。利用光刻技术由氯基气体处理这些叠层膜(813、814、815)，形成第2布线。于是制成多层布线。
[第5实施例]
图14是表示本发明半导体器件第5实施例金属布线部分的横截面图。该实施例是第3和第4实施例的组合。第5实施例和图7所示的第4实施的唯一差别是第5实施例没有氧化硅膜708。以相同方法实施第5实施例。第5实施例的优点比第3和第4实施例好，在接触金属部分的粘接性方面，第5实施例比第3实施例好，在底部第2金属的粘接性方面，第5实施例比第4实施例好。
在第1，第3，第4，第5实施例中，利用涂覆钨膜作为接触孔中的栓；但是可利用含铝的金属。根据栓材料，可能变化阻挡金属层的结构。在含铝布线方面，由于在深腐蚀期间，(在钨中可见到这些情况)，没有剥离和停止问题，例如，不需要第3实施例中的第3钛膜507。并且，可能形成第2含铝金属膜509，同时填充接触孔。
作为含氟绝缘膜，例如，可利用含氟氧化硅膜，氟树脂，含氟聚酰亚胺，含氟非晶碳。也就是，可用氟树脂(聚四氟乙烯膜或氟聚烯丙基(fluorinated polyally))，含氟聚酰亚胺，或含氟非晶碳膜，来代替含氟氧化硅膜。在这种情况，不利用大约450℃的铝溅射，最好利用涂覆铝CVD来代替它(能在200到300℃低成膜温度情况下填充接触孔)。
虽然，利用特殊术语叙述了本发明的优选实施例和实例，但是上述叙述仅仅是为了举例说明，应该理解，在不脱离下述权利要求保护的精神和范围内，可进行各种变化和修改。
Claims (17)
1、一种半导体器件，它包括至少部分含有氟膜的形成在上述半导体衬底上面的绝缘膜，包括在绝缘膜上面形成的氮化钛膜。
2、一种按照权利要求1的半导体器件，还包括下层布线和上层布线，隔有绝缘膜，由氮化钛膜构成上层布线的最底层。
3、一种按照权利要求1的半导体器件，其中含氟膜至少是选自含氟氧化硅膜，氟树脂，含氟聚酰亚胺，含氟非晶碳组中的一种膜。
4、一种半导体器件，其包括形成在半导体衬底上面的钛膜，至少部分包括含氟膜的形成在半导体衬底上面的绝缘膜，其中钛膜和绝缘膜之间是上下布置，形成在钛膜和绝缘膜之间的氮化钛膜。
5、一种按照权利要求4的半导体器件，还包括下层布线和上层布线，隔有绝缘膜，由氧化钛膜构成下层的布线的最上层。
6、一种按照权利要求4的半导体器件，其中含氟膜至少是选自含氟氧化硅膜，氟树脂，含氟聚酰亚胺，含氟非晶碳组中的一种膜。
7、一种半导体器件，其包括下层布线，上层布线，隔有绝缘膜，其中所述绝缘膜至少部分包括含氟膜，并且所述下层布线、上层布线和绝缘膜形成在上述半导体衬底上面，还包括穿过绝缘膜的用来连接两种布线的接触孔，其中由氮化钛膜构成接触孔的侧面和/或底面。
8、一种按照权利要求7的半导体器件，其中接触孔的侧面由氮化钛膜构成，接触孔的底面由钛膜构成。
9、一种按照权利要求7的半导体器件，其中含氟膜至少是选自含氟氧化硅膜，氟树脂，含氟聚酰亚胺，含氟非晶碳膜组中的一种膜。
10、一种制造半导体器件的方法，其包括下列步骤：在半导体衬底上形成第1导电层，在第1导电层上形成至少部分包括含氟膜的绝缘膜，在绝缘膜的整个表面上形成氮化钛膜。
11、一种按照权利要求10的方法，其包括下列步骤：
在整个表面上形成氮化钛膜之前，形成接触孔，穿过绝缘膜，达到第1导电层，
在整个表面上形成氮化钛膜后，在氮化钛膜上形成第2导电层。
12、一种按照权利要求10的方法，其包括下列步骤：
在整个表面形成氮化钛膜以后，
形成接触孔，穿过氮化钛膜，绝缘膜，达到第1导电层，
在整个表面上形成钛膜。
13、一种按照权利要求10的方法，其包括下列步骤：
在整个表面形成氮化钛膜以前，形成接触孔，穿过绝缘膜，达到第1导电层，
在整个表面形成氮化钛膜以后，进行深腐蚀，使氮化钛膜只保留在接触孔的侧面，
在由深腐蚀形成的表面上形成钛膜。
14、一种按照权利要求10的方法，其中，第1导电层由依次形成的氮化钛膜，钛膜，含铝合金膜构成的叠层导电层，而氮化钛膜位于最顶层。
15、一种按照权利要求11的方法，其中把钨或含铝含铝合金填充在接触孔中。
16、一种按照权利要求11的方法，其中第2导层是由含铝合金膜，钛膜构成的叠层导电层，含铝合金膜位于顶层上。
17、一种按照权利要求10的方法，其中，含氟膜至少是选自氟氧化硅膜，氟树脂，含氟聚酰亚胺，含氟非晶碳膜组中的一种膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22666997A JP3287392B2 (ja) | 1997-08-22 | 1997-08-22 | 半導体装置およびその製造方法 |
| JP226669/97 | 1997-08-22 | ||
| JP226669/1997 | 1997-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1215916A CN1215916A (zh) | 1999-05-05 |
| CN1139111C true CN1139111C (zh) | 2004-02-18 |
Family
ID=16848811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981199968A Expired - Lifetime CN1139111C (zh) | 1997-08-22 | 1998-08-22 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6005291A (zh) |
| JP (1) | JP3287392B2 (zh) |
| KR (1) | KR100322261B1 (zh) |
| CN (1) | CN1139111C (zh) |
| TW (1) | TW405169B (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437441B1 (en) * | 1997-07-10 | 2002-08-20 | Kawasaki Microelectronics, Inc. | Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure |
| US6121120A (en) * | 1997-08-07 | 2000-09-19 | Nec Corporation | Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer |
| JP3574734B2 (ja) * | 1997-11-27 | 2004-10-06 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法 |
| KR100249047B1 (ko) * | 1997-12-12 | 2000-03-15 | 윤종용 | 반도체 소자 및 그 제조 방법 |
| US6020266A (en) * | 1997-12-31 | 2000-02-01 | Intel Corporation | Single step electroplating process for interconnect via fill and metal line patterning |
| EP0933814A1 (en) * | 1998-01-28 | 1999-08-04 | Interuniversitair Micro-Elektronica Centrum Vzw | A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof |
| KR100331545B1 (ko) | 1998-07-22 | 2002-04-06 | 윤종용 | 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법 |
| JP4361625B2 (ja) * | 1998-10-05 | 2009-11-11 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| US6486081B1 (en) * | 1998-11-13 | 2002-11-26 | Applied Materials, Inc. | Gas distribution system for a CVD processing chamber |
| US6147404A (en) * | 1999-05-24 | 2000-11-14 | Advanced Micro Devices, Inc. | Dual barrier and conductor deposition in a dual damascene process for semiconductors |
| TW473812B (en) * | 1999-06-01 | 2002-01-21 | Tokyo Electron Ltd | Method of manufacturing semiconductor device and manufacturing apparatus |
| US6214714B1 (en) * | 1999-06-25 | 2001-04-10 | Applied Materials, Inc. | Method of titanium/titanium nitride integration |
| KR20030039286A (ko) * | 2001-11-12 | 2003-05-17 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| KR100813415B1 (ko) * | 2001-12-13 | 2008-03-12 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR100826787B1 (ko) * | 2002-04-12 | 2008-04-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| TWI228793B (en) | 2003-04-28 | 2005-03-01 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| CN100390999C (zh) * | 2003-09-05 | 2008-05-28 | 富士通株式会社 | 半导体装置及其制造方法 |
| US6960831B2 (en) * | 2003-09-25 | 2005-11-01 | International Business Machines Corporation | Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad |
| JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100587686B1 (ko) * | 2004-07-15 | 2006-06-08 | 삼성전자주식회사 | 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법 |
| US20060038293A1 (en) * | 2004-08-23 | 2006-02-23 | Rueger Neal R | Inter-metal dielectric fill |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| US7833899B2 (en) * | 2008-06-20 | 2010-11-16 | Intel Corporation | Multi-layer thick metallization structure for a microelectronic device, intergrated circuit containing same, and method of manufacturing an integrated circuit containing same |
| CN101673707A (zh) * | 2009-09-25 | 2010-03-17 | 上海宏力半导体制造有限公司 | 金属层互连制作方法 |
| US11955382B2 (en) | 2020-12-03 | 2024-04-09 | Applied Materials, Inc. | Reverse selective etch stop layer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318594A (ja) * | 1993-05-10 | 1994-11-15 | Kawasaki Steel Corp | 半導体集積回路の配線構造体及びその製造方法 |
| JP2596331B2 (ja) * | 1993-09-08 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5753975A (en) * | 1994-09-01 | 1998-05-19 | Kabushiki Kaisha Toshiba | Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film |
| JP2768304B2 (ja) * | 1995-04-13 | 1998-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5866484A (en) * | 1996-07-09 | 1999-02-02 | Nippon Steel Corporation | Semiconductor device and process of producing same |
-
1997
- 1997-08-22 JP JP22666997A patent/JP3287392B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-19 TW TW087113694A patent/TW405169B/zh not_active IP Right Cessation
- 1998-08-20 KR KR1019980033828A patent/KR100322261B1/ko not_active IP Right Cessation
- 1998-08-21 US US09/138,011 patent/US6005291A/en not_active Expired - Lifetime
- 1998-08-22 CN CNB981199968A patent/CN1139111C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990023749A (ko) | 1999-03-25 |
| US6005291A (en) | 1999-12-21 |
| JP3287392B2 (ja) | 2002-06-04 |
| TW405169B (en) | 2000-09-11 |
| CN1215916A (zh) | 1999-05-05 |
| KR100322261B1 (ko) | 2002-05-13 |
| JPH1167907A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1139111C (zh) | 半导体器件及其制造方法 | |
| CN1139122C (zh) | 半导体器件及其制造方法 | |
| CN1169209C (zh) | 铝连接的制作方法 | |
| CN1237613C (zh) | 半导体器件及其制造方法 | |
| CN1293622C (zh) | 半导体器件及其制造方法 | |
| CN1783476A (zh) | 集成电路的内连线结构 | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| CN1832159A (zh) | 半导体元件 | |
| CN1614764A (zh) | 半导体器件的制造方法 | |
| CN1773690A (zh) | 半导体结构及其制造方法 | |
| CN1674251A (zh) | 半导体器件的制造方法及由此制造的半导体器件 | |
| CN101030566A (zh) | 半导体结构及其形成方法 | |
| CN1893076A (zh) | 半导体器件及其制造方法 | |
| CN1655351A (zh) | 半导体器件及其制造方法 | |
| CN1129180C (zh) | 半导体器件及其制造方法 | |
| CN1581476A (zh) | 无孔隙金属互连结构及其形成方法 | |
| CN1822329A (zh) | 半导体装置及其制造方法 | |
| CN100350592C (zh) | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 | |
| CN1258097A (zh) | 形成双镶嵌布线的方法 | |
| CN1518093A (zh) | 半导体器件及其制造方法 | |
| CN1263109C (zh) | 用于低k工艺的铜通孔的铬粘结层 | |
| CN1574337A (zh) | 半导体器件及其制造方法 | |
| CN1184687C (zh) | 半导体器件及其制造方法 | |
| CN1622321A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030328 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030328 Address after: Kawasaki, Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: RENESAS KANSAI CO., LTD. Free format text: FORMER NAME: NEC CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kawasaki, Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kawasaki, Kanagawa, Japan Patentee before: NEC Corp. |
|
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kawasaki, Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CX01 | Expiry of patent term |
Granted publication date: 20040218 |
|
| CX01 | Expiry of patent term |