JP2596331B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2596331B2
JP2596331B2 JP5222959A JP22295993A JP2596331B2 JP 2596331 B2 JP2596331 B2 JP 2596331B2 JP 5222959 A JP5222959 A JP 5222959A JP 22295993 A JP22295993 A JP 22295993A JP 2596331 B2 JP2596331 B2 JP 2596331B2
Authority
JP
Japan
Prior art keywords
film
forming
interlayer insulating
titanium
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5222959A
Other languages
English (en)
Other versions
JPH0778821A (ja
Inventor
純 林
理子 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5222959A priority Critical patent/JP2596331B2/ja
Priority to US08/301,621 priority patent/US5523626A/en
Priority to KR1019940022648A priority patent/KR0145649B1/ko
Publication of JPH0778821A publication Critical patent/JPH0778821A/ja
Priority to US08/791,066 priority patent/US5994214A/en
Application granted granted Critical
Publication of JP2596331B2 publication Critical patent/JP2596331B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にボンディング・パッド部が設けられ
る上層配線とその製造方法に関する。
【０００２】
【従来の技術】シリコン基板に形成された半導体装置
は、シリコン基板表面もしくはシリコン基板上に形成さ
れた下層配線層（拡散層，下層配線等）と、これらを覆
う層間絶縁膜と、層間絶縁膜に設けられた下層配線層に
達する接続孔（コンタクト孔）と、上層配線と、上層配
線および層間絶縁膜を覆う表面保護膜と、表面保護膜に
設けられた上層配線に達する開口部を含んでなるボンデ
ィング・パッド部とを有している。半導体素子は、拡散
層のみ（この場合の下層配線層は拡散層のみからな
る），もしくは拡散層と下層配線とにより（この場合の
下層配線層は拡散層と下層配線とからなる）形成されて
いる。下層配線層が拡散層と下層配線とからなる場合に
は、上層配線と下層配線層とを接続するコンタクト孔
は、少なくとも上層配線と下層配線とを接続するコンタ
クト孔を有している。上記半導体装置は、パッケージに
搭載され、さらにこのパッケージの複数の外部リード部
と所望の電気的接続が行なわれている。上記上層配線に
設けられたその面積が１００μｍ□程度の大きさの複数
のボンディング・パッド部は、アルミ線あるいは金線か
らなるボンディング線によりそれぞれの外部リード部と
結線されている。
【０００３】半導体装置の高集積化を実現するために、
例えば上層配線等の線幅が縮小されている。これに伴な
い、コンタクト孔の底部においては、上層配線と下層配
線層との間にバリア層が設けられている。これは、上層
配線を構成する導電体膜と下層配線層を構成する導電体
物質との相互拡散を抑制するためである。また、例えば
アルミ系金属を主体とする上層配線は、ストレス・マイ
グレーション耐性（およびエレクトロ・マイグレーショ
ン耐性）を向上させるため、高融点金属膜もしくは高融
点金属合金膜とアルミ系金属膜との積層膜により構成さ
れている。この場合、高融点金属膜もしくは高融点金属
合金膜が層間絶縁膜の上面と直接に接触している。この
ような積層構造からなる上層配線では、ボンディング・
パッド部に外部リードと接続するための（アルミ線ある
いは金線からなる）ボンディング線の結線を行なう際の
配慮が必要である。これは層間絶縁膜と上層配線を構成
する上記高融点金属膜もしくは高融点金属合金膜との被
着性に関する点であり、上記ボンディング・パッド部に
超音波振動を加えながら上記ボンディング線の結線を行
なうときにこの部分の上層配線が層間絶縁膜から剥れる
ことがある。この問題に対する解決策の１つが、例え
ば、特開平３−１２７８４３号公報に開示されている。
【０００４】半導体装置の断面図である図９を参照する
と、上記公開公報記載の半導体装置の構造は、以下のよ
うになっている。半導体基板４０１表面には、フィール
ド酸化膜４０２が設けられている。このフィールド酸化
膜４０２を覆う層間絶縁膜は、フィールド酸化膜を直接
に覆うＢＰＳＧ膜４３１とＴＥＯＳ酸化膜４３３との積
層膜からなる。層間絶縁膜上には上層配線が設けられて
いる。この上層配線は、ＴＥＯＳ酸化膜４３３上面に直
接に接触する窒化チタン膜４４１とアルミ膜４４３との
積層膜からなる。この上層配線は表面保護膜４５１に覆
われ、表面保護膜４５１に設けられたアルミ膜４４３に
達する開口部を含んでなるボンディング・パッド部４５
６が設けられている。このような構造により、上述のボ
ンディング線の結線時のボンディング・パッド部４５６
での上層配線の層間絶縁膜からの剥れが防止される。ま
た、層間絶縁膜の上層部分をＴＥＯＳ酸化膜４３３にす
ることにより、窒化チタン膜４４１と層間絶縁膜との密
着性は高くなると記述している。
【０００５】
【発明が解決しようとする課題】上記公開公報記載の半
導体装置は、上層配線のボンディング・パッド部へボン
ディング線を結線する際に上層配線が層間絶縁膜から剥
れるという問題は解決する。この場合、層間絶縁膜に設
けられた下層配線層に達するコンタクト孔の底部におい
て、上層配線を構成する窒化チタン膜が下層配線層と直
接に接触する構造になっている。しかしながら、このよ
うな構造の上層配線では、窒化チタン膜の無い場合に比
べて、コンタクト孔を介して接続されるこの上層配線と
下層配線層とのコンタクト抵抗が２桁前後高くなる。
【０００６】コンタクト抵抗の上昇を抑える方法とし
て、層間絶縁膜の上面に直接に接触するチタン膜，窒化
チタン膜およびアルミ系金属膜からなる３層の積層膜を
少なくとも含んだ構造で上層配線を構成する方法がとら
れている。この３層積層構造を含んだ上層配線では、層
間絶縁膜に設けられた下層配線層に達するコンタクト孔
の底部において、上層配線を構成するチタン膜もしくは
（チタンと下層配線層を構成する導電体物質との）チタ
ン合金膜が下層配線層と直接に接触する構造になってお
り、窒化チタン膜は下層配線層と直接に接触しない構造
になっている。このため、コンタクト抵抗の上昇は抑制
される。ところがこのような３層積層構造を含んだ上層
配線では、先に述べた上層配線のボンディング・パッド
部へボンディング線を結線する際に上層配線が層間絶縁
膜から剥れるという問題が、極めて顕著になる。
【０００７】本発明者らは、上記３層積層構造を含んだ
上層配線でのボンディング・パッド部へボンディング線
を結線する際の上層配線の層間絶縁膜から剥れるやすく
なる原因の究明を行ない、１９９３年春季，第４０回応
用物理学関係連合講演会，講演予稿集，第６７１頁（講
演番号２９ｐ−ＺＹ−３）において報告した。
【０００８】ここで、直接的な剥れの測定方法はＭＩＬ
スペクック，方法２０１１．４ボンドの強さ（破壊的ボ
ンド引張り試験）に依った。層間絶縁膜は、次の３種類
である。Ａ；ＴＥＯＳを原料の１つとした減圧ＣＶＤ法
（ＬＰＣＶＤ法）によるＢＰＳＧ膜，Ｂ；ＴＥＯＳを原
料の１つとしたプラズマＣＶＤ法による酸化シリコン
膜，およびＣ；シラン系ガスおよび１酸化２窒素ガスを
原料にしたプラズマＣＶＤ法による酸化シリコン膜。ま
た、ボンディング線としてアルミ線を用い，ボンディン
グ方法としては超音波ボンディングを用いた。このよう
にして得られた試料に対して、上記方法による剥れ発生
率を比較すると、Ａ：Ｂ：Ｃ＝７．１％：０．７％：
０．０％という結果を得た。この剥れ発生率は、スクラ
ッチテストにおける剥れ発生時加重との相関が強く、本
発明者らは、スクラッチテストにおける剥れ発生時加重
が５３ｇ以上の値であれば実用上問題無いという結果を
得ている。
【０００９】なお本発明者らの追試によると、上記公開
公報の構造の上層配線がＢＰＳＧ膜の上面に直接に設け
られている（すなわち、層間絶縁膜がＢＰＳＧ膜のみか
らなる）とき、スクラッチテストにおける剥れ発生時加
重は９０ｇ以上あり、実用上問題がないという結果を得
ている。
【００１０】半導体装置の断面図である図１０を参照す
ると、上記報告のスクラッチテスト等に用いた試料の構
造は、以下のようになっている。Ｐ型シリコン基板５０
１表面にはフィールド酸化膜５０２が設けられ、このフ
ィールド酸化膜５０２は膜厚約６００ｎｍの層間絶縁膜
５３１により覆われている。この層間絶縁膜は、上述の
剥れ発生率に使用した試料と同様に、次の３種類であ
る。Ａ；ＴＥＯＳを原料の１つとしたＬＰＣＶＤ法によ
るＢＰＳＧ膜，Ｂ；ＴＥＯＳを原料の１つとしたプラズ
マＣＶＤ法による酸化シリコン膜，およびＣ；シラン系
ガスおよび１酸化２窒素ガスを原料にしたプラズマＣＶ
Ｄ法による酸化シリコン膜。上記構造の試料を形成した
後、窒素雰囲気，６５０℃，３０秒の急速熱処理（Ｒａ
ｐｉｄ Ｔｈｅｒａｌ Ａｎｎｅａｌｉｎｇ；ＲＴＡ）
を行ない、スクラッチテストを行なった。上記層間絶縁
膜の相違による剥れ発生加重を比較すると、Ａ：Ｂ：Ｃ
＝４０．０ｇ：５０．２ｇ：６３．８ｇという結果とな
った。
【００１１】上記構造の試料のチタン膜５４２と層間絶
縁膜５３１との界面をＸ線光電子分光法（Ｘ−ｒａｙ
Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；ＸＰ
Ｓ）により測定すると、酸化チタン（ＴｉＯX （Ｘ＝２
−α））が存在し、このＴｉＯX の１秒間当りのカウン
ト数（ＣＰＳ）が層間絶縁膜５３１の組成に依存すると
いう結果が得られた。ＴｉＯX のＸＰＳ強度とスクラッ
チテストの剥れ発生加重との関係を示すグラフである図
１１を参照すると、チタン膜５４２と層間絶縁膜５３１
との界面に形成されたＴｉＯX の量が少ないほどスクラ
ッチテストの剥れ発生加重が大きいということが、明ら
かになった。
【００１２】本発明の目的は、ボンディング・パッド部
が形成される上層配線とこの上層配線の下地となる層間
絶縁膜との密着性が良く，かつこの上層配線と下層配線
層とのコンタクト抵抗が低く抑えることが可能な構造の
半導体装置（特に、上層配線の組成構造と層間絶縁膜の
組成構造との組合せ）とその製造方法を提供することに
ある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
表面に選択的に設けられたフィールド酸化膜を有するシ
リコン基板と、少なくとも上記シリコン基板表面に設け
られた下層配線層と、上記シリコン基板およびこの下層
配線層を覆い，所定の個所に上記下層配線層に達する接
続孔を有する層間絶縁膜と、上記層間絶縁膜上面ではこ
の層間絶縁膜上面を直接に覆う第１の窒化チタン膜およ
びチタン膜および第２の窒化チタン膜およびアルミ系金
属膜を少なくとも含んでなる積層構造を有し、さらに、
上記接続孔ではこのチタン膜およびこの第２の窒化チタ
ン膜およびこのアルミ系金属膜を少なくとも含んでなる
積層構造，チタン合金膜およびこの第２の窒化チタン膜
およびこのアルミ系金属膜を少なくとも含んでなる積層
構造，もしくはチタン合金膜およびこのチタン膜および
この第２の窒化チタン膜およびこのアルミ系金属膜を少
なくとも含んでなる積層構造を有する上層配線と、上記
層間絶縁膜および上記上層配線を覆う表面保護膜と、上
記表面保護膜に設けられた上記上層配線に達する開口
部，およびこの開口部により露出したこの上層配線部分
からなるボンディング・パッド部とを有する。
【００１４】好ましくは、上記層間絶縁膜の少なくとも
上面が、シリコンと化学結合していない窒素を含有する
酸化シリコン膜（窒素含有酸化シリコン膜）からなる。
【００１５】本発明の半導体装置の製造方法の第１の態
様は、シリコン基板の表面に選択的にフィールド酸化膜
を形成する工程と、少なくとも上記シリコン基板表面に
下層配線層を形成する工程と、上記シリコン基板および
上記下層配線層を覆う層間絶縁膜を形成し、この層間絶
縁膜を覆う第１の窒化チタン膜を形成する工程と、所定
の個所の上記第１の窒化チタン膜および上記層間絶縁膜
を順次エッチングして、上記下層配線層に達する接続孔
を形成する工程と、全面にチタン膜と第２の窒化チタン
膜とを順次形成し、さらに全面に少なくともアルミ系金
属膜を形成する工程と、所定の個所の少なくとも上記ア
ルミ系金属膜をエッチングし、さらにこの所定の個所の
上記第２の窒化チタン膜，上記チタン膜および上記第１
の窒化チタン膜を順次エッチングして上層配線を形成す
る工程と、全面に表面保護膜を形成し、所定の個所のこ
の表面保護膜をエッチングして上記上層配線に達する開
口部を形成する工程とを有する。
【００１６】本発明の半導体装置の製造方法の第２の態
様は、シリコン基板の表面に選択的にフィールド酸化膜
を形成する工程と、少なくとも上記シリコン基板表面に
下層配線層を形成する工程と、少なくともその上面がシ
ラン系ガスおよび１酸化２窒素ガスを原料にしたプラズ
マＣＶＤ法により形成される窒素含有酸化シリコン膜か
らなる層間絶縁膜を全面に形成する工程と、上記層間絶
縁膜の上面を窒素プラズマにより処理する工程と、所定
の個所の上記層間絶縁膜のエッチングを行ない、上記下
層配線層に達する接続孔を形成する工程と、全面にチタ
ン膜と窒化チタン膜とを順次形成し、さらに全面に少な
くともアルミ系金属膜を形成する工程と、所定の個所の
少なくとも上記アルミ系金属膜，上記窒化チタン膜およ
び少なくとも上記チタン膜を順次エッチングして上層配
線を形成する工程と、全面に表面保護膜を形成し、所定
の個所のこの表面保護膜をエッチングして上記上層配線
に達する開口部を形成する工程とを有する。
【００１７】本発明の半導体装置の製造方法の第３の態
様は、シリコン基板の表面に選択的にフィールド酸化膜
を形成する工程と、少なくとも上記シリコン基板表面に
下層配線層を形成する工程と、少なくともその上面がシ
ラン系ガスおよび１酸化２窒素ガスを原料にしたプラズ
マＣＶＤ法により形成される窒素含有酸化シリコン膜か
らなる層間絶縁膜を全面に形成する工程と、所定の個所
の上記層間絶縁膜のエッチングを行ない、上記下層配線
層に達する接続孔を形成する工程と、全面にチタン膜と
窒化チタン膜とを順次形成し、熱処理を行なう工程と、
全面に少なくともアルミ系金属膜を形成する工程と、所
定の個所の少なくとも上記アルミ系金属膜，上記窒化チ
タン膜および少なくとも上記チタン膜を順次エッチング
して上層配線を形成する工程と、全面に表面保護膜を形
成し、所定の個所のこの表面保護膜をエッチングして上
記上層配線に達する開口部を形成する工程とを有する。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１９】半導体装置の製造工程の断面図である図１
を参照すると、本発明の第１の実施例は、以下のように
製造される。
【００２０】まず、Ｐ型シリコン基板１０１表面には選
択的に素子分離用のフィールド酸化膜１０２が形成さ
れ、Ｎ+ 型拡散層１０３等が形成される。本実施例にお
ける下層配線層は、Ｎ+ 型拡散層１０３等からなる。全
面に所定膜厚のＢＰＳＧ膜が堆積，リフローされ、この
ＢＰＳＧ膜からなる層間絶縁膜１３１が形成される。こ
の層間絶縁膜１３１の成膜法は、例えばＴＥＯＳを原料
の１つとしたＬＰＣＶＤ法である。反応性スパッタリン
グにより、全面に第１の窒化チタン（ＴｉＮ）膜である
例えば膜厚５０ｎｍ程度の窒化チタン膜１４１ａが堆積
される。次に、公知のフォトリソグラフィ技術，ＲＩＥ
を用いて、（下層配線層である）Ｎ+ 型拡散層１０３等
に達する接続孔であるコンタクト孔１３６が形成される
〔図１（ａ）〕。なお、層間絶縁膜としては、ＢＰＳＧ
膜に限定されるものではなく、酸化シリコン膜，酸化窒
化シリコン膜，窒化シリコン膜あるいはこれらの積層膜
でもよい。
【００２１】次に、スパッタリング，および反応性スパ
ッタリングにより、全面に例えば膜厚３０ｎｍ程度のチ
タン（Ｔｉ）膜１４２と、第２の窒化チタン膜である例
えば膜厚１００ｎｍ程度の窒化チタン膜１４１ｂとが連
続的に堆積される。続いて、所定温度での合金化処理が
行なわれ、コンタクト孔１３６の底部において、例えば
チタンシリサイド膜１４４等のチタン合金膜が形成され
る〔図１（ｂ）〕。このとき、コンタクト孔１３６にお
いて、チタン膜１４２が残存するか否かは、成膜時のチ
タン膜１４２の膜厚とこの合金化処理の条件とに依存す
る。
【００２２】なお、この合金化処理はコンタクト抵抗を
より低減するためのものであり、例えばアルミ系金属膜
からなる下層配線が在る場合、この合金化処理は行なえ
ない。このときには、後に形成される上層配線の水素雰
囲気でのアルミ・アロイ処理のみでコンタクト抵抗の低
減を図るこのになる。この場合には、このアルミ・アロ
イ処理の段階でも、コンタクト孔１３６の底部にはチタ
ンシリサイド膜は形成されない。
【００２３】次に、全面に所定膜厚のアルミ合金膜１４
３が堆積される。このアルミ合金膜１４３はアルミ系金
属膜であり、例えばアルミ−シリコン−銅からなる合金
膜である。さらに目的に応じて、（図示はしないが）こ
のアルミ合金膜１４３を覆うタングステン膜，モリブデ
ン膜，チタンタングステン膜，タングステンシリサイド
膜等の高融点金属膜もしくは高融点金属合金膜を全面に
堆積してもよい。次に、公知のフォトリソグラフィ技
術，ＲＩＥを用いて、上記アルミ合金膜１４３，窒化チ
タン膜１４１ｂ，チタン膜１４２，窒化チタン膜１４１
ａが順次エッチングされ、これらの積層膜からなる所望
の形状を有する上層配線が形成される。次に、全面にプ
ラズマＣＶＤ法による酸化シリコン系絶縁膜，酸化窒化
シリコン膜，もしくは窒化シリコン膜，あるいはこれら
の積層膜からなる表面保護膜１５１が堆積される。水素
雰囲気でのアルミ・アロイ処理は、この表面保護膜１５
１の成膜の前もしくは後に行なわれる。続いて、この表
面保護膜１５１の所定の部分には上層配線に達する１０
０μｍ□程度の大きさの開口部が形成され、この開口部
とこれにより露出した上層配線とからなるボンディング
・パッド部１５６が形成され、本実施例の半導体装置が
得られる〔図１（ｃ）〕。
【００２４】上記第１の実施例では、上層配線の一部を
構成する窒化チタン膜１４１ａが、層間絶縁膜１３１の
上面に直接に接触している。このため、上層配線のボン
ディング・パッド部へ超音波振動等を用いてボンディン
グ線を結線する際に、上層配線が層間絶縁膜１３１から
剥れるという問題は解決される。すなわち、この窒化チ
タン膜１４１ａは、上層配線と層間絶縁膜との密着性を
高めることに機能している。なお、層間絶縁膜１３１が
ＢＰＳＧ膜からなる場合でも、（前述したように）スク
ラッチテストにおける剥れ発生時加重は９０ｇ以上あ
る。また、コンタクト孔１３６において、下層配線層で
あるＮ+ 型拡散層１０３と直接に接続する上層配線の部
分は、チタンシリサイド膜１４４である。このため、コ
ンタクト抵抗の上昇は抑止される。すなわちチタン膜１
４２の存在は、上層配線と下層配線層とのコンタクト抵
抗を低減することに機能している。第２の窒化チタン膜
である窒化チタン膜１４１ｂは、上層配線の主たる構成
材料であるアルミと下層配線層との間のバリア膜として
機能している。また上述したように、本実施例では高融
点金属膜もしくは高融点金属合金膜をアルミ合金膜１４
３表面上に形成するのになんら支障はないことから、ス
トレス・マイグレーション耐性の高い上層配線は容易に
得られる。
【００２５】上記第１の実施例は、多層配線を有する半
導体装置に対しても適用が可能である。半導体装置の断
面図である図２を参照すると、上記第１の実施例の多層
配線への適用例は、以下のように構成されている。
【００２６】フィールド酸化膜１０２，Ｎ+ 型拡散層１
０３等が設けらてたＰ型シリコン基板１０１は、酸化シ
リコン膜からなる第１の層間絶縁膜１１１により覆われ
ている。この層間絶縁膜１１１には、Ｎ+ 型拡散層１０
３等に達するコンタクト孔１１６が設けられている。こ
のコンタクト孔１１６を介して、層間絶縁膜１１１上に
設けられた下層配線１２１は、Ｎ+ 型拡散層１０３等に
接続されている。この下層配線１２１は、例えば多結晶
シリコン膜，高融点金属膜，高融点金属シリサイド膜あ
るいは高融点金属ポリサイド膜等からなる。この下層配
線１２１を含めた層間絶縁膜１１１の上面は、ＢＰＳＧ
膜からなる第２の層間絶縁膜１３１により覆われてい
る。層間絶縁膜１３１には、下層配線１２１に達するコ
ンタクト孔１３６ａが設けられている。このコンタクト
孔１３６ａを介して、上層配線は下層配線１２１に接続
されている。層間絶縁膜１３１の上面におけるこの上層
配線の構造は、窒化チタン膜１４１ａ，チタン膜１４
２，窒化チタン膜１４１ｂおよびアルミ合金膜１４３等
が積層された構造である。コンタクト孔１３６ａにおけ
るこの上層配線の構造は、チタン合金膜１４７，チタン
膜１４２，窒化チタン膜１４１ｂおよびアルミ合金膜１
４３等が積層された構造である。
【００２７】本発明の別の実施例の説明に先だって、本
発明者らによる前述の１９９３年春季，第４０回応用物
理学関係連合講演会での報告を土台にしたその後の進展
について簡潔に述べておく。
【００２８】上記報告では、Ａ；ＴＥＯＳを原料の１つ
としたＬＰＣＶＤ法によるＢＰＳＧ膜，Ｂ；ＴＥＯＳを
原料の１つとしたプラズマＣＶＤ法による酸化シリコン
膜，およびＣ；シラン系ガスおよび１酸化２窒素ガスを
原料にしたプラズマＣＶＤ法による酸化シリコン膜の３
種類の層間絶縁膜とチタン膜との界面のＴｉＯX に着目
した。図１１に示した結果は、全てＲＴＡ後のデータで
あるが、ＲＴＡ前後でのスクランチテストにおける剥れ
発生時加重の増減が一様ではなかった。すなわち、層間
絶縁膜がＡおよびＢの場合にはＲＴＡ後の剥れ発生時加
重は減少し、層間絶縁膜がＣの場合のみＲＴＡ後の剥れ
発生時加重が増加していた。剥れ発生時加重の値を左右
する一因はＴｉＯX ではあるが、このことからも他に原
因が存在するはずであると考え、この界面近傍における
窒素に着目してみた。
【００２９】ＸＰＳによると、層間絶縁膜がＡおよびＢ
の場合には膜中に窒素は存在しないが、層間絶縁膜がＣ
からなる場合には膜中に窒素が存在する。また、ＲＴＡ
前後でのＸＰＳによる窒化チタン（ＴｉＮ）をなす窒素
の検出を行なうと、層間絶縁膜がＡおよびＢの場合には
ＴｉＮをなす窒素の数量の変化はほとんどないが、層間
絶縁膜がＣの場合にはＲＴＡ後でのＴｉＮをなす窒素の
数量が大幅に増加している。なお、層間絶縁膜がＡおよ
びＢの場合にも、層間絶縁膜とチタン膜との界面近傍に
おいて、このＴｉＮをなす窒素が検出されるが、これは
チタン膜上面に形成されたの窒化チタン膜に依るバック
グラウンドと考えられる。
【００３０】以下に説明する本発明の別の実施例は、こ
れらＸＰＳ等による窒素の検出により得られた知見に基
ずくものである。
【００３１】半導体装置の製造工程の断面図である図３
を参照すると、本発明の第２の実施例は、以下のように
製造される。
【００３２】まず、Ｐ型シリコン基板２０１表面には選
択的に素子分離用のフィールド酸化膜２０２が形成さ
れ、Ｎ+ 型拡散層２０３が形成される。全面に所定膜厚
のＢＰＳＧ膜が堆積，リフローされ、このＢＰＳＧ膜か
らなる下層の層間絶縁膜２１１が形成される。さらにシ
ラン系ガスと１酸化２窒素（Ｎ2 Ｏ）ガスとを原料にし
た温度が３５０℃前後でのプラズマＣＶＤ法により、上
層の層間絶縁膜である所定膜厚の窒素含有酸化シリコン
膜２３２（窒素含有については、後述する）が堆積され
る。続いて、５００Ｗ程度のパワー，窒素雰囲気でのプ
ラズマ処理が施され、上記窒素含有酸化シリコン膜２３
２表面に厚さ１０〜２０ｎｍ程度の窒素プラズマ処理層
２３３が形成される〔図３（ａ）〕。
【００３３】次に、所定の部分の上記窒素プラズマ処理
層２３３，窒素含有酸化シリコン膜２３２および層間絶
縁膜２１１が順次エッチングされ、Ｎ+ 型拡散層２０３
に達するコンタクト孔２３６が形成される。続いて、ス
パッタリング，および反応性スパッタリングにより、全
面に所定膜厚のチタン膜２４２と、（結果として第２の
窒化チタン膜となる）所定膜厚の窒化チタン膜２４１ｂ
とが連続的に堆積される。これら一連のスパッタリング
を行なう間に、チタン膜２４２と上記窒素プラズマ処理
層２３３との界面には膜厚が２０ｎｍ前後の窒化チタン
膜２４１ｃが形成される〔図３（ｂ）〕。この窒化チタ
ン膜２４１ｃの存在は、（ここでの説明は省略するが）
ＸＰＳにより検証されている。なお、構造という観点に
立つならば、この窒化チタン膜２４１ｃが第１の窒化チ
タン膜となる。
【００３４】続いて、上記第１の実施例と同様に、全面
に所定膜厚のアルミ合金膜２４３が堆積される。さらに
目的に応じて、このアルミ合金膜２４３を覆う高融点金
属膜もしくは高融点金属合金膜を全面に堆積してもよ
い。次に、上記アルミ合金膜２４３，窒化チタン膜２４
１ｂ，チタン膜２４２，窒化チタン膜２４１ｃが順次エ
ッチングされ、これらの積層膜からなる所望の形状を有
する上層配線が形成される。次に、全面に表面保護膜２
５１が堆積される。水素雰囲気でのアルミ・アロイ処理
は、この表面保護膜２５１の成膜の前もしくは後に行な
われる。続いて、この表面保護膜２５１の所定の部分に
は上層配線に達する１００μｍ□程度の大きさの開口部
が形成され、この開口部とこれにより露出した上層配線
とからなるボンディング・パッド部２５６が形成され、
本実施例の半導体装置が得られる〔図３（ｃ）〕。
【００３５】上記第２の実施例の図３（ｂ）の段階での
スクラッチテストにおける剥れ発生時加重は６３．８ｇ
であり、上記第１の実施例の値より小さいが、実用化に
耐える値を有している。また、コンタクト抵抗も低くで
きる。
【００３６】上記第２の実施例における窒素含有酸化シ
リコン膜２３２の深さ方向のオージェ電子分光法（Ａｕ
ｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐ
ｙ；ＡＥＳ）による原子分布を示すグラフである図４を
参照すると、以下のことが明らかになる。
【００３７】まず、成膜段階でのこの窒素含有酸化シリ
コン膜２３２は、数％の窒素を含んでいる〔図４
（ａ）〕。次に、窒素雰囲気でのプラズマ処理が施され
窒素含有酸化シリコン膜２３２では、表面に１０〜２０
ｎｍ程度のさらに窒素の濃度の高い層（すなわち窒素プ
ラズマ処理層２３３）が形成されている〔図４
（ｂ）〕。ここでは図示しないが、ＸＰＳ測定による
と、窒素含有酸化シリコン膜２３２中に存在するこの窒
素の結合エネルギーは、（シリコンと結合した）窒化シ
リコン（Ｓｉ3 Ｎ4 ）の窒素の結合エネルギーと異なる
値を有している。本実施例では、このようにシリコンと
結合していない窒素を多量に含んだ窒素プラズマ処理層
２３３上に、化学的に活性なチタン膜２４２を成膜する
ため、窒化チタン膜２４１ｃが形成されるものと推測さ
れる。なお本発明者らの実験によると、窒化シリコン膜
もしくは酸化窒化シリコン膜等の（シリコンと窒素とが
結合してなる）窒化物を含んだ絶縁膜上にチタン膜を堆
積しても，さらにＲＴＡを施しても、これらの場合の界
面には窒化チタン膜は形成されない。すなわち、シリコ
ンと化学的に結合した窒素に対しては、化学的に活性な
チタンといえども、化学結合することが困難であること
を示唆している。
【００３８】上記第２の実施例も、多層配線を有する半
導体装置に適用が可能である。半導体装置の断面図であ
る図５を参照すると、上記第２の実施例の多層配線への
適用例は、以下のように構成されている。
【００３９】フィールド酸化膜２０２，Ｎ+ 型拡散層２
０３等が設けらてたＰ型シリコン基板２０１は、ＢＰＳ
Ｇ膜からなる第１の層間絶縁膜２１１により覆われてい
る。この層間絶縁膜２１１上には下層配線２２２が設け
られている。この下層配線２２２は、アルミ系金属膜，
高融点金属膜，高融点金属シリサイド膜あるいは高融点
金属ポリサイド膜等からなる。この下層配線２２２を含
めた層間絶縁膜２１１の上面は、窒素含有酸化シリコン
膜２３２により覆われている。この窒素含有酸化シリコ
ン膜２３２表面には、窒素プラズマ処理層２３３が形成
されている。
【００４０】この第２の実施例の適用例では、上層配線
と下層配線層との接続孔が２種類ある。その１つはコン
タクト孔２３６ａであり、これは窒素プラズマ処理層２
３３，窒素含有酸化シリコン膜２３２および層間絶縁膜
２１１を貫通してＮ+ 型拡散層２０３に達している。別
の１つはコンタクト孔２３７であり、これは窒素プラズ
マ処理層２３３および窒素含有酸化シリコン膜２３２を
貫通して下層配線２２２に達している。これらコンタク
ト孔２３６ａ，２３７には、所定の高さの選択成長導電
体膜２４６が設けられている。この選択成長導電体膜２
４６は、例えばアルミ，タングステン等からなる。この
選択成長導電体膜２４６の代りに、ブランケット法等に
よる導電体膜をこれらコンタクト孔２３６ａ，２３７内
に形成してもよい。窒素プラズマ処理層２３３上面にお
けるこの上層配線の構造は、上記第２の実施例と同様
に、窒化チタン膜２４１ｃ，チタン膜２４２，窒化チタ
ン膜２４１ｂおよびアルミ合金膜２４３等が積層された
構造である。選択成長導電体膜２４６上面におけるこの
上層配線の構造も同様に、チタン膜２４２，窒化チタン
膜２４１ｂおよびアルミ合金膜２４３等が積層された構
造である。
【００４１】上記第１の実施例の適用例では、多層配線
を採用しても窒化チタン膜１４１ａが存在するため、コ
ンタクト孔を形成した後これに選択成長法もしくはブラ
ンケット法で導電体膜を埋設することが困難であった。
そのため、上層配線と最下層の下層配線（Ｎ+ 拡散層１
０３）とを直接に接続する接続孔の設置は避けられてい
た。このため、このような接続のための占有面積は大き
なものとたっていた。これに比べて、上記第２の実施例
の適用例では、コンタクト孔２３６ａ，２３７内に選択
成長導電体膜２４６等を形成することが容易であること
からも、上層配線と最下層の下層配線層（Ｎ+ 拡散層２
０３）とを直接に接続するが可能になる。それ故、この
適用例は、多層配線の採用に際しての接続孔の占有面積
の増大は回避され、半導体装置の微細化，高集積化に対
して極めて有効となる。
【００４２】半導体装置の製造工程の断面図である図６
を参照すると、本発明の第３の実施例は、以下のように
製造される。
【００４３】まず、Ｐ型シリコン基板３０１表面には選
択的に素子分離用のフィールド酸化膜３０２が形成さ
れ、Ｎ+ 型拡散層３０３が形成される。シラン系ガスと
１酸化２窒素ガスとを原料にしたプラズマＣＶＤ法によ
り、全面に所定膜厚の窒素含有酸化シリコン膜３３２が
堆積される。次に、所定の個所の窒素含有酸化シリコン
膜３３２がエッチングされ、Ｎ+ 型拡散層３０３に達す
るコンタクト孔３３６が形成される。次に、スパッタリ
ング，および反応性スパッタリングにより、全面に所定
膜厚のチタン膜３４２と、（結果として第２の窒化チタ
ン膜となる）所定膜厚の窒化チタン膜３４１ｂとが連続
的に堆積される〔図６（ａ）〕。なお本実施例では、上
記第２の実施例と異り、この段階での窒素含有酸化シリ
コン膜３３２とチタン膜３４２との界面において、窒化
チタン膜は明確には検出されない。これは、窒素含有酸
化シリコン膜３３２の窒素の含有率に依存するものと思
われる。また、この段階でのスクラッチテストにおける
剥れ発生時加重は５０．６ｇ程度である。
【００４４】次に、窒素雰囲気，６５０℃，３０秒のＲ
ＴＡが行なれる。これにより、（コンタクト孔３３６の
側壁を含めて）窒素含有酸化シリコン膜３３２とチタン
膜３４２との界面には、膜厚が３０ｎｍ前後の窒化チタ
ン膜３４１ｃ（詳細は、後述する）が形成される。（構
造という観点に立つならば）この窒化チタン膜３４１ｃ
が第１の窒化チタン膜となる。また、コンタクト孔３３
６底部におけるＮ+ 型拡散層３０３とチタン膜３４２と
の界面には、チタンシリサイド膜３４４が形成される
〔図６（ｂ）〕。
【００４５】続いて、上記第１，第２の実施例と同様
に、全面に所定膜厚のアルミ合金膜３４３が堆積され
る。さらに目的に応じて、このアルミ合金膜３４３を覆
う高融点金属膜もしくは高融点金属合金膜を全面に堆積
してもよい。次に、上記アルミ合金膜３４３，窒化チタ
ン膜３４１ｂ，チタン膜３４２，窒化チタン膜３４１ｃ
が順次エッチングされ、これらの積層膜からなる所望の
形状を有する上層配線が形成される。次に、全面に表面
保護膜３５１が堆積される。水素雰囲気でのアルミ・ア
ロイ処理は、この表面保護膜３５１の成膜の前もしくは
後に行なわれる。続いて、この表面保護膜３５１の所定
の部分には上層配線に達する１００μｍ□程度の大きさ
の開口部が形成され、この開口部とこれにより露出した
上層配線とからなるボンディング・パッド部３５６が形
成され、本実施例の半導体装置が得られる〔図６
（ｃ）〕。
【００４６】上記第３の実施例の図６（ｂ）の段階での
スクラッチテストにおける剥れ発生時加重の値は、本実
施例の製造方法が上記第２の実施例の製造方法より簡単
であるにもかかわらず、上記第２の実施例の値より大き
く、６３．８ｇである。この値も上記第１の実施例の値
より小さいが、実用化に耐える値を有している。また、
コンタクト抵抗も低くできる。なお、本実施例におい
て、窒素含有酸化シリコン膜３３２を堆積した後、上記
第２の実施例と同様に、窒素雰囲気でのプラズマ処理を
施すことも可能である。
【００４７】ＸＰＳによる窒素のエネルギー・スペクト
ル分布のグラフである図７を参照すると、上記第３の実
施例における図６（ｂ）での段階での窒化チタン膜３４
１ｃの形成が明らかになる。約３９７ｅＶの結合エネル
ギーを有する窒素の存在は、窒化チタンの存在を明示す
る。この値のピークは２つに分離されている。１つのピ
ークは、もともと存在する窒化チタン膜３４１ｂのピー
クである。他の１つのピークの存在は、チタン膜２４２
と窒素含有酸化シリコン膜３３２に新たに窒化チタン膜
３４１ｃが形成されたことを実証している。なお、窒素
含有酸化シリコン膜３３２中の約３９９ｅＶの結合エネ
ルギーを有する窒素は、前述したように、シリコンと結
合した窒素ではない。
【００４８】上記第３の実施例も、多層配線を有する半
導体装置に適用することが可能である。半導体装置の断
面図である図８を参照すると、上記第３の実施例の多層
配線への適用例は、以下のように構成されている。
【００４９】フィールド酸化膜３０２，Ｎ+ 型拡散層３
０３等が設けらてたＰ型シリコン基板３０１は、ＢＰＳ
Ｇ膜からなる第１の層間絶縁膜３１１により覆われてい
る。この層間絶縁膜３１１上には、下層配線３２１が形
成されている。この下層配線３２１は、多結晶シリコン
膜，高融点金属膜，高融点金属シリサイド膜あるいは高
融点金属ポリサイド膜等からなる。この下層配線３２１
を含めた層間絶縁膜３１１の上面は、窒素含有酸化シリ
コン膜３３２により覆われている。
【００５０】この第３の実施例の適用例にも、上層配線
と下層配線層との接続孔が２種類ある。その１つはコン
タクト孔３３６ａであり、これは窒素含有酸化シリコン
膜３３２および層間絶縁膜３１１を貫通してＮ+ 型拡散
層３０３に達している。別の１つはコンタクト孔３３７
であり、これは窒素含有酸化シリコン膜３３２を貫通し
て下層配線３２１に達している。これらコンタクト孔３
３６ａ，３３７には、所定の高さの選択成長導電体膜３
４６が設けられている。この選択成長導電体膜２４６
は、例えばタングステン，多結晶シリコン等からなる。
この選択成長導電体膜３４６の代りに、ブランケット法
等による導電体膜をこれらコンタクト孔３３６ａ，３３
７内に形成してもよい。窒素含有酸化シリコン膜３３２
上面におけるこの上層配線の構造は、上記第３の実施例
と同様に、窒化チタン膜３４１ｃ，チタン膜３４２，窒
化チタン膜３４１ｂおよびアルミ合金膜３４３等が積層
された構造である。選択成長導電体膜３４６上面におけ
るこの上層配線の構造は、チタン合金膜３４７，チタン
膜３４２，窒化チタン膜３４１ｂおよびアルミ合金膜３
４３等が積層された構造である。
【００５１】上記第３の実施例の適用例も上記第２の実
施例の適用例と同様に、多層配線の採用に際しての接続
孔の占有面積の増大は回避され、半導体装置の微細化，
高集積化に対して極めて有効である。
【００５２】
【発明の効果】以上説明したように本発明の採用によ
り、ボンディング・パッド部が形成される上層配線とこ
の上層配線の下地となる層間絶縁膜との密着性が強くな
り、かつ、この上層配線と下層配線層とのコンタクト抵
抗を低く抑えることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の断面図であ
る。
【図２】上記第１の実施例の適用例の断面図である。
【図３】本発明の第２の実施例の製造工程の断面図であ
る。
【図４】上記第２の実施例を説明するための図であり、
オージェ電子分光法による層間絶縁膜の深さ方向の原子
分布を示すグラフである。
【図５】上記第２の実施例の適用例の断面図である。
【図６】本発明の第３の実施例の製造工程の断面図であ
る。
【図７】上記第３の実施例を説明するための図であり、
ＸＰＳによる窒素のエネルギー・スペクトル分布のグラ
フである。
【図８】上記第３の実施例の適用例の断面図である。
【図９】従来の半導体装置の断面図である。
【図１０】従来の別の半導体装置の断面図である。
【図１１】従来の半導体装置の問題点を説明するための
図である。
【符号の説明】
１０１，２０１，３０１，５０１ Ｐ型シリコン基板 １０２，２０２，３０２，４０２，５０２ フィール
ド酸化膜 １０３，２０３，３０３ Ｎ+ 型拡散層 １１１，１３１，２１１，３１１，５３１ 層間絶縁
膜 １１６，１３６，１３６ａ，２３６，２３６ａ，２３
７，３３６，３３６ａ，３３７ コンタクト孔 １２１，２２２，３２１ 下層配線 １４１ａ，１４１ｂ，２４１ｂ，２４１ｃ，３４１ｂ，
３４１ｃ，４４１，５４１ｂ 窒化チタン膜 １４２，２４２，３４２，５４２ チタン膜 １４３，２４３，３４３ アルミ合金膜 １４４，３４４ チタンシリサイド膜 １４７，３４７ チタン合金膜 １５１，２５１，３５１，４５１ 表面保護膜 １５６，２５６，３５６，４５６ ボンディング・パ
ッド部 ２３２，３３２ 窒素含有酸化シリコン膜 ２３３ 窒素プラズマ処理層 ２４６，３４６ 選択成長導電体膜 ４０１ 半導体基板 ４３１ ＢＰＳＧ膜 ４３３ ＴＥＯＳ酸化膜 ４４３ アルミ膜

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に選択的に設けられたフィールド酸
    化膜を有するシリコン基板と、 少なくとも前記シリコン基板表面に設けられた下層配線
    層と、 前記シリコン基板および前記下層配線層を覆い、所定の
    個所に該下層配線層に達する接続孔を有する層間絶縁膜
    と、 前記層間絶縁膜上面では該層間絶縁膜上面を直接に覆う
    第１の窒化チタン膜およびチタン膜および第２の窒化チ
    タン膜およびアルミ系金属膜を少なくとも含んでなる積
    層構造を有し、前記接続孔では該チタン膜および該第２
    の窒化チタン膜および該アルミ系金属膜を少なくとも含
    んでなる積層構造，チタン合金膜および該第２の窒化チ
    タン膜および該アルミ系金属膜を少なくとも含んでなる
    積層構造，もしくはチタン合金膜および該チタン膜およ
    び該第２の窒化チタン膜および該アルミ系金属膜を少な
    くとも含んでなる積層構造を有する上層配線と、 前記層間絶縁膜および前記上層配線を覆う表面保護膜
    と、 前記表面保護膜に設けられた前記上層配線に達する開口
    部および該開口部により露出した該上層配線部分からな
    るボンディング・パッド部とを有することを特徴とする
    半導体装置。
  2. 【請求項２】 前記層間絶縁膜の少なくとも上面が、シ
    リコンと化学結合していない窒素を含有する酸化シリコ
    ン膜（窒素含有酸化シリコン膜）からなることを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 シリコン基板の表面に選択的にフィール
    ド酸化膜を形成する工程と、 少なくとも前記シリコン基板表面に下層配線層を形成す
    る工程と、 前記シリコン基板および前記下層配線層を覆う層間絶縁
    膜を形成し、該層間絶縁膜を覆う第１の窒化チタン膜を
    形成する工程と、 所定の個所の前記第１の窒化チタン膜および前記層間絶
    縁膜を順次エッチングして、前記下層配線層に達する接
    続孔を形成する工程と、 全面にチタン膜と第２の窒化チタン膜とを順次形成し、
    さらに全面に少なくともアルミ系金属膜を形成する工程
    と、 所定の個所の少なくとも前記アルミ系金属膜をエッチン
    グし、さらに該所定の個所の前記第２の窒化チタン膜，
    前記チタン膜および前記第１の窒化チタン膜を順次エッ
    チングして上層配線を形成する工程と、 全面に表面保護膜を形成し、所定の個所の該表面保護膜
    をエッチングして前記上層配線に達する開口部を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 シリコン基板の表面に選択的にフィール
    ド酸化膜を形成する工程と、 少なくとも前記シリコン基板表面に下層配線層を形成す
    る工程と、 少なくともその上面がシラン系ガスおよび１酸化２窒素
    ガスを原料にしたプラズマＣＶＤ法により形成される窒
    素含有酸化シリコン膜からなる層間絶縁膜を、全面に形
    成する工程と、 前記層間絶縁膜の上面を窒素プラズマにより処理する工
    程と、 所定の個所の前記層間絶縁膜のエッチングを行ない、前
    記下層配線層に達する接続孔を形成する工程と、 全面にチタン膜と窒化チタン膜とを順次形成し、さらに
    全面に少なくともアルミ系金属膜を形成する工程と、 所定の個所の少なくとも前記アルミ系金属膜，前記窒化
    チタン膜および少なくとも前記チタン膜を順次エッチン
    グして上層配線を形成する工程と、 全面に表面保護膜を形成し、所定の個所の該表面保護膜
    をエッチングして前記上層配線に達する開口部を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 シリコン基板の表面に選択的にフィール
    ド酸化膜を形成する工程と、 少なくとも前記シリコン基板表面に下層配線層を形成す
    る工程と、 少なくともその上面がシラン系ガスおよび１酸化２窒素
    ガスを原料にしたプラズマＣＶＤ法により形成される窒
    素含有酸化シリコン膜からなる層間絶縁膜を、全面に形
    成する工程と、 所定の個所の前記層間絶縁膜のエッチングを行ない、前
    記下層配線層に達する接続孔を形成する工程と、 全面にチタン膜と窒化チタン膜とを順次形成し、熱処理
    を行なう工程と、 全面に少なくともアルミ系金属膜を形成する工程と、 所定の個所の少なくとも前記アルミ系金属膜，前記窒化
    チタン膜および少なくとも前記チタン膜を順次エッチン
    グして上層配線を形成する工程と、 全面に表面保護膜を形成し、所定の個所の該表面保護膜
    をエッチングして前記上層配線に達する開口部を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
JP5222959A 1993-09-08 1993-09-08 半導体装置およびその製造方法 Expired - Lifetime JP2596331B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5222959A JP2596331B2 (ja) 1993-09-08 1993-09-08 半導体装置およびその製造方法
US08/301,621 US5523626A (en) 1993-09-08 1994-09-07 Semiconductor device and fabrication process therefor
KR1019940022648A KR0145649B1 (ko) 1993-09-08 1994-09-08 반도체 장치 및 이의 제조방법
US08/791,066 US5994214A (en) 1993-09-08 1997-01-29 Fabrication process for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5222959A JP2596331B2 (ja) 1993-09-08 1993-09-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0778821A JPH0778821A (ja) 1995-03-20
JP2596331B2 true JP2596331B2 (ja) 1997-04-02

Family

ID=16790568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5222959A Expired - Lifetime JP2596331B2 (ja) 1993-09-08 1993-09-08 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US5523626A (ja)
JP (1) JP2596331B2 (ja)
KR (1) KR0145649B1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
JP2596331B2 (ja) * 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application
JP3443219B2 (ja) 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
TW451450B (en) * 1997-04-28 2001-08-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device with a multilayer wiring
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
US6120842A (en) * 1997-10-21 2000-09-19 Texas Instruments Incorporated TiN+Al films and processes
KR100259911B1 (ko) * 1997-12-29 2000-06-15 윤종용 질화티타늄막 분석을 위한 오저일렉트론 스펙트로스코피의 기준에너지 설정방법과 이를 이용하여 질화티타늄막 및 질화티타늄막을 포함하는 반도체장치의 분석방법
US6082340A (en) * 1998-03-18 2000-07-04 Heimark; Charles L. Two-speed supercharger
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
JP3606095B2 (ja) * 1998-10-06 2005-01-05 セイコーエプソン株式会社 半導体装置の製造方法
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
JP3655113B2 (ja) * 1998-12-28 2005-06-02 シャープ株式会社 半導体記憶装置の製造方法
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP2000223527A (ja) 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
KR100368973B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US6560862B1 (en) * 2001-02-06 2003-05-13 Taiwan Semiconductor Manufacturing Company Modified pad for copper/low-k
KR100728945B1 (ko) * 2001-06-27 2007-06-15 주식회사 하이닉스반도체 금속라인의 형성방법
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6960831B2 (en) 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US20050224987A1 (en) * 2004-04-07 2005-10-13 Hortaleza Edgardo R Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits
KR100617045B1 (ko) * 2004-12-21 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자의 베리어 금속막 형성방법
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置
JP2018064026A (ja) * 2016-10-12 2018-04-19 富士電機株式会社 半導体装置
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US20220336216A1 (en) * 2021-04-20 2022-10-20 Applied Materials, Inc. Helium-free silicon formation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4745089A (en) * 1987-06-11 1988-05-17 General Electric Company Self-aligned barrier metal and oxidation mask method
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US5291058A (en) * 1989-04-19 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device silicon via fill formed in multiple dielectric layers
JPH06105726B2 (ja) * 1989-10-13 1994-12-21 三菱電機株式会社 半導体集積回路装置
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
JP2596331B2 (ja) * 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR0145649B1 (ko) 1998-11-02
US5523626A (en) 1996-06-04
JPH0778821A (ja) 1995-03-20
US5994214A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
JP2596331B2 (ja) 半導体装置およびその製造方法
US6897570B2 (en) Semiconductor device and method of manufacturing same
JP4224434B2 (ja) 半導体装置及びその製造方法
JP4434606B2 (ja) 半導体装置、半導体装置の製造方法
JP2003031575A (ja) 半導体装置及びその製造方法
JPH08293523A (ja) 半導体装置およびその製造方法
JPH04332152A (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2011216771A (ja) 半導体装置およびその製造方法
JP3365495B2 (ja) 半導体装置およびその製造方法
US8623759B2 (en) Method for manufacturing semiconductor device
JP2007214349A (ja) 半導体装置
JP3602024B2 (ja) 半導体装置及びその製造方法
JP3106493B2 (ja) 半導体装置
JP2600593B2 (ja) 半導体装置およびその製造方法
TWI228815B (en) Semiconductor integrated device
JP3519715B2 (ja) 半導体装置
JPH06177200A (ja) 半導体集積回路装置の形成方法
JP2004247522A (ja) 半導体装置及びその製造方法
JPH0778789A (ja) 半導体装置の製造方法
JPH11121458A (ja) 半導体装置
JP2006261552A (ja) 半導体装置及びその製造方法
JPH05102152A (ja) 半導体装置
JPH04196486A (ja) 半導体装置
JP2723023B2 (ja) 半導体装置およびその製造方法
JPH05175196A (ja) 半導体装置の配線構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961112