JPH0778789A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0778789A JPH0778789A JP5222960A JP22296093A JPH0778789A JP H0778789 A JPH0778789 A JP H0778789A JP 5222960 A JP5222960 A JP 5222960A JP 22296093 A JP22296093 A JP 22296093A JP H0778789 A JPH0778789 A JP H0778789A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- titanium
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】ボンディング・パッド部が形成される上層配線
とこの上層配線の下地となる層間絶縁膜との密着性が良
く，かつこの上層配線と下層配線層とのコンタクト抵抗
が低く抑えることが可能な半導体装置の製造方法を提供
する。 【構成】Ｎ+ 型拡散層１０３等の下層配線層が形成され
た後、シラン系ガスとＮ2 Ｏガスとを原料にしたプラズ
マＣＶＤ法による酸化シリコン膜からなる層間絶縁膜１
０５が形成される。コンタクト孔１０６が形成された
後、チタン膜１０７，窒化チタン膜１０８が堆積され、
所定条件のＲＴＡが施され、コンタクト孔１０６底部に
チタンシリサイド膜１０９が形成される。少なくともア
ルミ合金膜１１０が堆積された後、所定のパターニング
により少なくとも上記３層が積層された構造の上層配線
が形成される。
とこの上層配線の下地となる層間絶縁膜との密着性が良
く，かつこの上層配線と下層配線層とのコンタクト抵抗
が低く抑えることが可能な半導体装置の製造方法を提供
する。 【構成】Ｎ+ 型拡散層１０３等の下層配線層が形成され
た後、シラン系ガスとＮ2 Ｏガスとを原料にしたプラズ
マＣＶＤ法による酸化シリコン膜からなる層間絶縁膜１
０５が形成される。コンタクト孔１０６が形成された
後、チタン膜１０７，窒化チタン膜１０８が堆積され、
所定条件のＲＴＡが施され、コンタクト孔１０６底部に
チタンシリサイド膜１０９が形成される。少なくともア
ルミ合金膜１１０が堆積された後、所定のパターニング
により少なくとも上記３層が積層された構造の上層配線
が形成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にボンディング・パッド部が設けられ
る上層配線とその製造方法に関する。
造方法に関し、特にボンディング・パッド部が設けられ
る上層配線とその製造方法に関する。
【０００２】
【従来の技術】シリコン基板に形成された半導体装置
は、シリコン基板表面もしくはシリコン基板上に形成さ
れた下層配線層（拡散層，下層配線等）と、これらを覆
う層間絶縁膜と、層間絶縁膜に設けられた下層配線層に
達する接続孔（コンタクト孔）と、上層配線と、上層配
線および層間絶縁膜を覆う表面保護膜と、表面保護膜に
設けられた上層配線に達する開口部を含んでなるボンデ
ィング・パッド部とを有している。半導体素子は、拡散
層のみ（この場合の下層配線層は拡散層のみからな
る），もしくは拡散層と下層配線とにより（この場合の
下層配線層は拡散層と下層配線とからなる）形成されて
いる。下層配線層が拡散層と下層配線とからなる場合に
は、上層配線と下層配線層とを接続するコンタクト孔
は、少なくとも上層配線と下層配線とを接続するコンタ
クト孔を有している。上記半導体装置は、パッケージに
搭載され、さらにこのパッケージの複数の外部リード部
と所望の電気的接続が行なわれている。上記上層配線に
設けられたその面積が１００μｍ□程度の大きさの複数
のボンディング・パッド部は、アルミ線あるいは金線か
らなるボンディング線によりそれぞれの外部リード部と
結線されている。
は、シリコン基板表面もしくはシリコン基板上に形成さ
れた下層配線層（拡散層，下層配線等）と、これらを覆
う層間絶縁膜と、層間絶縁膜に設けられた下層配線層に
達する接続孔（コンタクト孔）と、上層配線と、上層配
線および層間絶縁膜を覆う表面保護膜と、表面保護膜に
設けられた上層配線に達する開口部を含んでなるボンデ
ィング・パッド部とを有している。半導体素子は、拡散
層のみ（この場合の下層配線層は拡散層のみからな
る），もしくは拡散層と下層配線とにより（この場合の
下層配線層は拡散層と下層配線とからなる）形成されて
いる。下層配線層が拡散層と下層配線とからなる場合に
は、上層配線と下層配線層とを接続するコンタクト孔
は、少なくとも上層配線と下層配線とを接続するコンタ
クト孔を有している。上記半導体装置は、パッケージに
搭載され、さらにこのパッケージの複数の外部リード部
と所望の電気的接続が行なわれている。上記上層配線に
設けられたその面積が１００μｍ□程度の大きさの複数
のボンディング・パッド部は、アルミ線あるいは金線か
らなるボンディング線によりそれぞれの外部リード部と
結線されている。
【０００３】半導体装置の高集積化を実現するために、
例えば上層配線等の線幅が縮小されている。これに伴な
い、コンタクト孔の底部においては、上層配線と下層配
線層との間にバリア層が設けられている。これは、上層
配線を構成する導電体膜と下層配線層を構成する導電体
物質との相互拡散を抑制するためである。また、例えば
アルミ系金属を主体とする上層配線は、ストレス・マイ
グレーション耐性（およびエレクトロ・マイグレーショ
ン耐性）を向上させるため、高融点金属膜もしくは高融
点金属合金膜とアルミ系金属膜との積層膜により構成さ
れている。この場合、高融点金属膜もしくは高融点金属
合金膜が層間絶縁膜の上面と直接に接触している。この
ような積層構造からなる上層配線では、ボンディング・
パッド部に外部リードと接続するための（アルミ線ある
いは金線からなる）ボンディング線の結線を行なう際の
配慮が必要である。これは層間絶縁膜と上層配線を構成
する上記高融点金属膜もしくは高融点金属合金膜との密
着性に関する点であり、上記ボンディング・パッド部に
超音波振動を加えながら上記ボンディング線の結線を行
なうときにこの部分の上層配線が層間絶縁膜から剥れる
ことがある。この問題に対する解決策の１つが、例え
ば、特開平３−１２７８４３号公報に開示されている。
例えば上層配線等の線幅が縮小されている。これに伴な
い、コンタクト孔の底部においては、上層配線と下層配
線層との間にバリア層が設けられている。これは、上層
配線を構成する導電体膜と下層配線層を構成する導電体
物質との相互拡散を抑制するためである。また、例えば
アルミ系金属を主体とする上層配線は、ストレス・マイ
グレーション耐性（およびエレクトロ・マイグレーショ
ン耐性）を向上させるため、高融点金属膜もしくは高融
点金属合金膜とアルミ系金属膜との積層膜により構成さ
れている。この場合、高融点金属膜もしくは高融点金属
合金膜が層間絶縁膜の上面と直接に接触している。この
ような積層構造からなる上層配線では、ボンディング・
パッド部に外部リードと接続するための（アルミ線ある
いは金線からなる）ボンディング線の結線を行なう際の
配慮が必要である。これは層間絶縁膜と上層配線を構成
する上記高融点金属膜もしくは高融点金属合金膜との密
着性に関する点であり、上記ボンディング・パッド部に
超音波振動を加えながら上記ボンディング線の結線を行
なうときにこの部分の上層配線が層間絶縁膜から剥れる
ことがある。この問題に対する解決策の１つが、例え
ば、特開平３−１２７８４３号公報に開示されている。
【０００４】半導体装置の断面図である図６を参照する
と、上記公開公報記載の半導体装置の構造は、以下のよ
うになっている。半導体基板２０１表面には、フィール
ド酸化膜２０２が設けられている。このフィールド酸化
膜２０２を覆う層間絶縁膜は、フィールド酸化膜を直接
に覆うＢＰＳＧ膜２３１とＴＥＯＳ酸化膜２３２との積
層膜からなる。層間絶縁膜上には上層配線が設けられて
いる。この上層配線は、ＴＥＯＳ酸化膜２３２上面に直
接に接触する窒化チタン膜２０８とアルミ膜２３３との
積層膜からなる。この上層配線は表面保護膜２１１に覆
われ、表面保護膜２１１に設けられたアルミ膜２３３に
達する開口部を含んでなるボンディング・パッド部２１
２が設けられている。このような構造により、上述のボ
ンディング線の結線時のボンディング・パッド部２１２
での上層配線の層間絶縁膜からの剥れが防止される。ま
た、層間絶縁膜の上層部分をＴＥＯＳ酸化膜２３２にす
ることにより、窒化チタン膜２０８と層間絶縁膜との密
着性は高くなると記述している。
と、上記公開公報記載の半導体装置の構造は、以下のよ
うになっている。半導体基板２０１表面には、フィール
ド酸化膜２０２が設けられている。このフィールド酸化
膜２０２を覆う層間絶縁膜は、フィールド酸化膜を直接
に覆うＢＰＳＧ膜２３１とＴＥＯＳ酸化膜２３２との積
層膜からなる。層間絶縁膜上には上層配線が設けられて
いる。この上層配線は、ＴＥＯＳ酸化膜２３２上面に直
接に接触する窒化チタン膜２０８とアルミ膜２３３との
積層膜からなる。この上層配線は表面保護膜２１１に覆
われ、表面保護膜２１１に設けられたアルミ膜２３３に
達する開口部を含んでなるボンディング・パッド部２１
２が設けられている。このような構造により、上述のボ
ンディング線の結線時のボンディング・パッド部２１２
での上層配線の層間絶縁膜からの剥れが防止される。ま
た、層間絶縁膜の上層部分をＴＥＯＳ酸化膜２３２にす
ることにより、窒化チタン膜２０８と層間絶縁膜との密
着性は高くなると記述している。
【０００５】
【発明が解決しようとする課題】上記公開公報記載の半
導体装置は、上層配線のボンディング・パッド部にボン
ディング線を結線する際に、上層配線が層間絶縁膜から
剥れるという問題は解決する。このような構造の上層配
線では、層間絶縁膜に設けられた下層配線層に達するコ
ンタクト孔の底部において、上層配線を構成する窒化チ
タン膜が下層配線層と直接に接触する構造になってい
る。しかしながらこの場合、窒化チタン膜の無い場合に
比べて、コンタクト孔を介して接続されるこの上層配線
と下層配線層とのコンタクト抵抗が２桁前後高くなる。
導体装置は、上層配線のボンディング・パッド部にボン
ディング線を結線する際に、上層配線が層間絶縁膜から
剥れるという問題は解決する。このような構造の上層配
線では、層間絶縁膜に設けられた下層配線層に達するコ
ンタクト孔の底部において、上層配線を構成する窒化チ
タン膜が下層配線層と直接に接触する構造になってい
る。しかしながらこの場合、窒化チタン膜の無い場合に
比べて、コンタクト孔を介して接続されるこの上層配線
と下層配線層とのコンタクト抵抗が２桁前後高くなる。
【０００６】コンタクト抵抗の上昇を抑える方法とし
て、層間絶縁膜の上面に直接に接触するチタン膜，窒化
チタン膜およびアルミ系金属膜からなる３層の積層膜を
少なくとも含んだ構造で上層配線を構成する方法がとら
れている。この３層積層構造を含んだ上層配線では、層
間絶縁膜に設けられた下層配線層に達するコンタクト孔
の底部において、上層配線を構成するチタン膜もしくは
（チタンと下層配線層を構成する導電体物質との）チタ
ン合金膜が下層配線層と直接に接触する構造になってお
り、窒化チタン膜は下層配線層と直接に接触しない構造
になっている。このため、コンタクト抵抗の上昇は抑制
される。ところがこのような３層積層構造を含んだ上層
配線では、先に述べた上層配線のボンディング・パッド
部へボンディング線を結線する際に上層配線が層間絶縁
膜から剥れるという問題が、極めて顕著になる。
て、層間絶縁膜の上面に直接に接触するチタン膜，窒化
チタン膜およびアルミ系金属膜からなる３層の積層膜を
少なくとも含んだ構造で上層配線を構成する方法がとら
れている。この３層積層構造を含んだ上層配線では、層
間絶縁膜に設けられた下層配線層に達するコンタクト孔
の底部において、上層配線を構成するチタン膜もしくは
（チタンと下層配線層を構成する導電体物質との）チタ
ン合金膜が下層配線層と直接に接触する構造になってお
り、窒化チタン膜は下層配線層と直接に接触しない構造
になっている。このため、コンタクト抵抗の上昇は抑制
される。ところがこのような３層積層構造を含んだ上層
配線では、先に述べた上層配線のボンディング・パッド
部へボンディング線を結線する際に上層配線が層間絶縁
膜から剥れるという問題が、極めて顕著になる。
【０００７】本発明の目的は、ボンディング・パッド部
が形成される上層配線とこの上層配線の下地となる層間
絶縁膜との密着性が良く，かつこの上層配線と下層配線
層とのコンタクト抵抗が低く抑えることが可能な半導体
装置（特に、上層配線の組成構造と層間絶縁膜の組成構
造との組合せ）の製造方法を提供することにある。
が形成される上層配線とこの上層配線の下地となる層間
絶縁膜との密着性が良く，かつこの上層配線と下層配線
層とのコンタクト抵抗が低く抑えることが可能な半導体
装置（特に、上層配線の組成構造と層間絶縁膜の組成構
造との組合せ）の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板の表面に選択的にフィールド酸
化膜を形成する工程と、少なくとも上記シリコン基板表
面に下層配線層を形成する工程と、少なくともその上面
がシラン系ガスおよび１酸化２窒素ガスを原料にしたプ
ラズマＣＶＤ法により形成される酸化シリコン膜からな
る層間絶縁膜を全面に形成する工程と、所定の個所の上
記層間絶縁膜のエッチングを行ない、上記下層配線層に
達する接続孔を形成する工程と、全面にチタン膜と窒化
チタン膜とを順次形成し、熱処理を行なう工程と、全面
に少なくともアルミ系金属膜を形成する工程と、所定の
個所の少なくとも上記アルミ系金属膜，上記窒化チタン
膜および上記チタン膜を順次エッチングして上層配線を
形成する工程と、全面に表面保護膜を形成し、所定の個
所のこの表面保護膜をエッチングして上記上層配線に達
する開口部を形成する工程とを有する。
造方法は、シリコン基板の表面に選択的にフィールド酸
化膜を形成する工程と、少なくとも上記シリコン基板表
面に下層配線層を形成する工程と、少なくともその上面
がシラン系ガスおよび１酸化２窒素ガスを原料にしたプ
ラズマＣＶＤ法により形成される酸化シリコン膜からな
る層間絶縁膜を全面に形成する工程と、所定の個所の上
記層間絶縁膜のエッチングを行ない、上記下層配線層に
達する接続孔を形成する工程と、全面にチタン膜と窒化
チタン膜とを順次形成し、熱処理を行なう工程と、全面
に少なくともアルミ系金属膜を形成する工程と、所定の
個所の少なくとも上記アルミ系金属膜，上記窒化チタン
膜および上記チタン膜を順次エッチングして上層配線を
形成する工程と、全面に表面保護膜を形成し、所定の個
所のこの表面保護膜をエッチングして上記上層配線に達
する開口部を形成する工程とを有する。
【０００９】
【実施例】本発明の実施例の説明に先だって、本発明に
到る技術的な検討の過程を説明する。
到る技術的な検討の過程を説明する。
【００１０】本発明者らは、層間絶縁膜の上面に直接に
接触するチタン膜，窒化チタン膜およびアルミ系金属膜
からなる３層の積層膜を少なくとも含んだ構造からなる
上層配線でのボンディング・パッド部へボンディング線
を結線する際に、上層配線が層間絶縁膜から剥れるやす
くなる原因を究明した。さらに、層間絶縁膜の構成材料
および製造方法の選択と、チタン膜および窒化チタン膜
を堆積してからの熱処理とにより、上記構造の上層配線
でも実用に耐えるものが得られるに至り、その結果を１
９９３年春季，第４０回応用物理学関係連合講演会，講
演予稿集，第６７１頁（講演番号２９ｐ−ＺＹ−３）に
おいて報告した。その内容の概要を、図１，図２および
図３を参照して説明する。
接触するチタン膜，窒化チタン膜およびアルミ系金属膜
からなる３層の積層膜を少なくとも含んだ構造からなる
上層配線でのボンディング・パッド部へボンディング線
を結線する際に、上層配線が層間絶縁膜から剥れるやす
くなる原因を究明した。さらに、層間絶縁膜の構成材料
および製造方法の選択と、チタン膜および窒化チタン膜
を堆積してからの熱処理とにより、上記構造の上層配線
でも実用に耐えるものが得られるに至り、その結果を１
９９３年春季，第４０回応用物理学関係連合講演会，講
演予稿集，第６７１頁（講演番号２９ｐ−ＺＹ−３）に
おいて報告した。その内容の概要を、図１，図２および
図３を参照して説明する。
【００１１】まず、第１の段階として、剥れの測定を行
なった。直接的な剥れの測定には、ＭＩＬスペクック，
方法２０１１．４ボンドの強さ（破壊的ボンド引張り試
験）に依る剥れ発生率の測定を採用した。
なった。直接的な剥れの測定には、ＭＩＬスペクック，
方法２０１１．４ボンドの強さ（破壊的ボンド引張り試
験）に依る剥れ発生率の測定を採用した。
【００１２】この測定用の試料の一部は、次のように形
成される。シリコン基板表面にフィールド酸化膜が形成
され、このフィールド酸化膜を覆う層間絶縁膜が堆積さ
れる。層間絶縁膜としては通常多用されている２種類
（Ａ；ＴＥＯＳを原料の１つとした減圧ＣＶＤ法（ＬＰ
ＣＶＤ法）によるＢＰＳＧ膜，Ｂ；ＴＥＯＳを原料の１
つとしたプラズマＣＶＤ法による酸化シリコン膜）を採
用する。全面にチタン膜と窒化チタン膜とが堆積され
る。その後、６５０℃の窒素雰囲気での３０秒の急速熱
処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎ
ｇ；ＲＴＡ）が行なわれる試料と行なわれない試料とが
形成される。アルミ−シリコン−銅からなるアルミ合金
膜が全面に堆積された後、これらアルミ合金膜，窒化チ
タン膜およびチタン膜が順次エッチングされ、所定の上
層配線が形成される。表面保護膜が形成された後、上層
配線に達する開口部がこの表面保護膜に形成され、この
開口部とこれにより露出された上層配線とからなるボン
ディング・パッド部が形成される。その後、このボンデ
ィング・パッド部にボンディング線が結線される。ボン
ディング線としてアルミ線が用いられ，ボンディング方
法としては超音波ボンディングが用いられる。上記試料
に対して、上記測定方法に依る剥れ発生率を比較する
と、Ａ（ＲＴＡ有り）：Ｂ（ＲＴＡ有り）：Ｂ（ＲＴＡ
無し）＝７．１％：４．９％：０．７％という結果を得
た。層間絶縁膜がＢからなる場合、ＲＴＡを行なうと剥
れやすくなる。層間絶縁膜がＡからなる場合も、同様の
傾向がある。この第１段階の残りの試料としては、層間
絶縁膜に別の層間絶縁膜（Ｃ；シラン系ガスおよび１酸
化２窒素（Ｎ2 Ｏ）ガスを原料にしたプラズマＣＶＤ法
による酸化シリコン膜）を採用した。ＲＴＡ有りのこの
試料では、上記方法による剥れ発生率が０．０％であっ
た。
成される。シリコン基板表面にフィールド酸化膜が形成
され、このフィールド酸化膜を覆う層間絶縁膜が堆積さ
れる。層間絶縁膜としては通常多用されている２種類
（Ａ；ＴＥＯＳを原料の１つとした減圧ＣＶＤ法（ＬＰ
ＣＶＤ法）によるＢＰＳＧ膜，Ｂ；ＴＥＯＳを原料の１
つとしたプラズマＣＶＤ法による酸化シリコン膜）を採
用する。全面にチタン膜と窒化チタン膜とが堆積され
る。その後、６５０℃の窒素雰囲気での３０秒の急速熱
処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎ
ｇ；ＲＴＡ）が行なわれる試料と行なわれない試料とが
形成される。アルミ−シリコン−銅からなるアルミ合金
膜が全面に堆積された後、これらアルミ合金膜，窒化チ
タン膜およびチタン膜が順次エッチングされ、所定の上
層配線が形成される。表面保護膜が形成された後、上層
配線に達する開口部がこの表面保護膜に形成され、この
開口部とこれにより露出された上層配線とからなるボン
ディング・パッド部が形成される。その後、このボンデ
ィング・パッド部にボンディング線が結線される。ボン
ディング線としてアルミ線が用いられ，ボンディング方
法としては超音波ボンディングが用いられる。上記試料
に対して、上記測定方法に依る剥れ発生率を比較する
と、Ａ（ＲＴＡ有り）：Ｂ（ＲＴＡ有り）：Ｂ（ＲＴＡ
無し）＝７．１％：４．９％：０．７％という結果を得
た。層間絶縁膜がＢからなる場合、ＲＴＡを行なうと剥
れやすくなる。層間絶縁膜がＡからなる場合も、同様の
傾向がある。この第１段階の残りの試料としては、層間
絶縁膜に別の層間絶縁膜（Ｃ；シラン系ガスおよび１酸
化２窒素（Ｎ2 Ｏ）ガスを原料にしたプラズマＣＶＤ法
による酸化シリコン膜）を採用した。ＲＴＡ有りのこの
試料では、上記方法による剥れ発生率が０．０％であっ
た。
【００１３】その結果、層間絶縁膜の上面に直接に接触
するチタン膜，窒化チタン膜およびアルミ系金属膜から
なる３層の積層膜を少なくとも含んだ構造からなる上層
配線を採用しても、層間絶縁膜としてはシラン系ガスお
よびＮ2 Ｏガスを原料にしたプラズマＣＶＤ法による酸
化シリコン膜を用い、チタン膜と窒化チタン膜とを堆積
した後にＲＴＡを行なうことにより、実用に耐えられる
半導体装置が得られることが明らかになった。なお、こ
の試料では、上記２種類の層間絶縁膜の試料とは逆に、
ＲＴＡ無しのものの方が剥れ発生率は高かった。
するチタン膜，窒化チタン膜およびアルミ系金属膜から
なる３層の積層膜を少なくとも含んだ構造からなる上層
配線を採用しても、層間絶縁膜としてはシラン系ガスお
よびＮ2 Ｏガスを原料にしたプラズマＣＶＤ法による酸
化シリコン膜を用い、チタン膜と窒化チタン膜とを堆積
した後にＲＴＡを行なうことにより、実用に耐えられる
半導体装置が得られることが明らかになった。なお、こ
の試料では、上記２種類の層間絶縁膜の試料とは逆に、
ＲＴＡ無しのものの方が剥れ発生率は高かった。
【００１４】上述のように、ボンディング・パッド部を
形成し，ボンディング線を結線した試料に対して剥れを
測定するのでは、試作時間等も長くなり，不経済であ
る。そのため、別の簡便な試料を作成し、別の方法での
測定を行なうことにした。本発明者らは、この剥れ発生
率は、スクラッチテストにおける剥れ発生時加重との相
関が強く，スクラッチテストにおける剥れ発生時加重が
５３ｇ以上の値であれば実用上問題無いという結果を得
たため、剥れの測定をこの方法で代用することにした。
形成し，ボンディング線を結線した試料に対して剥れを
測定するのでは、試作時間等も長くなり，不経済であ
る。そのため、別の簡便な試料を作成し、別の方法での
測定を行なうことにした。本発明者らは、この剥れ発生
率は、スクラッチテストにおける剥れ発生時加重との相
関が強く，スクラッチテストにおける剥れ発生時加重が
５３ｇ以上の値であれば実用上問題無いという結果を得
たため、剥れの測定をこの方法で代用することにした。
【００１５】半導体装置の断面図である図１を参照する
と、スクラッチテストに用いた試料の構造は、以下のよ
うになっている。Ｐ型シリコン基板１０１表面にはフィ
ールド酸化膜１０２が設けられ、このフィールド酸化膜
１０２は膜厚約６００ｎｍの層間絶縁膜１２５により覆
われている。この層間絶縁膜１２５は、上述の剥れ発生
率に使用した試料と同様に、Ａ，Ｂ，Ｃの３種類であ
る。この層間絶縁膜１２５は、スパッタリングおよび反
応性スパッタリングにより連続して堆積された膜厚３０
ｎｍ程度のチタン膜１０７および膜厚１００ｎｍ程度の
窒化チタン膜１０８により覆われている。これらの試料
は、窒化チタン膜１０８が成膜された後、上記条件のＲ
ＴＡを行なうものと行なわないものとが形成される。上
記試料に対するスクラッチテストによる剥れ発生加重の
結果の一例は、Ａ（ＲＴＡ有り）：Ｂ（ＲＴＡ有り）：
Ｂ（ＲＴＡ有り）＝４０．０ｇ：５０．２ｇ：６３．８
ｇとなった。
と、スクラッチテストに用いた試料の構造は、以下のよ
うになっている。Ｐ型シリコン基板１０１表面にはフィ
ールド酸化膜１０２が設けられ、このフィールド酸化膜
１０２は膜厚約６００ｎｍの層間絶縁膜１２５により覆
われている。この層間絶縁膜１２５は、上述の剥れ発生
率に使用した試料と同様に、Ａ，Ｂ，Ｃの３種類であ
る。この層間絶縁膜１２５は、スパッタリングおよび反
応性スパッタリングにより連続して堆積された膜厚３０
ｎｍ程度のチタン膜１０７および膜厚１００ｎｍ程度の
窒化チタン膜１０８により覆われている。これらの試料
は、窒化チタン膜１０８が成膜された後、上記条件のＲ
ＴＡを行なうものと行なわないものとが形成される。上
記試料に対するスクラッチテストによる剥れ発生加重の
結果の一例は、Ａ（ＲＴＡ有り）：Ｂ（ＲＴＡ有り）：
Ｂ（ＲＴＡ有り）＝４０．０ｇ：５０．２ｇ：６３．８
ｇとなった。
【００１６】次に、第２の段階として、本発明者等は、
剥れの原因の追求を行なった。上記構造の試料のチタン
膜１０７と層間絶縁膜１２５との界面に、この界面が剥
れやすくなるなんらかの脆弱物質が生成されるのではな
いかと考えた。本発明者等は、チタン燐（ＴｉＰ）を形
成する結合エネルギーを持った燐，酸化チタン（ＴｉＯ
X （Ｘ＝２−α））を形成する結合エネルギーを持った
酸素，およびチタンシリサイド（ＴｉＳｉY ）を形成す
る結合エネルギーを持ったシリコンについて、Ｘ線光電
子分光法（Ｘ−ｒａｙ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ；ＸＰＳ）による測定を行なった。その
結果、ＴｉＰは検出されなかったが、ＴｉＯX およびＴ
ｉＳｉY の存在は確認された。例えば、ＸＰＳによる酸
素のエネルギー・スペクトル分布のグラフである図２を
参照すると、層間絶縁膜１２５がＡ（ＴＥＯＳを原料の
１つとした減圧ＣＶＤ法（ＬＰＣＶＤ法）によるＢＰＳ
Ｇ膜）であり、ＲＴＡを行なった場合、チタン膜１０７
中には結合エネルギーが約５３１ｅＶの酸素（すなわち
ＴｉＯX となる酸素）が存在する。なお、ＢＰＳＧ膜中
の結合エネルギーが約５３６ｅＶの酸素はＳｉＯ2 とな
る酸素であり、このエネルギーの酸素は、メタルである
チタン膜１０７の存在による影響を受けて、チャージシ
フトを起している。
剥れの原因の追求を行なった。上記構造の試料のチタン
膜１０７と層間絶縁膜１２５との界面に、この界面が剥
れやすくなるなんらかの脆弱物質が生成されるのではな
いかと考えた。本発明者等は、チタン燐（ＴｉＰ）を形
成する結合エネルギーを持った燐，酸化チタン（ＴｉＯ
X （Ｘ＝２−α））を形成する結合エネルギーを持った
酸素，およびチタンシリサイド（ＴｉＳｉY ）を形成す
る結合エネルギーを持ったシリコンについて、Ｘ線光電
子分光法（Ｘ−ｒａｙ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ；ＸＰＳ）による測定を行なった。その
結果、ＴｉＰは検出されなかったが、ＴｉＯX およびＴ
ｉＳｉY の存在は確認された。例えば、ＸＰＳによる酸
素のエネルギー・スペクトル分布のグラフである図２を
参照すると、層間絶縁膜１２５がＡ（ＴＥＯＳを原料の
１つとした減圧ＣＶＤ法（ＬＰＣＶＤ法）によるＢＰＳ
Ｇ膜）であり、ＲＴＡを行なった場合、チタン膜１０７
中には結合エネルギーが約５３１ｅＶの酸素（すなわち
ＴｉＯX となる酸素）が存在する。なお、ＢＰＳＧ膜中
の結合エネルギーが約５３６ｅＶの酸素はＳｉＯ2 とな
る酸素であり、このエネルギーの酸素は、メタルである
チタン膜１０７の存在による影響を受けて、チャージシ
フトを起している。
【００１７】ＴｉＯX となる酸素のＸＰＳ強度（１秒間
当りのカウント数（ＣＰＳ））とスクラッチテストの剥
れ発生加重との関係を示すグラフである図３を参照する
と、チタン膜１０７と層間絶縁膜１２５との界面に形成
されたＴｉＯX の量が少ないほどスクラッチテストの剥
れ発生加重が大きいということが、明らかになった。ま
た、ＭＩＬスペクック，方法２０１１．４ボンドの強さ
（破壊的ボンド引張り試験）に依るＲＴＡ前後での剥れ
発生率の測定結果（層間絶縁膜がＡ，Ｂの場合にはＲＴ
Ａを行なうと剥れ発生率が高くなり、層間絶縁膜がＣの
場合にはＲＴＡを行なうと剥れ発生率が低くなる）とも
良く一致した。すなわち、層間絶縁膜がＡ，Ｂの場合に
はＲＴＡを行なうと層間絶縁膜１２５とチタン膜１０７
との界面でのＴｉＯX が増加するが、層間絶縁膜がＣの
場合にはＲＴＡを行なうと（その原因は現段階では明ら
かではないが）層間絶縁膜１２５とチタン膜１０７との
界面でのＴｉＯX が減少する。なお、上記界面に形成さ
れるチタンシリサイドとスクラッチテストの剥れ発生加
重とには、相関が無いことも明らかになった。
当りのカウント数（ＣＰＳ））とスクラッチテストの剥
れ発生加重との関係を示すグラフである図３を参照する
と、チタン膜１０７と層間絶縁膜１２５との界面に形成
されたＴｉＯX の量が少ないほどスクラッチテストの剥
れ発生加重が大きいということが、明らかになった。ま
た、ＭＩＬスペクック，方法２０１１．４ボンドの強さ
（破壊的ボンド引張り試験）に依るＲＴＡ前後での剥れ
発生率の測定結果（層間絶縁膜がＡ，Ｂの場合にはＲＴ
Ａを行なうと剥れ発生率が高くなり、層間絶縁膜がＣの
場合にはＲＴＡを行なうと剥れ発生率が低くなる）とも
良く一致した。すなわち、層間絶縁膜がＡ，Ｂの場合に
はＲＴＡを行なうと層間絶縁膜１２５とチタン膜１０７
との界面でのＴｉＯX が増加するが、層間絶縁膜がＣの
場合にはＲＴＡを行なうと（その原因は現段階では明ら
かではないが）層間絶縁膜１２５とチタン膜１０７との
界面でのＴｉＯX が減少する。なお、上記界面に形成さ
れるチタンシリサイドとスクラッチテストの剥れ発生加
重とには、相関が無いことも明らかになった。
【００１８】次に、本発明について図面を参照して説明
する。本発明は、上記報告の結果，結論に基ずくもので
ある。
する。本発明は、上記報告の結果，結論に基ずくもので
ある。
【００１９】半導体装置の製造工程の断面図である図４
を参照すると、本発明の一実施例は、以下のように製造
される。
を参照すると、本発明の一実施例は、以下のように製造
される。
【００２０】まず、Ｐ型シリコン基板１０１表面には選
択的に素子分離用のフィールド酸化膜１０２が形成さ
れ、ゲート電極（図示せず）が形成された後、Ｎ+ 型拡
散層１０３が形成される。本実施例における下層配線層
は、このＮ+ 型拡散層１０３とゲート電極とからなる。
熱酸化等により、このＮ+ 型拡散層１０３等の表面を覆
うシリコン酸化膜１０４が形成される。シラン系ガスと
Ｎ2 Ｏガスとを原料にしたプラズマＣＶＤ法により、膜
厚約６００ｎｍの酸化シリコン膜からなる層間絶縁膜１
０５が堆積される〔図４（ａ）〕。
択的に素子分離用のフィールド酸化膜１０２が形成さ
れ、ゲート電極（図示せず）が形成された後、Ｎ+ 型拡
散層１０３が形成される。本実施例における下層配線層
は、このＮ+ 型拡散層１０３とゲート電極とからなる。
熱酸化等により、このＮ+ 型拡散層１０３等の表面を覆
うシリコン酸化膜１０４が形成される。シラン系ガスと
Ｎ2 Ｏガスとを原料にしたプラズマＣＶＤ法により、膜
厚約６００ｎｍの酸化シリコン膜からなる層間絶縁膜１
０５が堆積される〔図４（ａ）〕。
【００２１】次に、所定の個所の層間絶縁膜１０５がエ
ッチングされ、Ｎ+ 型拡散層１０３等に達する接続孔で
あるコンタクト孔１０６が形成される。次に、スパッタ
リング，および反応性スパッタリングにより、全面に３
０ｎｍ程度の膜厚のチタン膜１０７と、１００ｎｍ程度
の膜厚の窒化チタン膜１０７とが連続的に堆積される
〔図４（ｂ）〕。
ッチングされ、Ｎ+ 型拡散層１０３等に達する接続孔で
あるコンタクト孔１０６が形成される。次に、スパッタ
リング，および反応性スパッタリングにより、全面に３
０ｎｍ程度の膜厚のチタン膜１０７と、１００ｎｍ程度
の膜厚の窒化チタン膜１０７とが連続的に堆積される
〔図４（ｂ）〕。
【００２２】次に、窒素雰囲気，６５０℃，３０秒のＲ
ＴＡが行なれる。これにより、例えばＮ+ 型拡散層１０
３に達するコンタクト孔１０６底部では、このＮ+ 型拡
散層１０３とチタン膜１０７との界面に、チタンシリサ
イド膜１０９が形成される〔図４（ｃ）〕。このとき、
コンタクト孔１０６底部において、と窒化チタン膜１０
８との間にチタン膜１０７が残存するか否かわ、成膜時
のチタン膜１０７の膜厚とＲＴＡの条件とに依存する。
ＴＡが行なれる。これにより、例えばＮ+ 型拡散層１０
３に達するコンタクト孔１０６底部では、このＮ+ 型拡
散層１０３とチタン膜１０７との界面に、チタンシリサ
イド膜１０９が形成される〔図４（ｃ）〕。このとき、
コンタクト孔１０６底部において、と窒化チタン膜１０
８との間にチタン膜１０７が残存するか否かわ、成膜時
のチタン膜１０７の膜厚とＲＴＡの条件とに依存する。
【００２３】続いて、全面にアルミ系金属膜である所定
膜厚のアルミ合金膜１１０が堆積される。さらに目的に
応じて、このアルミ合金膜１１０を覆う高融点金属膜も
しくは高融点金属合金膜を全面に堆積してもよい。次
に、上記アルミ合金膜１１０，窒化チタン膜１０８，チ
タン膜１０７が順次エッチングされ、これらの積層膜か
らなる所望の形状を有する上層配線が形成される。次
に、全面に表面保護膜１１１が堆積される。水素雰囲気
でのアルミ・アロイ処理は、この表面保護膜１１１の成
膜の前もしくは後に行なわれる。続いて、この表面保護
膜１１１の所定の部分には上層配線に達する１００μｍ
□程度の大きさの開口部が形成され、この開口部とこれ
により露出した上層配線とからなるボンディング・パッ
ド部１１２が形成され、本実施例の半導体装置が得られ
る〔図４（ｄ）〕。
膜厚のアルミ合金膜１１０が堆積される。さらに目的に
応じて、このアルミ合金膜１１０を覆う高融点金属膜も
しくは高融点金属合金膜を全面に堆積してもよい。次
に、上記アルミ合金膜１１０，窒化チタン膜１０８，チ
タン膜１０７が順次エッチングされ、これらの積層膜か
らなる所望の形状を有する上層配線が形成される。次
に、全面に表面保護膜１１１が堆積される。水素雰囲気
でのアルミ・アロイ処理は、この表面保護膜１１１の成
膜の前もしくは後に行なわれる。続いて、この表面保護
膜１１１の所定の部分には上層配線に達する１００μｍ
□程度の大きさの開口部が形成され、この開口部とこれ
により露出した上層配線とからなるボンディング・パッ
ド部１１２が形成され、本実施例の半導体装置が得られ
る〔図４（ｄ）〕。
【００２４】上記一実施例では、上層配線を構成するチ
タン膜１０７が層間絶縁膜１０５の上面に直接に接触し
ている。図４（ｃ）の段階でのスクラッチテストにおけ
る剥れ発生時加重の値は、６３．８ｇである。この値は
実用化に耐える値であり、この上層配線のボンディング
・パッド部１１２へ超音波振動等を用いてボンディング
線を結線しても、上層配線が層間絶縁膜１０５から剥れ
ることはない。また、コンタクト孔１０６において、下
層配線層であるＮ+ 型拡散層１０３と直接に接続される
上層配線の部分は、チタンシリサイド膜１０９である。
このため、コンタクト抵抗も低くできる。またこのコン
タクト孔１０６の底部において、上層配線を構成する窒
化チタン膜１０８が存在するため、上層配線を構成する
アルミ等と下層配線層を構成するシリコン等との相互拡
散が阻止される。
タン膜１０７が層間絶縁膜１０５の上面に直接に接触し
ている。図４（ｃ）の段階でのスクラッチテストにおけ
る剥れ発生時加重の値は、６３．８ｇである。この値は
実用化に耐える値であり、この上層配線のボンディング
・パッド部１１２へ超音波振動等を用いてボンディング
線を結線しても、上層配線が層間絶縁膜１０５から剥れ
ることはない。また、コンタクト孔１０６において、下
層配線層であるＮ+ 型拡散層１０３と直接に接続される
上層配線の部分は、チタンシリサイド膜１０９である。
このため、コンタクト抵抗も低くできる。またこのコン
タクト孔１０６の底部において、上層配線を構成する窒
化チタン膜１０８が存在するため、上層配線を構成する
アルミ等と下層配線層を構成するシリコン等との相互拡
散が阻止される。
【００２５】上記一実施例は、多層配線を有する半導体
装置に適用することが可能である。半導体装置の断面図
である図５を参照すると、上記一実施例の多層配線への
適用例は、以下のように構成されている。
装置に適用することが可能である。半導体装置の断面図
である図５を参照すると、上記一実施例の多層配線への
適用例は、以下のように構成されている。
【００２６】フィールド酸化膜１０２，Ｎ+ 型拡散層１
０３等が設けらてたＰ型シリコン基板１０１は、ＢＰＳ
Ｇ膜からなる第１の層間絶縁膜１０５ａにより覆われて
いる。この層間絶縁膜１０５ａ上には、下層配線１１３
が形成されている。この下層配線１１３は、多結晶シリ
コン膜，高融点金属膜，高融点金属シリサイド膜あるい
は高融点金属ポリサイド膜等からなる。この下層配線１
１３を含めた層間絶縁膜１０５ａの上面は、シラン系ガ
スとＮ2 Ｏガスとを原料にしたプラズマＣＶＤ法に成膜
されら所定膜厚の酸化シリコン膜からなる第２の層間絶
縁膜１０５ｂにより覆われている。
０３等が設けらてたＰ型シリコン基板１０１は、ＢＰＳ
Ｇ膜からなる第１の層間絶縁膜１０５ａにより覆われて
いる。この層間絶縁膜１０５ａ上には、下層配線１１３
が形成されている。この下層配線１１３は、多結晶シリ
コン膜，高融点金属膜，高融点金属シリサイド膜あるい
は高融点金属ポリサイド膜等からなる。この下層配線１
１３を含めた層間絶縁膜１０５ａの上面は、シラン系ガ
スとＮ2 Ｏガスとを原料にしたプラズマＣＶＤ法に成膜
されら所定膜厚の酸化シリコン膜からなる第２の層間絶
縁膜１０５ｂにより覆われている。
【００２７】この適用例には、上層配線と下層配線層と
の接続孔が２種類ある。その１つはコンタクト孔１０６
ａであり、これは層間絶縁膜１０５ｂ，１０５ａを貫通
してＮ+ 型拡散層１０３等に達している。別の１つはコ
ンタクト孔１０６ｂであり、これは層間絶縁膜１０５ｂ
を貫通して下層配線１１３に達している。これらコンタ
クト孔１０６ａ，１０６ｂには、所定の高さの選択成長
導電体膜１１４が設けられている。この選択成長導電体
膜１１４は、例えばタングステン，多結晶シリコン等か
らなる。この選択成長導電体膜１１４の代りに、ブラン
ケット法等による導電体膜をこれらコンタクト孔１０６
ａ，１０６ｂ内に形成してもよい。層間絶縁膜１０５ｂ
上面におけるこの上層配線の構造は、上記一実施例と同
様に、チタン膜１０７，窒化チタン膜１０８およびアル
ミ合金膜１１０等が積層された構造である。選択成長導
電体膜１１４上面におけるこの上層配線の構造は、チタ
ン合金膜１１５，チタン膜１０７，窒化チタン膜１０８
およびアルミ合金膜１１０等が積層された構造である。
の接続孔が２種類ある。その１つはコンタクト孔１０６
ａであり、これは層間絶縁膜１０５ｂ，１０５ａを貫通
してＮ+ 型拡散層１０３等に達している。別の１つはコ
ンタクト孔１０６ｂであり、これは層間絶縁膜１０５ｂ
を貫通して下層配線１１３に達している。これらコンタ
クト孔１０６ａ，１０６ｂには、所定の高さの選択成長
導電体膜１１４が設けられている。この選択成長導電体
膜１１４は、例えばタングステン，多結晶シリコン等か
らなる。この選択成長導電体膜１１４の代りに、ブラン
ケット法等による導電体膜をこれらコンタクト孔１０６
ａ，１０６ｂ内に形成してもよい。層間絶縁膜１０５ｂ
上面におけるこの上層配線の構造は、上記一実施例と同
様に、チタン膜１０７，窒化チタン膜１０８およびアル
ミ合金膜１１０等が積層された構造である。選択成長導
電体膜１１４上面におけるこの上層配線の構造は、チタ
ン合金膜１１５，チタン膜１０７，窒化チタン膜１０８
およびアルミ合金膜１１０等が積層された構造である。
【００２８】上記一実施例の適用例は、多層配線の採用
に際しての接続孔の占有面積の増大は回避され、半導体
装置の微細化，高集積化に対して極めて有効である。
に際しての接続孔の占有面積の増大は回避され、半導体
装置の微細化，高集積化に対して極めて有効である。
【００２９】
【発明の効果】以上説明したように本発明の採用によ
り、ボンディング・パッド部が形成される上層配線とこ
の上層配線の下地となる層間絶縁膜との密着性が強くな
り、かつ、この上層配線と下層配線層とのコンタクト抵
抗を低く抑えることが可能になる。
り、ボンディング・パッド部が形成される上層配線とこ
の上層配線の下地となる層間絶縁膜との密着性が強くな
り、かつ、この上層配線と下層配線層とのコンタクト抵
抗を低く抑えることが可能になる。
【図１】本発明に到る技術的背景を説明するための図で
あり、半導体装置の断面図である。
あり、半導体装置の断面図である。
【図２】本発明に到る技術的背景を説明するための図で
あり、ＸＰＳによる酸素のエネルギー・スペクトル分布
のグラフである。
あり、ＸＰＳによる酸素のエネルギー・スペクトル分布
のグラフである。
【図３】本発明に到る技術的背景を説明するための図で
あり、ＴｉＯX となる酸素のＸＰＳ強度とスクラッチテ
ストの剥れ発生加重との関係を示すグラフである。
あり、ＴｉＯX となる酸素のＸＰＳ強度とスクラッチテ
ストの剥れ発生加重との関係を示すグラフである。
【図４】本発明の一実施例の製造工程の断面図である。
【図５】上記一実施例の適用例の断面図である。
【図６】従来の半導体装置の断面図である。
１０１ Ｐ型シリコン基板 １０２，２０２ フィールド酸化膜 １０３ Ｎ+ 型拡散層 １０４ 酸化シリコン膜 １０５，１０５ａ，１０５ｂ，１２５ 層間絶縁膜 １０６，１０６ａ，１０６ｂ コンタクト孔 １０７，２０７ チタン膜 １０８，２０８ 窒化チタン膜 １０９ チタンシリサイド膜 １１０ アルミ合金膜 １１１，２１１ 表面保護膜 １１２，２１２ ボンディング・パッド部 １１３ 下層配線 １１４ 選択成長導電体膜 １１５ チタン合金膜 ２０１ 半導体基板 ２３１ ＢＰＳＧ膜 ２３２ ＴＥＯＳ酸化膜 ２３３ アルミ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 相沢 一雄 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (1)
- 【請求項１】 シリコン基板の表面に選択的にフィール
ド酸化膜を形成する工程と、 少なくとも前記シリコン基板表面に下層配線層を形成す
る工程と、 少なくともその上面がシラン系ガスおよび１酸化２窒素
ガスを原料にしたプラズマＣＶＤ法により形成される酸
化シリコン膜からなる層間絶縁膜を、全面に形成する工
程と、 所定の個所の前記層間絶縁膜のエッチングを行ない、前
記下層配線層に達する接続孔を形成する工程と、 全面にチタン膜と窒化チタン膜とを順次形成し、熱処理
を行なう工程と、 全面に少なくともアルミ系金属膜を形成する工程と、 所定の個所の少なくとも前記アルミ系金属膜，前記窒化
チタン膜および前記チタン膜を順次エッチングして上層
配線を形成する工程と、 全面に表面保護膜を形成し、所定の個所の該表面保護膜
をエッチングして前記上層配線に達する開口部を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222960A JPH0778789A (ja) | 1993-09-08 | 1993-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222960A JPH0778789A (ja) | 1993-09-08 | 1993-09-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778789A true JPH0778789A (ja) | 1995-03-20 |
Family
ID=16790585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5222960A Pending JPH0778789A (ja) | 1993-09-08 | 1993-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778789A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
| JP2003151917A (ja) * | 2001-11-09 | 2003-05-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2014123611A (ja) * | 2012-12-20 | 2014-07-03 | Denso Corp | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH01268154A (ja) * | 1988-04-20 | 1989-10-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| JPH0282532A (ja) * | 1988-09-19 | 1990-03-23 | Mitsubishi Electric Corp | 半導体装置のパッド構造 |
| JPH02122653A (ja) * | 1988-11-01 | 1990-05-10 | Oki Electric Ind Co Ltd | 半導体素子用層間膜 |
| JPH02249274A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1993
- 1993-09-08 JP JP5222960A patent/JPH0778789A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH01268154A (ja) * | 1988-04-20 | 1989-10-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| JPH0282532A (ja) * | 1988-09-19 | 1990-03-23 | Mitsubishi Electric Corp | 半導体装置のパッド構造 |
| JPH02122653A (ja) * | 1988-11-01 | 1990-05-10 | Oki Electric Ind Co Ltd | 半導体素子用層間膜 |
| JPH02249274A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
| US6787913B2 (en) | 1997-11-21 | 2004-09-07 | Nec Electronics Corporation | Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same |
| JP2003151917A (ja) * | 2001-11-09 | 2003-05-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2014123611A (ja) * | 2012-12-20 | 2014-07-03 | Denso Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596331B2 (ja) | 半導体装置およびその製造方法 | |
| US5753975A (en) | Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film | |
| US6329284B2 (en) | Manufacturing process of a semiconductor device | |
| JPH05335370A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| KR100421826B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001298022A (ja) | 半導体装置及びその製造方法 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0778789A (ja) | 半導体装置の製造方法 | |
| JP2937688B2 (ja) | 半導体装置 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0316145A (ja) | 半導体装置の製造方法 | |
| JPH02123740A (ja) | 半導体装置 | |
| JP2001176875A (ja) | 半導体装置 | |
| US6004877A (en) | Method of forming a tungsten layer with N2 plasma treatment | |
| JPH05102152A (ja) | 半導体装置 | |
| JPH04196486A (ja) | 半導体装置 | |
| JP4295943B2 (ja) | 半導体装置 | |
| JPH05102148A (ja) | 半導体装置 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JP3708739B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970624 |