KR100421826B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100421826B1
KR100421826B1 KR10-2001-0001905A KR20010001905A KR100421826B1 KR 100421826 B1 KR100421826 B1 KR 100421826B1 KR 20010001905 A KR20010001905 A KR 20010001905A KR 100421826 B1 KR100421826 B1 KR 100421826B1
Authority
KR
South Korea
Prior art keywords
copper
layer
wiring layer
semiconductor device
film
Prior art date
Application number
KR10-2001-0001905A
Other languages
English (en)
Other versions
KR20010086329A (ko
Inventor
후지사와카즈노리
아와야노부요시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010086329A publication Critical patent/KR20010086329A/ko
Application granted granted Critical
Publication of KR100421826B1 publication Critical patent/KR100421826B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 반도체 기판 상에 구리를 주성분으로 하는 금속 배선층을 형성하는 단계; 생성되는 반도체 기판의 전면에 절연막을 형성하는 단계; 금속 배선층의 일부를 노출시키기 위하여, 금 또는 알루미늄 와이어를 본딩하는 부분만으로 부터 절연막을 제거하는 단계; 금속 배선층의 노출부의 표면층에 구리 실리사이드층, 또는 구리 및 붕소의 화합물층을 형성하는 단계; 및 구리 실리사이드층 또는 구리 및 붕소의 화합물층의 표면에 와이어를 본딩하는 단계를 포함하는 반도체 장치의 제조방법에 관한 것이다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND ITS PRODUCTION PROCESS}
본 발명은, 반도체 장치 및 그 제조방법에 관한 것이다. 보다 상세하게는, 본 발명은, 구리를 주성분으로 하는 금속 배선층 위에, 본딩용의 알루미늄 패드를 형성하지 않고, 직접 와이어를 본딩할 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.
구리를 포함하는 금속 배선층은, 전기 저항이 낮고, 또한 우수한 마이그레이션(migration)내성을 갖는다. 따라서, 반도체 장치를 구성하는 집적회로내의 금속 배선층에 의한 신호지연을 경감시킬 수 있다. 특히 반도체 장치가 고밀도 전류에서 동작하는 경우, 구리를 주성분으로 하는 금속 배선층은 높은 신뢰성을 보증할 수 있다. 이러한 관점에서, 알루미늄을 대신하여 금속 배선층에 사용되는 재료로서,구리가 반도체 장치에 사용되기 시작하고 있다.
현재, 구리를 포함하는 금속 배선층은, 주로 마이크로프로세서와 같은 고속논리회로를 갖는 반도체 장치에 쓰이고 있다. 이 반도체 장치의 패키지에는, 반도체 장치(반도체칩)상에 범프를 형성하는 플립-칩 기술이 쓰이고 있다. 범용의 반도체 장치에서는, 금 또는 알루미늄으로 이루어지는 와이어를 사용하여 본딩이 행하여진다. 이러한 본딩은 최저 200℃ 정도로 가열함에 따라 행해진다. 구리는 이 온도에서 용이하게 내부까지 산화되기 때문에, 장치의 품질에 영향을 주지 않으면서 본딩하는 것이 어렵다.
이러한 문제점 때문에, 구리로 이루어지는 금속 배선층위에, 확산-배리어 금속층을 사이에 개입시키거나 개입시키지 않고서, 알루미늄의 패드를 마련하는 방법이 제안되어 있다[일본국 특허 공개공보 8(1996)-78410호 및 특허 공개공보11(1999)-135506호].
상기 방법의 일례를 도3(a)∼(e)를 참고로 하여, 이하에서 설명한다.
실리콘 기판(1)에 확산층(10)을 형성한 후, 층간 절연막(2)으로서 SiO2, SiN 등의 절연막을 형성한다. 다음에, 콘택트 홀을 층간 절연막(2)에 개구한다. 나중에 형성되는 구리 배선층(5)과 층간 절연막(2)과의 밀착성을 향상시키기 위하여, TiN으로 이루어지는 밀착층(4)을 CVD 법에 의해 형성한다. 이 밀착층(4)은, 구리 배선층(5)으로부터 층간 절연막(2)으로의 구리의 확산을 방지하기 위한 확산 방지막으로서의 역할도 겸비하고 있다. 이 밀착층(4) 위에 DC 스퍼터링법에 의해 구리막을 형성함으로써, 콘택트 홀이 구리막(5')에 의해 채워진다[도3(a) 참조].
계속하여, 구리막(5')상에, 반사방지막(11)이 형성된다[도3(b) 참조].
다음에, 포토리소그래피(Photolithography) 단계 및 에칭 단계에 의해 바람직한 패턴을 가지는 구리 배선층(5)으로 구리막(5')을 형성한다. 계속하여, 구리 배선층(5)의 표면에 SiO2, SiN 등의 절연막으로 이루어지는 표면보호막(12)을 형성한다. 또한, 소정영역의 표면보호막(12) 및 반사방지막(11)을 선택적으로 제거하여, 구리 배선층(5)을 노출시킨다. 따라서, 패드영역(7a)이 개구된다[도3(c) 참조].
패드영역(7a)의 개구 후, 이 개구부에 TiN과 같은 확산 방지막(3)을 약 20∼100nm의 두께로 형성하며, 또한 AlSiCu과 같은 내산화성 금속막(13)을 약 2μm의 두께로 각각 형성한다. 이어서, 패드영역(7a)의 근방에만 확산 방지막(3) 및 내산화성 금속막(13)을 잔존시킨다[도3(d) 참조].
구리 배선층(5)의 패드영역(7a)을 내산화성 금속막(13)으로 덮는 구조를 채용함으로서, 본딩이 행하여지는 면(본딩면)을 200℃ 이상으로 가열하는 초음파 압착법(Ultrasonic wire bonding)에 의한 경우, 또는 400℃ 이상으로 가열하는 열 압착법(Thermocompression wire bonding)에 의한 경우에도, 본딩할 때 구리 배선층(5)이 산화되는 것을 방지할 수 있다. 또한, 도3(e)은 와이어(8)가 패드영역(7a)에서 와이어 본딩된 상태를 나타내고 있다.
도4는, 일본국 특허 공개공보 제11(1999)-135506호에 기재되어 있는 것으로서, 배선재료로 구리를 써서, 와이어가 본딩된 2층의 구리 배선층을 갖는 반도체 장치의 일례의 개략단면도이다. 이 반도체 장치는, 다음과 같이 제조된다; 우선,다마신법(Damascene method)에 의해 형성한 구리 배선층(5b) 위를 절연막(6)으로 피복하고, 본딩 패드부를 개구한다. 그 다음, 알루미늄계 막(9)으로 절연막(6)을 피복하고, 포토리소그래피 단계와 에칭 단계에 의해 알루미늄계 막(9)을 부분적으로 제거하여 본딩 패드부에 잔존시킨다. 이어서, 금, 알루미늄 등의 와이어(8)를 본딩 패드부에 본딩한다. 도면 중, 2a 내지 2d는 층간 절연막, 3a 내지 3c는 확산 방지막, 4a와 4b는 구리확산 방지막, 5a는 구리 배선층을 나타낸다.
도3(a)∼(e)에 도시된 종래의 반도체 장치 제조방법에 있어서는, 전면에 확산방지층 및 내산화성층을 형성한 뒤, 포토리소그래피 단계 및 에칭 단계에 의해 선택적으로 이를 제거시켜 본딩패드부에 확산방지층 및 내산화성층을 잔존시키고 있다. 따라서, 다수의 제조공정 단계가 필요하고, 제조비용이 증가하는 문제점이 있었다.
구리 배선층상에 본딩패드로서 알루미늄계 필름 패드가 형성되는 도4에 도시된 종래의 반도체 장치 제조방법에 있어서는, 알루미늄 또는 알루미늄과 확산-배리어 금속을 침전시키는 단계와, 포토리소그래피 단계 및 에칭단계 또는, 화학기계연마단계의 추가적인 단계가 필요하다. 따라서, 알루미늄 배선에 비하여 공정수가 많고, 제조비용이 증가한다고 하는 문제점이 있었다.
도1(a) 내지 1(e)은 본 발명에 따른 반도체 장치의 제조방법을 나타내는 개략 단면도이다.
도2는 본 발명에 따른 반도체 장치의 개략 단면도이다.
도3(a) 내지 도3(e)은 종래의 반도체 장치 제조방법을 나타내는 개략 단면도이다.
도4는 종래의 반도체 장치의 개략 단면도이다.
도면부호의 설명
1 기판
2, 2 a, 2 b, 2 c, 2 d 층간 절연막
3, 3 a, 3 b, 3 c 확산방지막
4 밀착층
4 a, 4 b 구리 확산방지막
5, 5 a, 5 b 구리 배선층
5' 구리막
6 절연막
7 구리 실리사이드층 또는 구리 및 붕소의 화합물층
7 a 패드영역
8 와이어
9 알루미늄계 막
10 확산층
11 반사방지막
12 표면보호막
13 내산화성 금속막
따라서, 본 발명은 반도체 기판 상에 구리를 주성분으로 하는 금속 배선층을 형성하는 단계; 생성되는 반도체 기판의 전면에 절연막을 형성하는 단계; 금속 배선층의 일부를 노출시키기 위하여, 금 또는 알루미늄 와이어를 본딩하는 부분만으로 부터 절연막을 제거하는 단계; 금속 배선층의 노출부의 표면층에 구리 실리사이드층 또는 구리 및 붕소의 화합물층을 형성하는 단계; 및 구리 실리사이드층 또는 구리 및 붕소의 화합물층의 표면에 와이어를 본딩하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
또한, 본 발명은 반도체 기판 상에 구리를 주성분으로 하는 금속 배선층과; 금속 배선층의 일부 표면층에 형성된, 와이어 본딩용 구리 실리사이드층 또는 구리 및 붕소의 화합물층을 포함하는 것을 특징으로 하는 반도체 장치를 제공한다.
상기한 바와 같은 본 발명의 목적은 이하의 상세한 설명에 의해 보다 명확히 이해될 수 있다. 그러나, 이하의 상세한 설명 및 본 발명의 바람직한 실시예를 나타내는 구체예들은 본 발명의 이해를 돕기 위해 주어지는 것일 뿐이며, 본 발명의 범주내에서 당해 기술분야의 당업자에 의한 다양한 변형 및 응용이 가능하다.
발명의 실시의 바람직한 형태
이하에서, 본 발명을 도1(a)∼(e) 및 도2를 사용하여 보다 상세히 설명한다. 이들 도면은, 단순한 일례이고, 본 발명이 이들에 한정되는 것은 아니다.
도1(a)∼(e)는, 반도체 장치의 제조방법의 일례를 제조 단계순서로 나타낸 개략 단면도이다. 또한, 여기서는 2층의 배선층을 가지는 장치에 적용한 예를 게시하고 있으나, 본 발명에 의한 제조방법은, 단층의 배선구조 또는 3층 이상의 다층배선구조의 경우에도 적용할 수 있다.
먼저, 예컨대 CVD법, 스핀 도포법에 의해, 기판(1)상에 층간 절연막(2a)과확산 방지막(3a)을 형성한다. 여기서, 기판은, 특별히 한정되지 않고 공지의 기판을 사용할 수 있다. 예컨대, 실리콘 기판, 게르마늄 기판 등의 원소기판, GaAs 같은 화합물 기판을 들 수 있다. 또한, 기판 상에는, 트랜지스터, 부하 등의 소자가 미리 형성되어 있어도 좋다. 도1(a)∼(e)에서는 기판 상에 존재할 수 있는 소자가 생략되어 있다.
또한, 층간 절연막으로서는, SiO2막, SiN막, SiON막, PSG막, BPSG막, F 함유 SiO2막이나, 이들 외에 유전상수가 낮은 다양한 종류의 막들을 사용할 수 있다. 확산 방지층으로서는, 층간 절연막에 대한 에칭의 선택비를 제공하며 구리의 확산을 방지할 수 있는 절연막을 사용할 수 있다. 그와 같은 절연막으로서는, SiNx, SiC 등을 들 수 있다.
다음에, 포토리소그래피 단계와 에칭단계에 의해, 콘택트 홀과 제 1 배선층에 대한 트렌치(배선구)를 형성한다. 배선구 형성 후에, 구리 확산 방지막 및 구리 배선층 형성을 위한 구리막을 차례로 형성한다. 이어서, CMP 법에 의해, 구리 확산 방지막 및 구리막의 불필요한 부분을 제거한다. 따라서, 구리 확산 방지막(4a)과 구리 배선층(5a)으로 이루어지는 제 1 배선층을 형성할 수 있다[도1(a) 참조].
구리 확산 방지막에는, Ta막, W막, Cr막, TaN막, TiN막, TiW막, TiWN막, WN막, NbN 막 등을 들 수 있고, 스퍼터링법, CVD 법 등에 의해 형성할 수 있다. 구리막의 형성방법으로서는, 스퍼터법, CVD법, 전해도금법 등을 들 수 있다. 또한, 구리막 이외에도, 구리-은 합금, 구리-지르코늄 합금 등의 구리를 주성분으로 하는막도 사용할 수 있다.
더욱, 제 1 구리 배선층과 동일한 순서로 제 2 구리 배선층을 형성한다[도1(b) 및 도1(c) 참조]. 도면 중, 도2b∼도2d는 층간 절연막, 도3b와 도3c는 확산 방지막, 도4b는 구리 확산 방지막, 도5b는 제 2 구리 배선층을 나타낸다. 또한, 이하의 단계에서 노출되는 본딩패드부의 구리 배선층의 두께는, 그 표면의 실리사이드화 및 붕소화를 고려하여, 0.5∼2μm 인 것이 바람직하다.
다음에, SiNx와 같은 절연보호막(6)을 예컨대 CVD 법에 의해 전면에 형성하고, 포토리소그래피단계 및 에칭단계에 의해 본딩패드부에 구리 배선층의 표면을 노출시킨다[도1(d) 참조].
그 후, 대기로부터 격리시켜 질소분위기 또는 진공으로 유지시킨 반응실에서, 본딩패드부의 구리표면을 가열한다. 질소분위기 또는 진공으로 유지시키는 이유는, 구리가 노출된 웨이퍼를 대기 속에서 가열하면, 구리가 산화되어 버리기 때문이다. 따라서, 본 발명에 의한 방법의 실시에 있어서는, 로드-록 챔버(road-lock chamber)를 갖는 장치를 사용하는 것이 바람직하다.
계속해서, 반응실에 예컨대 모노실란(SiH4)가스 또는 디보란(B2H6)가스를 도입한다. 이들 가스에 구리표면을 노출시켜, 노출된 구리표면에 구리 실리사이드층 또는 구리 및 붕소의 화합물층(7)을 형성한다[도1(e) 참조]. 실리사이드화를 위한 가스로서는, 모노실란가스 이외에도 디실란(Si2H6)가스, 디플루오로실란(SiH2F2)가스, 트리실란(Si3H8)가스 등을 들 수 있다.
여기서, 기판을 반응실에 넣기 전에, 구리표면에 형성될 수 있는 산화막을 제거하여, 깨끗한 금속 구리표면이 선택적으로 노출될 수 있도록 하는 것이 바람직하다. 불소산, 구연산등과 같은 산화구리를 구리에 대하여 선택적으로 제거할 수 있는 에칭액으로 처리하는 방법에 의해 산화막을 제거시킬 수 있다.
상기한 바와 같은 본 발명에 의한 방법에 따르면, 본딩패드부의 구리표면을 실리사이드화 또는 붕소화할뿐이기 때문에, 구리 배선층의 저항에는 거의 영향을 미치지 않는다. 오히려, 본딩시의 산화를 확실히 방지하기 위하여는, 구리표면을 1O∼1OOnm만 실리사이드화 또는 붕소화하는 것이 바람직하다.
이에 비하여, 예컨대, 일본국 특허 공개공보 제9(1997)-321045호에 기재된 바와 같은 종래의 구리배선 표면을 실리사이드화하는 기술에 의해서는, 구리배선의 측벽 또는 상부전면을 실리사이드화할 필요가 있다. 따라서, 실리사이드화를 충분히 하면 저항이 증가하게 되고, 그 결과, 구리 배선층을 사용하는 이점이 없어진다. 전기저항이 허용할 수 있는 정도로 실리사이드화 하는 경우에도, CVD 법에 의해 감압 하에서 SiO2막을 형성할 때의 수 초 범위내에서는 구리 배선층이 충분히 견딜 수 있지만, 최종적으로 구리가 노출되는 본딩 패드부에 본딩될 때의 가열 또는 습도분위기에서는 구리 배선층이 충분한 내산화성을 얻을 수 없다.
기판온도, 가스유량 및 노출시간은, 장치의 크기, 웨이퍼의 크기, 반응실내의 전압력에 의존하여, 알맞은 조건으로 조정된다. 예컨대, 6-인치의 웨이퍼를, 지름30cm, 깊이30cm의 원통형의 반응실내에서 지름20cm의 원판형 히터에서 가열하는 경우, 기판온도를 300∼400℃로, 가스유량을 10∼100 cc/분, 노출시간을 30초∼2분간으로 할 수 있다. 또한, 반응실내의 압력은 상압 또는 0.1∼10 Torr의 감압으로 할 수 있다. 상압으로 실리사이드화 또는 붕소화하는 경우, 실란 또는 보란과 함께, 질소와 같은 불활성 가스를 매분 1 리터 이상 도입함으로써, 실란 또는 디보란의 분압을 제어하는 것이 바람직하다.
구리 실리사이드층 또는 구리 및 붕소의 화합물층을 형성한 부분의 구리의 겉보기의 저항률은, 2.5∼5μΩcm의 범위가 되도록 각종 조건을 조정하는 것이 바람직하다. 또한, 본 발명에 따른 방법에 의해, 실리사이드화 또는 붕소화하는 부분은 본딩패드의 개구부만 이고, 다른 배선층은 절연막(6)으로 완전히 보호되어 있다. 이 때문에 본 발명에 있어서는, 구리의 노출부분만 저항률이 상승할 뿐이다. 따라서, 회로의 성능에 악영향을 미치게 하지 않고, 충분한 내산화성이 얻어질 때까지 구리표면의 실리사이드화 또는 붕소화를 진행시킬 수 있다.
이어서, 얻어진 반도체 장치를 컷-아웃하고 패키지에 고정한 뒤, 예컨대 공지의 본딩법에 의해, 예컨대 금 와이어(8)를 본딩할 수 있다(도2 참조).
본 발명에 의한 방법에 따르면, 1)구리 배선 패드부에 알루미늄 패드를 형성하지 않고, 직접 와이어를 패드부에 본딩할 수가 있고, 2)구리의 내산화성을 향상시키는 부분을 본딩 패드 부분으로 한정할 수 있기 때문에, 반도체 장치의 회로성능에 기여하는 배선층 부분의 배선 저항을 상승시키지 않고, 본딩 패드부의 내산화성을 향상시킬 수 있다.
또한, 본 발명에 의한 방법에 따르면, 구리 배선층에 대하여 와이어가 안정하게 본딩된 반도체 장치를 제공할 수가 있다.

Claims (6)

  1. 반도체 기판 상에 구리를 주성분으로 하는 금속 배선층을 형성하는 단계;
    상기 반도체 기판의 전면에 절연막을 형성하는 단계;
    금 또는 알루미늄 와이어가 본딩될 부분에서만 상기 절연막을 제거하여, 금속 배선층의 일부를 노출시키는 단계;
    금속 배선층의 상기 노출부의 표면층에, 구리 실리사이드층 또는 구리 및 붕소의 화합물층을 형성하는 단계; 및
    구리 실리사이드층 또는 구리 및 붕소의 화합물층의 표면에 도전층을 개재하지 않고 배선을 직접 접속하는 단계를 포함하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 구리를 주성분으로 하는 금속 배선층의 표면에 형성되는 구리 실리사이드층 또는 구리 및 붕소의 화합물층이 1O∼1OOnm의 두께를 갖는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서, 구리 및 붕소의 화합물층이, 금속 배선층내에 포함된 구리와 디보란을 반응시키는 것에 의해 형성되는 반도체 장치의 제조방법.
  4. 제 1 항에 있어서, 구리 실리사이드층 또는 구리 및 붕소의 화합물층이 각각 2.5 내지 5μΩcm의 전기저항을 가지는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서, 금속 배선층이 구리, 구리-은 합금 및 구리-지르코늄 합금으로부터 선택되는 반도체 장치의 제조방법.
  6. 반도체 기판 상에 구리를 주성분으로 하는 금속 배선층; 및
    금속 배선층의 일부 표면층에 형성되며, 도전층을 개재하지 않고 배선을 직접 접속하는 구리 실리사이드층 또는 구리 및 붕소의 화합물층을 포함하는 반도체 장치.
KR10-2001-0001905A 2000-01-21 2001-01-12 반도체 장치 및 그 제조방법 KR100421826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000012979A JP3602024B2 (ja) 2000-01-21 2000-01-21 半導体装置及びその製造方法
JP2000-012979 2000-01-21

Publications (2)

Publication Number Publication Date
KR20010086329A KR20010086329A (ko) 2001-09-10
KR100421826B1 true KR100421826B1 (ko) 2004-03-10

Family

ID=18540636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001905A KR100421826B1 (ko) 2000-01-21 2001-01-12 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6569767B1 (ko)
JP (1) JP3602024B2 (ko)
KR (1) KR100421826B1 (ko)
TW (1) TW501201B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031575A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体装置及びその製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
JP2003133312A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 半導体装置およびその製造方法
JP3761461B2 (ja) 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004221098A (ja) * 2003-01-09 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
US20050224987A1 (en) * 2004-04-07 2005-10-13 Hortaleza Edgardo R Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits
DE102004021261B4 (de) * 2004-04-30 2007-03-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
US7790611B2 (en) * 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring
JP2009088548A (ja) * 2008-12-01 2009-04-23 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure
US8339798B2 (en) * 2010-07-08 2012-12-25 Apple Inc. Printed circuit boards with embedded components
DE112016005768B4 (de) 2015-12-18 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459938A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of semiconductor device
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878410A (ja) 1994-09-05 1996-03-22 Mitsubishi Electric Corp 配線接続部及びその製造方法
US6303505B1 (en) * 1998-07-09 2001-10-16 Advanced Micro Devices, Inc. Copper interconnect with improved electromigration resistance
US6251775B1 (en) * 1999-04-23 2001-06-26 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459938A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of semiconductor device
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3602024B2 (ja) 2004-12-15
TW501201B (en) 2002-09-01
KR20010086329A (ko) 2001-09-10
JP2001203205A (ja) 2001-07-27
US6569767B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
US6410435B1 (en) Process for fabricating copper interconnect for ULSI integrated circuits
KR100652120B1 (ko) 구리 보호층 및 열 전도체로서의 알루미늄 나이트라이드
US6878632B2 (en) Semiconductor device having a conductive layer with a cobalt tungsten phosphorus coating and a manufacturing method thereof
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
US20010045651A1 (en) Semiconductor integrated circuit device and a method of manufacturing the same
KR100509189B1 (ko) 반도체 구조물과 컨택트 형성 방법 및 반도체 디바이스
KR100421826B1 (ko) 반도체 장치 및 그 제조방법
JPH10321561A (ja) 基板の表面上に金属層を作製する方法
US6239494B1 (en) Wire bonding CU interconnects
US20100230815A1 (en) Semiconductor device
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
KR100319588B1 (ko) 배선구조의 형성방법
US6455891B2 (en) Semiconductor device and method for manufacturing the same
JP2701751B2 (ja) 半導体装置の製造方法
US6689690B2 (en) Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
US7163884B2 (en) Semiconductor device and fabrication method thereof
US5962920A (en) Semiconductor device and a manufacturing method thereof
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
JPH08139190A (ja) 半導体装置の製造方法
KR100346596B1 (ko) 반도체 장치의 본딩 패드 형성 방법
JPH05175196A (ja) 半導体装置の配線構造
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee