JP2001203205A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001203205A
JP2001203205A JP2000012979A JP2000012979A JP2001203205A JP 2001203205 A JP2001203205 A JP 2001203205A JP 2000012979 A JP2000012979 A JP 2000012979A JP 2000012979 A JP2000012979 A JP 2000012979A JP 2001203205 A JP2001203205 A JP 2001203205A
Authority
JP
Japan
Prior art keywords
copper
film
wire
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000012979A
Other languages
English (en)
Other versions
JP3602024B2 (ja
Inventor
Kazunori Fujisawa
和徳 藤澤
Nobuyoshi Awaya
信義 粟屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000012979A priority Critical patent/JP3602024B2/ja
Priority to US09/697,161 priority patent/US6569767B1/en
Priority to TW089122811A priority patent/TW501201B/zh
Priority to KR10-2001-0001905A priority patent/KR100421826B1/ko
Publication of JP2001203205A publication Critical patent/JP2001203205A/ja
Application granted granted Critical
Publication of JP3602024B2 publication Critical patent/JP3602024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 銅を主成分とする金属配線上に、ボンディン
グ用のアルミニウムパッドを形成することなく、直接ワ
イヤをボンディングしうる半導体装置及びその製造方法
を提供することを課題とする。 【解決手段】 半導体基板上に形成された銅を主成分と
する金属配線の上にワイヤをボンディングする工程を含
む半導体装置の製造方法であって、半導体基板上に銅を
主成分とする金属配線を形成する工程と、全面に絶縁膜
を形成する工程と、金又はアルミニウムのワイヤをボン
ディングする部分のみの絶縁膜を除去して金属配線の一
部を露出する工程と、露出した金属配線の一部の表面層
に銅シリサイド層又は銅とホウ素との化合物層を形成す
る工程と、銅シリサイド層又は銅とホウ素との化合物層
の表面にワイヤをボンディングする工程とを含むことを
特徴とする半導体装置の製造方法により上記の課題を解
決する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。更に詳しくは、本発明は、銅を主
成分とする金属配線上に、ボンディング用のアルミニウ
ムパッドを形成することなく、直接ワイヤをボンディン
グしうる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】銅からなる金属配線は、低抵抗であり、
かつ高いマイグレーション耐性を有する。そのため、半
導体装置を構成する集積回路の金属配線による信号遅延
を低減することができ、特に高密度で電流を流す動作の
場合、高い信頼性を保証することができる。このような
観点から、銅は、アルミニウムに代わる金属配線層用の
材料として、半導体装置に使用され始めている。
【０００３】現在、銅からなる金属配線は、主にマイク
ロプロセッサのような高速論理回路を有する半導体装置
に用いられている。この半導体装置のパッケージングに
は、半導体装置（半導体チップ）上にバンプを形成する
フリップチップ技術が用いられている。汎用の半導体装
置では、金又はアルミニウムからなるワイヤを用いてボ
ンディングが行われる。しかし、このボンディングは最
低２００℃程度の加熱を伴い、銅はこの温度では容易に
内部まで酸化されるので、安定にボンディングを行うこ
とが難しい。このため、銅からなる金属配線の上に、拡
散バリア性の金属層を介するか、介さずにアルミニウム
のパッドを設ける方法が提案されている（特開平８−７
８４１０号公報、特開平１１−１３５５０６号公報）。
【０００４】上記方法の一例を図３（ａ）〜（ｅ）を用
いて以下で説明する。シリコンの基板１に拡散層１０を
形成した後、ＳｉＯ2、ＳｉＮ等の絶縁膜を層間絶縁膜
２として形成する。次に、コンタクトホールを層間絶縁
膜２に開口し、後に形成する銅配線５と層間絶縁膜２と
の密着性を向上させるためのＴｉＮからなる密着層４を
ＣＶＤ法により形成する。この密着層４は、銅配線５か
ら層間絶縁膜２への銅の拡散防止膜としての役割も兼ね
備えている。この密着層４の上に銅膜をＤＣスパッタリ
ング法で形成することで、銅膜５′でコンタクトホール
を埋め込む（図３（ａ）参照）。
【０００５】次に、銅膜５′上に、反射防止膜１１を形
成する（図３（ｂ）参照）。次に、銅膜５′をフォトリ
ソグラフィ工程及びエッチング工程に付すことで、所望
のパターンを有する銅配線５を形成する。次いで、銅配
線５の表面にＳｉＯ 2、ＳｉＮ等の絶縁膜からなる表面
保護膜１２を形成する。更に、所定領域の表面保護膜１
２及び反射防止膜１１を選択的に除去して銅配線５を露
出させることにより、パッド領域７ａを開口する（図３
（ｃ）参照）。
【０００６】パッド領域７ａを開口後、この開口部にＴ
ｉＮのような拡散防止膜３を２０〜１００ｎｍ形成し、
更にＡｌＳｉＣｕのような耐酸化性金属膜１３を２μｍ
の厚さで形成する。次いで、パッド領域７ａの近傍のみ
に拡散防止膜３及び耐酸化性金属膜１３を残存させる
（図３（ｄ）参照）。銅配線５のパッド領域７ａを耐酸
化性金属膜１３で覆う構造を採用することで、ボンデン
グが行われる面（ボンディング面）を２００℃以上に加
熱して行う超音波圧着法でも、又は４００℃以上に加熱
して行う熱圧着法でも、ボンディングの際の銅配線５の
酸化を防止することが可能となる。なお、図３（ｅ）
は、ワイヤ８がパッド領域７ａにおいてワイヤボンディ
ングされた状態を示している。
【０００７】また、図４は、特開平１１−１３５５０６
号に記載された、配線材料に銅を用いた場合のボンディ
ングされた二層配線を有する半導体装置の一例の概略断
面図である。この半導体装置は、次のように製造され
る。まず、ダマシン法により形成した銅配線５ｂ上を絶
縁膜６で被覆し、ボンディングパッド部を開口する。こ
の後、アルミニウム系膜９で絶縁膜６を被覆し、フォト
リソグラフィ工程とエッチング工程によりボンディング
パッド部にアルミニウム系膜９を残す。次いで、金、ア
ルミニウム等のワイヤ８をボンディングパッド部にボン
ディングすることにより製造される。図中、２ａ〜２ｄ
は層間絶縁膜、３ａ〜３ｃは拡散防止膜、４ａと４ｂは
銅拡散防止膜、５ａは銅配線を示す。
【０００８】
【発明が解決しようとする課題】図３（ａ）〜（ｅ）に
示された方法では、全面に拡散防止層及び耐酸化性層を
形成した後、フォトリソグラフィ工程及びエッチング工
程によりボンディングパッド部に拡散防止層及び耐酸化
性層を残存させている。そのため工程数が多く、製造コ
ストが増加するという問題があった。また、ボンディン
グパッド用のアルミニウムパッドを銅配線層上に形成す
る図４の方法は、アルミニウム又はアルミニウムと拡散
バリア性金属を堆積する工程、フォトリソグラフィ工程
とエッチング工程又は、化学機械研磨工程が増える。そ
のため、アルミニウム配線に比べて工程数が増加し、製
造コストが増加するという問題があった。
【０００９】
【課題を解決するための手段】かくして本発明によれ
ば、半導体基板上に形成された銅を主成分とする金属配
線の上にワイヤをボンディングする工程を含む半導体装
置の製造方法であって、半導体基板上に銅を主成分とす
る金属配線を形成する工程と、全面に絶縁膜を形成する
工程と、金又はアルミニウムのワイヤをボンディングす
る部分のみの絶縁膜を除去して金属配線の一部を露出す
る工程と、露出した金属配線の一部の表面層に銅シリサ
イド層又は銅とホウ素との化合物層を形成する工程と、
銅シリサイド層又は銅とホウ素との化合物層の表面にワ
イヤをボンディングする工程とを含むことを特徴とする
半導体装置の製造方法が提供される。
【００１０】更に本発明によれば、半導体基板上に銅を
主成分とする金属配線を備え、金属配線の一部の表面層
にワイヤのボンディング用の銅シリサイド層又は銅とホ
ウ素との化合物層を備えていることを特徴とする半導体
装置が提供される。
【００１１】
【発明の実施の形態】本発明を図１（ａ）〜（ｅ）及び
図２を用いて説明する。なお、これら図は、単なる一例
であって、本発明はこれらに限定されるものではない。
図１（ａ）〜（ｅ）は、半導体装置の製造方法の一例を
製造工程順に示した概略工程断面図である。なお、ここ
では２層配線に適用した例を示している。なお、本発明
の方法は、１層配線でも、３層以上の多層配線でも適用
することができる。
【００１２】まず、基板１上に層間絶縁膜２ａと拡散防
止膜３ａを、例えばＣＶＤ法、スピン塗布法により形成
する。ここで、基板は、特に限定されず公知の基板を使
用することができる。例えば、シリコン基板、ゲルマニ
ウム基板等の元素基板、ＧａＡｓのような化合物基板が
挙げられる。更に、基板上には、トランジスタ、負荷等
の素子が予め形成されていてもよい。なお、図１（ａ）
〜（ｅ）では基板上に存在する素子が省略されている。
【００１３】また、層間絶縁膜としては、ＳｉＯ2膜、
ＳｉＮ膜、ＳｉＯＮ膜、ＰＳＧ膜、ＢＰＳＧ膜、Ｆ含有
ＳｉＯ2膜や、これら以外にも各種低誘電率膜が使用で
きる。拡散防止膜としては、層間絶縁膜とエッチングの
選択比がとれ、銅の拡散を防止できる絶縁膜を使用する
ことができる。そのような絶縁膜としては、ＳｉＮｘ、
ＳｉＣ等が挙げられる。
【００１４】次に、フォトリソグラフィ工程とエッチン
グ工程により、コンタクトホールと一層目の配線溝が形
成される。配線溝形成後に、銅拡散防止膜及び銅配線形
成用の銅膜をこの順に、被着する。次いで、ＣＭＰ法に
より不要な部分の銅拡散防止膜及び銅膜を除去すること
により、銅拡散防止膜４ａと銅配線５ａからなる一層目
の配線を形成することができる（図１（ａ）参照）。
【００１５】銅拡散防止膜には、Ｔａ膜、Ｗ膜、Ｃｒ
膜、ＴａＮ膜、ＴｉＮ膜、ＴｉＷ膜、ＴｉＷＮ膜、ＷＮ
膜、ＮｂＮ膜等が挙げられ、スパッタ法、ＣＶＤ法等に
より形成することができる。一方、銅膜の形成方法とし
ては、スパッタ法、ＣＶＤ法、電解メッキ法等が挙げら
れる。更に、銅膜以外にも、銅銀合金、銅ジルコニウム
合金等の銅を主成分として含む膜も使用することができ
る。
【００１６】更に、一層目の銅配線と同様の手順で二層
目の銅配線を形成する（図１（ｂ）及び（ｃ）参照）。
図中、２ｂ〜２ｄは層間絶縁膜、３ｂと３ｃは拡散防止
膜、４ｂは銅拡散防止膜、５ｂは２層目の銅配線を示
す。なお、以下の工程で露出するボンディングパッド部
の銅配線の厚さは、その表面のシリサイド化及びホウ素
化を考慮して、０．５〜２μｍであることが好ましい。
【００１７】次に、ＳｉＮｘのような絶縁保護膜６を例
えばＣＶＤ法により全面に形成し、フォトリソグラフィ
工程及びエッチング工程に付してボンディングパッド部
の銅配線の表面を露出させる（図１（ｄ）参照）。その
後に、大気から隔離され、窒素雰囲気又は真空に維持さ
れた反応室で、ボンディングパッド部の銅表面を加熱す
る。窒素雰囲気又は真空に維持する理由は、銅の露出し
たウェハを大気中で加熱すると、銅が酸化されてしまう
からである。そのため、本発明の方法には、ロードロッ
ク室を有する装置を使用することが好ましい。
【００１８】続いて、反応室に例えばモノシランガス
（ＳｉＨ4ガス）又はジボランガス（Ｂ2Ｈ6ガス）を導
入し、これらガスに銅表面を暴露し、露出した銅表面に
銅シリサイド層又は銅とホウ素との化合物層７を形成す
る（図１（ｅ）参照）。シリサイド化のためのガスとし
ては、モノシランガス以外にジシランガス（Ｓｉ2Ｈ6ガ
ス）、ジフルオロシランガス（ＳｉＨ2Ｆ2ガス）、トリ
シラン（Ｓｉ3Ｈ8ガス）等が挙げられる。ここで、基板
を反応室に入れる前に、銅表面に形成される酸化膜を除
去して、新鮮な金属銅面が選択的に露出した状態である
ことが好ましい。除去の方法としては、フッ酸、クエン
酸等の酸化銅を銅に対して選択的に除去することができ
るエッチング液で処理する方法が挙げられる。
【００１９】上記本発明の方法では、ボンディングパッ
ド部の銅表面をシリサイド化又はホウ素化するだけなの
で、銅配線の抵抗にはほとんど影響を及ぼさない。むし
ろ、ボンディング時の酸化を確実に防止するため、銅表
面を１０〜１００ｎｍだけシリサイド化又はホウ素化す
ることが望ましい。
【００２０】これに対して、例えば、特開平９−３２１
０４５号公報に示されているような従来の銅配線表面を
シリサイド化する技術では、銅配線の側壁又は上部全面
をシリサイド化する必要があるため、シリサイド化を充
分に行うと抵抗が高くなり、その結果銅配線を使用する
利点が失われる。また、抵抗が許容できる程度にシリサ
イド化する場合、ＳｉＯ2をＣＶＤ法により減圧下で成
膜する際の数秒の範囲では充分に耐えられるが、最終的
に銅が露出するボンディングパット部に対するボンディ
ングの際の加熱雰囲気及び湿度雰囲気では充分な耐酸化
性を得ることができない。
【００２１】なお、基板温度、ガス流量及び暴露時間
は、装置の大きさ、ウェハの大きさ、反応室内の全圧力
で最適な条件に調整される。例えば、６インチのウェハ
を、直径３０ｃｍ、深さ３０ｃｍの円筒型の反応室内で
直径２０ｃｍの円板型ヒータ上でウェハを加熱する場
合、基板温度を３００〜４００℃、ガス流量を１０〜１
００ｃｃ／分、暴露時間を３０秒〜２分間とすることが
できる。また、反応室内の圧力は、常圧でもよく、０．
１〜１０Ｔｏｒｒの減圧でもよい。常圧で行う場合は、
シラン又はジボランと共に窒素のような不活性ガスを毎
分１リットル以上導入することで、シラン又はジボラン
の分圧を制御することが好ましい。
【００２２】銅シリサイド層又は銅とホウ素との化合物
層を形成した部分の銅の見かけの抵抗率は、２．５〜５
μΩｃｍの範囲になるように各種条件を調整することが
好ましい。更に、本発明の方法によりシリサイド化又は
ホウ素化する部分はパッドの開口部のみであり、他の配
線は絶縁膜６で完全に保護されている。このため本発明
では、露出部分の銅の抵抗率のみが上昇するだけであ
り、回路の性能に悪影響を及ぼすことなく充分な耐酸化
性が得られるまで銅表面のシリサイド化又はホウ素化を
進めることができる。次いで、得られた半導体装置を切
り出し、パッケージへ固定した後、公知のボンディング
法により、例えば金のワイヤ８でボンディングすること
ができる（図２参照）。
【００２３】
【発明の効果】本発明の方法によれば、（１）銅配線パ
ッド部にアルミニウムパッドを形成することなく、直接
ワイヤをパッド部にボンディングすることができ、
（２）銅の耐酸化性を向上させる部分をボンディングパ
ッド部分に限定できるため、半導体装置の回路性能に寄
与する部分の配線の抵抗を上昇させることがなく、ボン
ディングパッド部の耐酸化性を向上させることができ
る。また、本発明によれば、銅配線に対して安定にワイ
ヤがボンディングされた半導体装置を提供することがで
きる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の概略工程断面
図である。
【図２】本発明の半導体装置の概略断面図である。
【図３】従来の半導体装置の製造方法の概略工程断面図
である。
【図４】従来の半導体装置の概略断面図である。
【符号の説明】
１ 基板 ２、２ａ、２ｂ、２ｃ、２ｄ 層間絶縁膜 ３、３ａ、３ｂ、３ｃ 拡散防止膜 ４ 密着層 ４ａ、４ｂ 銅拡散防止膜 ５、５ａ、５ｂ 銅配線 ５′ 銅膜 ６ 絶縁膜 ７ 銅シリサイド層又は銅とホウ素との化合物層 ７ａ パッド領域 ８ ワイヤ ９ アルミニウム系膜 １０ 拡散層 １１ 反射防止膜 １２ 表面保護膜 １３ 耐酸化性金属膜
フロントページの続き Ｆターム(参考） 5F033 GG02 HH11 HH12 HH17 HH19 HH21 HH23 HH25 HH31 HH32 HH33 HH34 JJ01 JJ11 JJ12 JJ17 JJ19 JJ21 JJ23 JJ31 JJ32 JJ33 JJ34 KK01 KK11 KK12 KK17 KK19 KK21 KK23 KK31 KK32 KK33 KK34 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ09 QQ25 QQ35 QQ37 QQ48 QQ70 QQ73 QQ85 QQ94 RR01 RR04 RR06 RR08 RR11 RR14 RR15 SS15 SS21 VV07 WW02 XX09 XX33 5F044 EE04 EE06 EE13

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された銅を主成分と
    する金属配線の上にワイヤをボンディングする工程を含
    む半導体装置の製造方法であって、 半導体基板上に銅を主成分とする金属配線を形成する工
    程と、 全面に絶縁膜を形成する工程と、 金又はアルミニウムのワイヤをボンディングする部分の
    みの絶縁膜を除去して金属配線の一部を露出する工程
    と、 露出した金属配線の一部の表面層に銅シリサイド層又は
    銅とホウ素との化合物層を形成する工程と、 銅シリサイド層又は銅とホウ素との化合物層の表面にワ
    イヤをボンディングする工程とを含むことを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 銅を主成分とする金属配線の表面に形成
    される銅シリサイド層又は銅とホウ素との化合物層が、
    １０〜１００ｎｍの厚さを有する請求項１に記載の製造
    方法。
  3. 【請求項３】 銅とホウ素との化合物層が、金属配線を
    構成する銅と、ジボランとを反応させることにより形成
    される請求項１又は２に記載の製造方法。
  4. 【請求項４】 半導体基板上に銅を主成分とする金属配
    線を備え、金属配線の一部の表面層にワイヤのボンディ
    ング用の銅シリサイド層又は銅とホウ素との化合物層を
    備えていることを特徴とする半導体装置。
JP2000012979A 2000-01-21 2000-01-21 半導体装置及びその製造方法 Expired - Fee Related JP3602024B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000012979A JP3602024B2 (ja) 2000-01-21 2000-01-21 半導体装置及びその製造方法
US09/697,161 US6569767B1 (en) 2000-01-21 2000-10-27 Semiconductor device and its production process
TW089122811A TW501201B (en) 2000-01-21 2000-10-30 Semiconductor device and its production process
KR10-2001-0001905A KR100421826B1 (ko) 2000-01-21 2001-01-12 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012979A JP3602024B2 (ja) 2000-01-21 2000-01-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001203205A true JP2001203205A (ja) 2001-07-27
JP3602024B2 JP3602024B2 (ja) 2004-12-15

Family

ID=18540636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012979A Expired - Fee Related JP3602024B2 (ja) 2000-01-21 2000-01-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6569767B1 (ja)
JP (1) JP3602024B2 (ja)
KR (1) KR100421826B1 (ja)
TW (1) TW501201B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7170172B2 (en) 2001-12-13 2007-01-30 Nec Electronics Corporation Semiconductor device having a roughened surface
JP2009088548A (ja) * 2008-12-01 2009-04-23 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2021193745A (ja) * 2015-12-18 2021-12-23 ローム株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031575A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体装置及びその製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
JP2003133312A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 半導体装置およびその製造方法
JP2004221098A (ja) * 2003-01-09 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
US20050224987A1 (en) * 2004-04-07 2005-10-13 Hortaleza Edgardo R Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits
DE102004021261B4 (de) * 2004-04-30 2007-03-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
US7790611B2 (en) * 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure
US8339798B2 (en) * 2010-07-08 2012-12-25 Apple Inc. Printed circuit boards with embedded components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459938A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of semiconductor device
JPH0878410A (ja) 1994-09-05 1996-03-22 Mitsubishi Electric Corp 配線接続部及びその製造方法
JPH11135506A (ja) 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
US6303505B1 (en) * 1998-07-09 2001-10-16 Advanced Micro Devices, Inc. Copper interconnect with improved electromigration resistance
US6251775B1 (en) * 1999-04-23 2001-06-26 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7170172B2 (en) 2001-12-13 2007-01-30 Nec Electronics Corporation Semiconductor device having a roughened surface
US7560372B2 (en) 2001-12-13 2009-07-14 Nec Electronics Corporation Process for making a semiconductor device having a roughened surface
JP2009088548A (ja) * 2008-12-01 2009-04-23 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2021193745A (ja) * 2015-12-18 2021-12-23 ローム株式会社 半導体装置
JP7247289B2 (ja) 2015-12-18 2023-03-28 ローム株式会社 半導体装置
US11674983B2 (en) 2015-12-18 2023-06-13 Rohm Co., Ltd. SiC semiconductor device with current sensing capability

Also Published As

Publication number Publication date
TW501201B (en) 2002-09-01
JP3602024B2 (ja) 2004-12-15
KR100421826B1 (ko) 2004-03-10
US6569767B1 (en) 2003-05-27
KR20010086329A (ko) 2001-09-10

Similar Documents

Publication Publication Date Title
US7321171B2 (en) Semiconductor integrated circuit device
US6573607B2 (en) Semiconductor device and manufacturing method thereof
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
JPH10321561A (ja) 基板の表面上に金属層を作製する方法
JP3602024B2 (ja) 半導体装置及びその製造方法
US6130157A (en) Method to form an encapsulation layer over copper interconnects
JPH0778821A (ja) 半導体装置およびその製造方法
JP2003031575A (ja) 半導体装置及びその製造方法
US6753259B2 (en) Method of improving the bondability between Au wires and Cu bonding pads
US7666782B2 (en) Wire structure and forming method of the same
JP3244058B2 (ja) 半導体装置の製造方法
JPH0869980A (ja) 半導体装置及びその製造方法
JP2001015549A (ja) 半導体装置およびその製造方法
JP2010232676A (ja) 信頼性向上のためのケイ化銅パッシベーション
JPH10340920A (ja) 半導体装置の製造方法
JPH06177200A (ja) 半導体集積回路装置の形成方法
US7163884B2 (en) Semiconductor device and fabrication method thereof
JP3375460B2 (ja) 半導体装置
US5962920A (en) Semiconductor device and a manufacturing method thereof
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
US6462417B1 (en) Coherent alloy diffusion barrier for integrated circuit interconnects
JPH08139190A (ja) 半導体装置の製造方法
JP3087692B2 (ja) 半導体装置の製造方法
US6710452B1 (en) Coherent diffusion barriers for integrated circuit interconnects
US20210005560A1 (en) Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees