JPH02123740A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02123740A JPH02123740A JP63277731A JP27773188A JPH02123740A JP H02123740 A JPH02123740 A JP H02123740A JP 63277731 A JP63277731 A JP 63277731A JP 27773188 A JP27773188 A JP 27773188A JP H02123740 A JPH02123740 A JP H02123740A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode wiring
- alloy
- resistance
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は基板上に回路が形成された半導体装置、特に
、その電極配線層に関するものである。
、その電極配線層に関するものである。
従来、電極配線材料にはＡＩＪ？？Ａ１合金が広く用い
られているが、この種の材料には電極配線の断線や絶縁
破壊を生じさせ、半導体装置の歩留、信頼性に悪影響を
及ぼすヒロック、エレクトロマイグレーション、ストレ
スマイグレーションというような問題を抱えている。こ
のような背景から、上記のような問題がなく、かつ、Ａ
Ｉと同様に抵抗の低い材料であるＣｕによる電極配線が
注目されている。第４図ないし第６図（まＣｕを電極配
線に用いた、例えばアメリカ合衆国特許４７４２０１４
号公報に示された従来の半導体装置の断面図であり、第
４図において、（１）は基板としてのシリコン（Ｓｉ＞
基板、（２）はＳｉ基板（１）の表面上に形成された二
酸化シリコン（ＳｉＯ２）の絶縁膜、（３）は絶縁膜（
２）に開孔して形成されたコンタクトホール、Ｇ４）は
コンタクトホール（３）の底面およびその近辺のＳｉ基
板（１）の表面部に形成された不純物拡散層、（５１は
Ｓｉ基板（１）上の所定の所を電気的に接続する電極配
線層、（６）はモリブデン（Ｎｏ ）、窒化チタン（Ｔ
ｉｅ）等のバリア層、（２）はＣｕ層、矧はタングステ
ン（Ｗ）等の高融点金属の被覆導電層で、（６１〜８Ｇ
こより多３１構造の電極配線層（（５）を構成している
。（９）はコンタクトホールＬ３１の底面に形成された
シリサイド層で、不純物拡散層（４）に対するオーミッ
クコンタクトを形成し、不純物拡散層（４）はこのシリ
サイド層（９）を介して電極配線Ｒ（’５１のバリアｊ
ｌｉｊ １６１と電気的につながっている。
られているが、この種の材料には電極配線の断線や絶縁
破壊を生じさせ、半導体装置の歩留、信頼性に悪影響を
及ぼすヒロック、エレクトロマイグレーション、ストレ
スマイグレーションというような問題を抱えている。こ
のような背景から、上記のような問題がなく、かつ、Ａ
Ｉと同様に抵抗の低い材料であるＣｕによる電極配線が
注目されている。第４図ないし第６図（まＣｕを電極配
線に用いた、例えばアメリカ合衆国特許４７４２０１４
号公報に示された従来の半導体装置の断面図であり、第
４図において、（１）は基板としてのシリコン（Ｓｉ＞
基板、（２）はＳｉ基板（１）の表面上に形成された二
酸化シリコン（ＳｉＯ２）の絶縁膜、（３）は絶縁膜（
２）に開孔して形成されたコンタクトホール、Ｇ４）は
コンタクトホール（３）の底面およびその近辺のＳｉ基
板（１）の表面部に形成された不純物拡散層、（５１は
Ｓｉ基板（１）上の所定の所を電気的に接続する電極配
線層、（６）はモリブデン（Ｎｏ ）、窒化チタン（Ｔ
ｉｅ）等のバリア層、（２）はＣｕ層、矧はタングステ
ン（Ｗ）等の高融点金属の被覆導電層で、（６１〜８Ｇ
こより多３１構造の電極配線層（（５）を構成している
。（９）はコンタクトホールＬ３１の底面に形成された
シリサイド層で、不純物拡散層（４）に対するオーミッ
クコンタクトを形成し、不純物拡散層（４）はこのシリ
サイド層（９）を介して電極配線Ｒ（’５１のバリアｊ
ｌｉｊ １６１と電気的につながっている。
上記の半導体装置においては、ＣｕがＳｉ基板（１）内
に拡散すると、ｐｎ接合の逆バイアス時におけるリーク
電流の増大や、薄いゲート絶縁膜（図示せず）の絶縁耐
力の低下を招くので、Ｃｕ層（７）の、図において下面
にバリア層（６）を設けてＣｕの拡散を防止している。
に拡散すると、ｐｎ接合の逆バイアス時におけるリーク
電流の増大や、薄いゲート絶縁膜（図示せず）の絶縁耐
力の低下を招くので、Ｃｕ層（７）の、図において下面
にバリア層（６）を設けてＣｕの拡散を防止している。
また、ＣｕｒｇＩ（７）の表面と側面をＷ等の被覆導電
層（５）で被って、Ｃｕｒｌ■の腐蝕を防止している。
層（５）で被って、Ｃｕｒｌ■の腐蝕を防止している。
第５図は２層配線の場合を示す断面図で、（５Ａ）〜（
８Ａ）はそれぞれ第４図の（５１〜（５）に相当してこ
れらと同様に構成された第１の電極配線層、第１のバリ
ア層、第１のＣｕＪｌ、第１の被覆導電層であるが、第
４図とは断面の方向が９０°変わっており、第４図の右
方または左方から見た図で示している。
８Ａ）はそれぞれ第４図の（５１〜（５）に相当してこ
れらと同様に構成された第１の電極配線層、第１のバリ
ア層、第１のＣｕＪｌ、第１の被覆導電層であるが、第
４図とは断面の方向が９０°変わっており、第４図の右
方または左方から見た図で示している。
（５［１）〜（８Ｂ）は第１の電極配線層（５Ａ）の、
図において上方に配置されて、それぞれ（５Ａ）〜（８
Ａ）に相当してこれらと同様に構成された第２の電極配
線層、第２のバリア層、第２のＣｕ層、第２の被覆導電
層、（１〔は第１および第２の電極配線層（５Ａ）、
（５［１）相互間に形成された眉間絶縁膜、（１１）は
層間絶縁膜００）の、図において上方から見て第１およ
び第２の電極配線層（５Ａ）、 （５Ｂ）が互いに交叉
する箇所に開孔して形成されたビアポール、（１２）は
ピアホール（１１）内を選択ＣＶＤ法などによりＷで満
たして形成されたプラグで、層間絶縁膜０〔とは表面が
ほぼ平坦になっている。このプラグ（１２）を介して第
１の被覆導電層（８Δ）と第２のバリアｌ （６Ｂ）が
つながっているので、第１および第２の電極配線層（５
八）（５Ｂ）は互に電気的に接続された状態になってい
る。
図において上方に配置されて、それぞれ（５Ａ）〜（８
Ａ）に相当してこれらと同様に構成された第２の電極配
線層、第２のバリア層、第２のＣｕ層、第２の被覆導電
層、（１〔は第１および第２の電極配線層（５Ａ）、
（５［１）相互間に形成された眉間絶縁膜、（１１）は
層間絶縁膜００）の、図において上方から見て第１およ
び第２の電極配線層（５Ａ）、 （５Ｂ）が互いに交叉
する箇所に開孔して形成されたビアポール、（１２）は
ピアホール（１１）内を選択ＣＶＤ法などによりＷで満
たして形成されたプラグで、層間絶縁膜０〔とは表面が
ほぼ平坦になっている。このプラグ（１２）を介して第
１の被覆導電層（８Δ）と第２のバリアｌ （６Ｂ）が
つながっているので、第１および第２の電極配線層（５
八）（５Ｂ）は互に電気的に接続された状態になってい
る。
また、第４図の場合と同様に、第１および第２のバリア
ｐｇ（６Ａ）、 （６１１）により第１および第２のＣ
ｕＰＩＩ（７Ａ）、 （７［１１からＳｉ基板（１）へ
のＣｕの拡散を防止し、第１および第２の被覆導電層（
８八）、 （８［１）により第１および第２のＣｕ層（
７Ａ）；＜７［１）の腐蝕を防止している。
ｐｇ（６Ａ）、 （６１１）により第１および第２のＣ
ｕＰＩＩ（７Ａ）、 （７［１１からＳｉ基板（１）へ
のＣｕの拡散を防止し、第１および第２の被覆導電層（
８八）、 （８［１）により第１および第２のＣｕ層（
７Ａ）；＜７［１）の腐蝕を防止している。
第６図はポンディングパッドを示す断面図で、電極配線
層の一部がここではポンディングパッド（２０）になっ
ている、（＋３１は絶縁膜（２）および被覆溝Ｔｈ層（
ａ上に形成されたバッジベージジン膜、（１４）はＣ１
１層（２）上でパッシベーション膜（１３）および被覆
導電層（５）を選択的に開孔して形成した開孔部で、そ
こではＣｌ１１（７）が露出している。 （Ｉｓ）はＣ
ｕ層（７）の露出した部分に接続された金（Ａｕ）線な
どのボンディングワイヤで、図示しない他端がリードフ
レームの内部リード°（図示せず）に接続されて、Ｃｕ
Ｊｉ（７）が外部と導通するようになっている。なお、
図示していないが上記アメリカ合衆国特許公報には、開
孔部（１４）の形成時に被覆導電層（５）を除去した後
、Ｃｕ層口の表面の酸化防止を目的として、メツキ法な
どによりＡｕ層で被覆することも述べられている。
層の一部がここではポンディングパッド（２０）になっ
ている、（＋３１は絶縁膜（２）および被覆溝Ｔｈ層（
ａ上に形成されたバッジベージジン膜、（１４）はＣ１
１層（２）上でパッシベーション膜（１３）および被覆
導電層（５）を選択的に開孔して形成した開孔部で、そ
こではＣｌ１１（７）が露出している。 （Ｉｓ）はＣ
ｕ層（７）の露出した部分に接続された金（Ａｕ）線な
どのボンディングワイヤで、図示しない他端がリードフ
レームの内部リード°（図示せず）に接続されて、Ｃｕ
Ｊｉ（７）が外部と導通するようになっている。なお、
図示していないが上記アメリカ合衆国特許公報には、開
孔部（１４）の形成時に被覆導電層（５）を除去した後
、Ｃｕ層口の表面の酸化防止を目的として、メツキ法な
どによりＡｕ層で被覆することも述べられている。
第７図は第４７回応用物理学会学術講演会予稿集５１３
ページに記載された半導体装置の断面図で、（＋６＞、
（１７＞はＳｉ基板（１）上に順次形成されたチタン
ｆＴｉＪ層、窒化チタン（ＴｉＮ）層で、これらにより
ＣｕＭ（７）からＳｉ基板（１）へのＣｕの拡散を防止
している。
ページに記載された半導体装置の断面図で、（＋６＞、
（１７＞はＳｉ基板（１）上に順次形成されたチタン
ｆＴｉＪ層、窒化チタン（ＴｉＮ）層で、これらにより
ＣｕＭ（７）からＳｉ基板（１）へのＣｕの拡散を防止
している。
ＣｕＪｉｌ■の表面に被覆導電層は設けられていない。
従来の半導体装置は以上のように構成されていて、電極
配線層のＣｕ層の表面はＷ等の被覆導電層で被われてい
るか、または、そのような被覆導電層が設けられていな
い、まず、被覆導電層がない場合については、多層配線
において電極配線層相互間を接続するピアホール形成や
ポンディングパッド上の開孔部形成のためのフ第１・レ
ジストを酸素プラズマ中で除去する時や、ＣＶＤ法によ
り電極配線上に層間絶縁膜やパッシベーション膜を形成
する時、また、ウェハプロセス中のその他の工程で熱処
理を行う時などにＣｕ層が酸化される。また、Ｗの被覆
導電層でＣｕ層を被った場合については、通常の拡散炉
で熱処理したとき、４５０℃程度の低い温度でも炉内の
僅かな残留酸素の影響でＷの酸化が起る。スパッタ法で
もＣＶＤ法でも、堆積されたＷの被覆導電層は柱状結晶
で結晶粒界が多く、そのため、密度の低い粒界を通って
酸化は膜の内部にまで達する。発明者等による実験では
、減圧ＣＶＤ法で成膜した４００ｒ＋ｍ厚のＷの膜を水
素（Ｉ＋□）中、４５０℃で３０分間熱処理したところ
、残留酸素の影響でＷの膜の表面は黒青色に変化し、オ
ージェ電子分光法で深さ方向の酸素分布を測定すると、
膜に面からｈ〜雅の辺まで酸素が侵入していた。なお、
この時の残留酸素濃度は１００〜１０００ ｐ ｐ ［
ａであった。Ｗに限らずＭｏ、 Ｔｉ等の高融点金属の
膜はいずれも酸化され易く、また、多孔性の結晶粒界が
多数存在する柱状結晶膜であるため膜内深くまで酸素が
侵入する。これらの金属膜は酸素の侵入に対して敏感に
その電気抵抗の上昇をきたし、半導体装置の特性を悪化
させる。加えて、ＷはＡｕなとのボンディングワイヤと
のボンディング性が悪いため、ポンディングパッドでは
Ｗの被覆導電層を選択的に除去する必要があり、更に、
このポンディングパッドのＣｕ層の露出させた表面を、
酸化防止のために再びわざわざＡｕメツキして被うこと
も行われ、工程数の増加を来たしている。
配線層のＣｕ層の表面はＷ等の被覆導電層で被われてい
るか、または、そのような被覆導電層が設けられていな
い、まず、被覆導電層がない場合については、多層配線
において電極配線層相互間を接続するピアホール形成や
ポンディングパッド上の開孔部形成のためのフ第１・レ
ジストを酸素プラズマ中で除去する時や、ＣＶＤ法によ
り電極配線上に層間絶縁膜やパッシベーション膜を形成
する時、また、ウェハプロセス中のその他の工程で熱処
理を行う時などにＣｕ層が酸化される。また、Ｗの被覆
導電層でＣｕ層を被った場合については、通常の拡散炉
で熱処理したとき、４５０℃程度の低い温度でも炉内の
僅かな残留酸素の影響でＷの酸化が起る。スパッタ法で
もＣＶＤ法でも、堆積されたＷの被覆導電層は柱状結晶
で結晶粒界が多く、そのため、密度の低い粒界を通って
酸化は膜の内部にまで達する。発明者等による実験では
、減圧ＣＶＤ法で成膜した４００ｒ＋ｍ厚のＷの膜を水
素（Ｉ＋□）中、４５０℃で３０分間熱処理したところ
、残留酸素の影響でＷの膜の表面は黒青色に変化し、オ
ージェ電子分光法で深さ方向の酸素分布を測定すると、
膜に面からｈ〜雅の辺まで酸素が侵入していた。なお、
この時の残留酸素濃度は１００〜１０００ ｐ ｐ ［
ａであった。Ｗに限らずＭｏ、 Ｔｉ等の高融点金属の
膜はいずれも酸化され易く、また、多孔性の結晶粒界が
多数存在する柱状結晶膜であるため膜内深くまで酸素が
侵入する。これらの金属膜は酸素の侵入に対して敏感に
その電気抵抗の上昇をきたし、半導体装置の特性を悪化
させる。加えて、ＷはＡｕなとのボンディングワイヤと
のボンディング性が悪いため、ポンディングパッドでは
Ｗの被覆導電層を選択的に除去する必要があり、更に、
このポンディングパッドのＣｕ層の露出させた表面を、
酸化防止のために再びわざわざＡｕメツキして被うこと
も行われ、工程数の増加を来たしている。
また、Ｗは眉間絶縁膜やパッシベーション膜などに用い
られる５ｉ０２などの絶縁材の膜との密着性が悪いなど
、様々の問題点があった。
られる５ｉ０２などの絶縁材の膜との密着性が悪いなど
、様々の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、電極配線材料としてのＡＩおよび八を合金の
利点である良好なワイヤボンディング性、耐酸化性、絶
縁材の膜との密着性と、Ｃｕの利点である耐ヒロック性
、耐エレクトロマイグレーション性、耐ストレスマイグ
レーション性とを兼ね備えることにより、確立された従
来のプロセス技術から大幅な改良を必要とすることなく
、信頼性の高い低抵抗の電極配線層を有する半導体装置
を得ることを目的とする。
たもので、電極配線材料としてのＡＩおよび八を合金の
利点である良好なワイヤボンディング性、耐酸化性、絶
縁材の膜との密着性と、Ｃｕの利点である耐ヒロック性
、耐エレクトロマイグレーション性、耐ストレスマイグ
レーション性とを兼ね備えることにより、確立された従
来のプロセス技術から大幅な改良を必要とすることなく
、信頼性の高い低抵抗の電極配線層を有する半導体装置
を得ることを目的とする。
この発明に係る半導体装置は、その電極配線層をＣｕ層
と、このＣｕ層の表面に形成されたＡ１層またはＡ１合
金層とで構成したものである。
と、このＣｕ層の表面に形成されたＡ１層またはＡ１合
金層とで構成したものである。
この発明における半導体装置は、電極配線層にＣｕを用
いているので耐ヒロック性、耐エレクトロマイグレーシ
ョン性、耐ストレスマイグレーション性を有しながら、
かつ、その表面をＡＩｔたはＡ１合金で被っているので
良好なワイヤボンディング性、耐酸化性、絶縁材の膜と
の密着性をも有する。
いているので耐ヒロック性、耐エレクトロマイグレーシ
ョン性、耐ストレスマイグレーション性を有しながら、
かつ、その表面をＡＩｔたはＡ１合金で被っているので
良好なワイヤボンディング性、耐酸化性、絶縁材の膜と
の密着性をも有する。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による半導体装置を示す製造工
程における断面図であり、第１図（Ａ）から（Ｅ）まで
工程順に示す、これらの図において、（１）〜（２）ｉ
６］、（７）、（９）は第４図の従来例と同様であるの
で説明を省略する。（１８）はＣｕ層（７）の表面に形
成されたＡ１層で、（６１，（７１，（＋８）により電
極配線層（（５）を構成している。第１図（Ｅ）に示す
半導体装置をＨ３９するには、まず、第１図（Ａ＞のよ
うに、第４図の従来例の場合と同様にＳｔ基板（１）上
の絶縁膜＋２１にコンタクトホール（３）を開孔し、そ
の底面にスパッタリング法で白金（Ｐｔ）またはＴｉな
どを堆積後、熱処理によりこれら金属とＳｔをシリサイ
ド反応させてＰｔ５ｊ、 ＴｉＳｉ、などのシリサイド
層を形成する。次に、コンタクトホール（３）および絶
縁膜（２１上にスパッタリング法でＴｉＮ、 Ｔｉ−Ｗ
合金などを堆積させてバリア層（６）を形成する。続い
て、第１図（Ｂ）のようにスパッタリング法、イオンブ
レーティング法などでバリア層（６）上にＣｕ層（７）
を形成する。
図はこの発明の一実施例による半導体装置を示す製造工
程における断面図であり、第１図（Ａ）から（Ｅ）まで
工程順に示す、これらの図において、（１）〜（２）ｉ
６］、（７）、（９）は第４図の従来例と同様であるの
で説明を省略する。（１８）はＣｕ層（７）の表面に形
成されたＡ１層で、（６１，（７１，（＋８）により電
極配線層（（５）を構成している。第１図（Ｅ）に示す
半導体装置をＨ３９するには、まず、第１図（Ａ＞のよ
うに、第４図の従来例の場合と同様にＳｔ基板（１）上
の絶縁膜＋２１にコンタクトホール（３）を開孔し、そ
の底面にスパッタリング法で白金（Ｐｔ）またはＴｉな
どを堆積後、熱処理によりこれら金属とＳｔをシリサイ
ド反応させてＰｔ５ｊ、 ＴｉＳｉ、などのシリサイド
層を形成する。次に、コンタクトホール（３）および絶
縁膜（２１上にスパッタリング法でＴｉＮ、 Ｔｉ−Ｗ
合金などを堆積させてバリア層（６）を形成する。続い
て、第１図（Ｂ）のようにスパッタリング法、イオンブ
レーティング法などでバリア層（６）上にＣｕ層（７）
を形成する。
その上に、第１図（Ｃ）のようにスパッタリング法でＡ
ｔ層（１８）を形成する。更にその上に、第１図（Ｄ）
のようにバターニング用のマスク材（１９）を所望の位
置、形状に形成し、これをマスクとしてＡ１１（１８）
、Ｃｕ層（２）、バリア層（６）を第１図（Ｅ）のよう
に順次エツチングした後、マスク材（１９）を除去する
。
ｔ層（１８）を形成する。更にその上に、第１図（Ｄ）
のようにバターニング用のマスク材（１９）を所望の位
置、形状に形成し、これをマスクとしてＡ１１（１８）
、Ｃｕ層（２）、バリア層（６）を第１図（Ｅ）のよう
に順次エツチングした後、マスク材（１９）を除去する
。
Ａｌ／Ａ（＋８１とバリアｒｖＩｆ６］は通常の反応性
異方性エツチング法で、Ｃｕ層（７）はイオンミリング
法でエツチングする。
異方性エツチング法で、Ｃｕ層（７）はイオンミリング
法でエツチングする。
第２図はこの発明の他の実施例による半導体装置を示す
断面図で、２層配線の場合を示す。（１０１〜（１２）
は第５図の従来例と同様であるので説明を省略する。
（５Ａ）〜（７Ａ）、 （１８八）はそれぞれ第１図の
（５）〜（７１，（１８）に相当してこれらと同様に構
成された、第１の電極配線層、第１のバリア層、第１の
ＣｕＪｆＷ、第１（７）Ａ１層である。 （５Ｂ１〜（
７［１）、（１８Ｂ）は第１の電極配線Ｍｌ （５Ａ＞
の、図において上方に配置されて、それぞれ（５Ａ）〜
（７Ａ）、 （１８八）に相当してこれらと同様に構成
された第２の電極配線層、第２のバリア層、第２のＣｕ
層、第２のＡ１層である。第１のＡ１層（１８Δ）と第
２のバリア層（６Ｂ）はプラグ（１２）を介してつなが
っているので、第１および第２のｔｉ配線ＲＡ（５八）
、 （５Ｂ＞は互に電気的に接続された状態になってい
る。
断面図で、２層配線の場合を示す。（１０１〜（１２）
は第５図の従来例と同様であるので説明を省略する。
（５Ａ）〜（７Ａ）、 （１８八）はそれぞれ第１図の
（５）〜（７１，（１８）に相当してこれらと同様に構
成された、第１の電極配線層、第１のバリア層、第１の
ＣｕＪｆＷ、第１（７）Ａ１層である。 （５Ｂ１〜（
７［１）、（１８Ｂ）は第１の電極配線Ｍｌ （５Ａ＞
の、図において上方に配置されて、それぞれ（５Ａ）〜
（７Ａ）、 （１８八）に相当してこれらと同様に構成
された第２の電極配線層、第２のバリア層、第２のＣｕ
層、第２のＡ１層である。第１のＡ１層（１８Δ）と第
２のバリア層（６Ｂ）はプラグ（１２）を介してつなが
っているので、第１および第２のｔｉ配線ＲＡ（５八）
、 （５Ｂ＞は互に電気的に接続された状態になってい
る。
第３図はこの発明の更に他の実施例による半導体装置を
示す断面図で、電極配線層の一部がここではポンディン
グパッド（２０）になっている、 ＜１３）〜（１５）
は第５図の従来例と同様であるので説明を省略する。絶
縁膜（２１およびＡ１層（１８）上に形成されたパッシ
ベーション膜（１３）に開孔して設けられた開孔部（１
４）の底面はＡ１層（１８）になっていて、ここにボン
ディングワイヤ（１５）が接続されている。
示す断面図で、電極配線層の一部がここではポンディン
グパッド（２０）になっている、 ＜１３）〜（１５）
は第５図の従来例と同様であるので説明を省略する。絶
縁膜（２１およびＡ１層（１８）上に形成されたパッシ
ベーション膜（１３）に開孔して設けられた開孔部（１
４）の底面はＡ１層（１８）になっていて、ここにボン
ディングワイヤ（１５）が接続されている。
第１図〜第３図に示された半導体装置においては、電極
配線１ｔ（６）および第１．第２の電極配線層（５八）
（５Ｂ）のＣｕ層（２）および第１．第２のＣｕ層（
７八）。
配線１ｔ（６）および第１．第２の電極配線層（５八）
（５Ｂ）のＣｕ層（２）および第１．第２のＣｕ層（
７八）。
（７Ｂ） （以下、これらをＣｕ層（至）で代表して表
わす）の表面はＡ１層（１８）および第１．第２のＡＩ
ＩＷ（１８八）（１８Ｂ） （以下、これらをＡ１層（
１８）で代表して表わす）のいずれかで被われており、
八１は酸化し易い材料であるが一旦その表面に酸化物で
あるΔｈｏ。
わす）の表面はＡ１層（１８）および第１．第２のＡＩ
ＩＷ（１８八）（１８Ｂ） （以下、これらをＡ１層（
１８）で代表して表わす）のいずれかで被われており、
八１は酸化し易い材料であるが一旦その表面に酸化物で
あるΔｈｏ。
ができるとＡ１層０．自身が酸素の拡散を抑えて酸化の
進行に対するバリアとなるため、酸化層の形成は掻く表
面に限られる。従来例で用いられているＷの膜に対する
酸化の実験について既に述べたが、これと同じ条件でＡ
ｔの膜を熱処理したところ、酸素の侵入深さは５０Ｂｍ
以下で、Ｗの場合のような酸化に起因する電気抵抗の上
ｙ１はなかった。従って、ピアホール（１１）やポンデ
ィングパッドの開化部（１４）の底面（２１Δ）、 （
２１１１）がＷの場合は酸化に対して配慮を要したが、
Ａ１の場合は酸化物の層が薄いため、通常のへ１配線で
一般に行われているプロセス技術をこの発明の半導体装
置に対しても利用できる。即ち、第２図でビアポール（
１１）の開化後、パターニング用に用いたマスク材（図
示せず）′５：除去する時に酸素プラズマ処理を行って
も、ピアホール（１１）の底面（２＋Ａ）は層でその表
面にできる酸化物の層が薄いので、プラグ（１２）や第
２の電極配線Ｊ１５ｎ）を形成する前に行うピアホール
（１１）の底面（２＋Ａ）のクリーニング処理はスパッ
タエツチングなどの従来の方法で行うことができる。一
方、Ｗの場合は酸１ヒ物の層がピアホール（１１）の底
面（２１八）にできると、酸化物の層が厚いので通常の
スパッタエツチングでは完全に酸化物を除去するのが難
しく、第１．第２の電極配線（５八＞、 （５Ｂ）間の
接続不良をきたす虞れがある。これはスパッタエツチン
グの時間が長くなるとピアホール（１１）の側壁（２２
）の絶縁膜００）がエツチングされたり、底面（２１Ａ
）から除去されて側壁（２２）へ付着した酸化物が再エ
ツチングされたりしてピアホール（１１）の底面＜２１
八）に付着するためである。
進行に対するバリアとなるため、酸化層の形成は掻く表
面に限られる。従来例で用いられているＷの膜に対する
酸化の実験について既に述べたが、これと同じ条件でＡ
ｔの膜を熱処理したところ、酸素の侵入深さは５０Ｂｍ
以下で、Ｗの場合のような酸化に起因する電気抵抗の上
ｙ１はなかった。従って、ピアホール（１１）やポンデ
ィングパッドの開化部（１４）の底面（２１Δ）、 （
２１１１）がＷの場合は酸化に対して配慮を要したが、
Ａ１の場合は酸化物の層が薄いため、通常のへ１配線で
一般に行われているプロセス技術をこの発明の半導体装
置に対しても利用できる。即ち、第２図でビアポール（
１１）の開化後、パターニング用に用いたマスク材（図
示せず）′５：除去する時に酸素プラズマ処理を行って
も、ピアホール（１１）の底面（２＋Ａ）は層でその表
面にできる酸化物の層が薄いので、プラグ（１２）や第
２の電極配線Ｊ１５ｎ）を形成する前に行うピアホール
（１１）の底面（２＋Ａ）のクリーニング処理はスパッ
タエツチングなどの従来の方法で行うことができる。一
方、Ｗの場合は酸１ヒ物の層がピアホール（１１）の底
面（２１八）にできると、酸化物の層が厚いので通常の
スパッタエツチングでは完全に酸化物を除去するのが難
しく、第１．第２の電極配線（５八＞、 （５Ｂ）間の
接続不良をきたす虞れがある。これはスパッタエツチン
グの時間が長くなるとピアホール（１１）の側壁（２２
）の絶縁膜００）がエツチングされたり、底面（２１Ａ
）から除去されて側壁（２２）へ付着した酸化物が再エ
ツチングされたりしてピアホール（１１）の底面＜２１
八）に付着するためである。
ボンディング性について、Ａｌや層合金はポンディング
パッドとして従来から実績のある材料であるが、第３図
においてＡ１層（１８）の膜厚に配慮する必要がある。
パッドとして従来から実績のある材料であるが、第３図
においてＡ１層（１８）の膜厚に配慮する必要がある。
通常、ワイヤポンデイグはボンディングワイヤ（１５）
に超音波を印加しながらポンディングパッド（２０）に
押し付けて両者の間の摩擦熱を利用して行う。従って、
ＡＩの場合、表面の薄い酸化物の層は容易に破られてそ
の下の未酸化の層の層でボンディングがなされる。その
ため、第３図においてＡ１層（１８）が薄すぎると下の
Ｃｕ１１ｍまで達してここでボンディングを行うことに
なる。Ｃｕに対して八ｕのボンディングワイヤ（１５）
のボンディングをするのはＡ１に対するよりも技術的に
難しく、従来より実績の豊富なボンディングプロセス技
術から大きな変更なしに行えるＡＩへのボンディングの
方が有利で＋Ｆ）る。このような点からΔＩＪ筈（１８
）の厚さの下限は２００ｎｍ程度とするのが好ましい。
に超音波を印加しながらポンディングパッド（２０）に
押し付けて両者の間の摩擦熱を利用して行う。従って、
ＡＩの場合、表面の薄い酸化物の層は容易に破られてそ
の下の未酸化の層の層でボンディングがなされる。その
ため、第３図においてＡ１層（１８）が薄すぎると下の
Ｃｕ１１ｍまで達してここでボンディングを行うことに
なる。Ｃｕに対して八ｕのボンディングワイヤ（１５）
のボンディングをするのはＡ１に対するよりも技術的に
難しく、従来より実績の豊富なボンディングプロセス技
術から大きな変更なしに行えるＡＩへのボンディングの
方が有利で＋Ｆ）る。このような点からΔＩＪ筈（１８
）の厚さの下限は２００ｎｍ程度とするのが好ましい。
方、上限はヒロックの抑制で決まる。Ａ１の膜では熱処
理時に膜の内部応力の緩和過程で、ヒロックが突起状の
へ１成長物として発生し、重なり合う電極配線間や同一
層内の隣り合う電極配線間の絶縁を破って電気的回路を
引き起こし、半導体装置の歩留低下を招くが、ヒロック
の発生は八１の膜の厚さに対しても依存性があり、５０
０ｎｍ以下では殆んど発生せず、また、発生しても電気
的に影響を及ぼさない程度の大きさにとどまる。このよ
うな点からＡ１層（１８）の厚さの上限は５００ ｎ
ｍ程度とするのが好ましい。また、例えば第２図におい
て第１の電極配線層（５Ａ）の表面は第１のＡＩＭ（１
８）になっているので、その上に形成された層間絶縁膜
００）との密着性は良好である。なお、Ｃｕ−Ａｌ間の
接触起電力が大きいための腐食の虞れについては、プロ
セス雰囲気の湿度管理を行えば問題ない。
理時に膜の内部応力の緩和過程で、ヒロックが突起状の
へ１成長物として発生し、重なり合う電極配線間や同一
層内の隣り合う電極配線間の絶縁を破って電気的回路を
引き起こし、半導体装置の歩留低下を招くが、ヒロック
の発生は八１の膜の厚さに対しても依存性があり、５０
０ｎｍ以下では殆んど発生せず、また、発生しても電気
的に影響を及ぼさない程度の大きさにとどまる。このよ
うな点からＡ１層（１８）の厚さの上限は５００ ｎ
ｍ程度とするのが好ましい。また、例えば第２図におい
て第１の電極配線層（５Ａ）の表面は第１のＡＩＭ（１
８）になっているので、その上に形成された層間絶縁膜
００）との密着性は良好である。なお、Ｃｕ−Ａｌ間の
接触起電力が大きいための腐食の虞れについては、プロ
セス雰囲気の湿度管理を行えば問題ない。
また、第１図〜第３図の実施例では００層（７）の表面
にへ１層（１８）を形成したが、ＣｕＭ（７１の表面に
Ａｌ−Ｃｕ、 Ａｌ−５ｉ−ＣｕのようなＡ１合金層を
形成するようにしてもよく、その場合は、それらの組成
は厚さ方向に均一である必要はなく、例えば、Ａｌ−３
ｉ−ＣｕでＳｔがＣｕＪｌ（７）との界面近くに偏析し
ていても問題はない、更に、基板としてＳｉ基板（１）
を用いたものを示したが、ＧａＡｓ、 ＩｎＰ等の他の
半導体材１”ｌやセラミックス、ガラス等の絶縁材料で
もよく、また、ボンディングワイヤ（１５）も八Ｕに限
らず、八１． Ｃｕ、 Ａｇなどて゛もよい。
にへ１層（１８）を形成したが、ＣｕＭ（７１の表面に
Ａｌ−Ｃｕ、 Ａｌ−５ｉ−ＣｕのようなＡ１合金層を
形成するようにしてもよく、その場合は、それらの組成
は厚さ方向に均一である必要はなく、例えば、Ａｌ−３
ｉ−ＣｕでＳｔがＣｕＪｌ（７）との界面近くに偏析し
ていても問題はない、更に、基板としてＳｉ基板（１）
を用いたものを示したが、ＧａＡｓ、 ＩｎＰ等の他の
半導体材１”ｌやセラミックス、ガラス等の絶縁材料で
もよく、また、ボンディングワイヤ（１５）も八Ｕに限
らず、八１． Ｃｕ、 Ａｇなどて゛もよい。
以上のように、この発明によれば電極配線層をＣｕ層と
、このＣｕ層の表面を被うＡＩＭまたはＡ１合金層とで
構成しなので、Ａ１およびＡ１合金の利点である良好な
ワイヤボンディング性、耐酸化性、絶縁材の膜との密着
性と、Ｃｕの利点である耐ヒロック性、耐エレク）・ロ
マイグレーション性、耐ストレスマイグレーション性と
を兼ね備え、そのため、従来のプロセス技術から大幅な
改良を必要とすることなく、信頼性の高い低抵抗の電極
配線層を有する半導体装置が得られる効果がある。
、このＣｕ層の表面を被うＡＩＭまたはＡ１合金層とで
構成しなので、Ａ１およびＡ１合金の利点である良好な
ワイヤボンディング性、耐酸化性、絶縁材の膜との密着
性と、Ｃｕの利点である耐ヒロック性、耐エレク）・ロ
マイグレーション性、耐ストレスマイグレーション性と
を兼ね備え、そのため、従来のプロセス技術から大幅な
改良を必要とすることなく、信頼性の高い低抵抗の電極
配線層を有する半導体装置が得られる効果がある。
第１図はこの発明の一実施例による半導体装置を示す製
造工程における断面図、第２図はこの発明の他の実施例
による半導体装置を示す断面図、第３図はこの発明の更
に他の実施例による半導体装置を示す断面図、第４図〜
第７図はそれぞれ従来の半導体装置を示す断面図である
。 図において、ｆｉｌはＳｉ基板、（５１，（５Δ）、（
５Ｂ）はそれぞれ電極配線層、第１および第２の電極配
線層、（７１，（７Ａ） 、 （７１１）はそれぞれＣ
ｕ層、第１および第２のＣｕ層、（１８）、 （＋８Ａ
）、 （１８［１）はそれぞれＡ１層、第１および第２
のＡ１層である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 第１図（イの１） 第１図（ｔの２ン 第７図 １慣件の表示 昭和６３年持重１１願第２７７７３１弓−２発明の名称 半導体装置 ３補正をする８・ 事（士との関１系 住 所 名 称（６０１） ４代理人 住 所 １、冗γ出願人 東京都千代［１１区火の内二丁目２番３号三支電機株式
会社 代表者 志 岐 守 へ 東京都千代田区丸の内二丁目２番３号 ＝３ｉ：電八株式会社内 ５浦止の対象 明細、ｑの発明の詳細な説明 ６を山王の内容 明細書の第 ２ペ一ジ第１行に’ ５０ｎＩ１以下」と あるのを ’ ３０ｎｍ以下」 と訂正する。 以上
造工程における断面図、第２図はこの発明の他の実施例
による半導体装置を示す断面図、第３図はこの発明の更
に他の実施例による半導体装置を示す断面図、第４図〜
第７図はそれぞれ従来の半導体装置を示す断面図である
。 図において、ｆｉｌはＳｉ基板、（５１，（５Δ）、（
５Ｂ）はそれぞれ電極配線層、第１および第２の電極配
線層、（７１，（７Ａ） 、 （７１１）はそれぞれＣ
ｕ層、第１および第２のＣｕ層、（１８）、 （＋８Ａ
）、 （１８［１）はそれぞれＡ１層、第１および第２
のＡ１層である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 第１図（イの１） 第１図（ｔの２ン 第７図 １慣件の表示 昭和６３年持重１１願第２７７７３１弓−２発明の名称 半導体装置 ３補正をする８・ 事（士との関１系 住 所 名 称（６０１） ４代理人 住 所 １、冗γ出願人 東京都千代［１１区火の内二丁目２番３号三支電機株式
会社 代表者 志 岐 守 へ 東京都千代田区丸の内二丁目２番３号 ＝３ｉ：電八株式会社内 ５浦止の対象 明細、ｑの発明の詳細な説明 ６を山王の内容 明細書の第 ２ペ一ジ第１行に’ ５０ｎＩ１以下」と あるのを ’ ３０ｎｍ以下」 と訂正する。 以上
Claims (1)
- 基板上に電極配線層を備えたものにおいて、電極配線
層を銅（Ｃｕ）層と、その表面に形成されたアルミニウ
ム（Ａｌ）層またはアルミニウム（Ａｌ）合金層とで構
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277731A JPH02123740A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277731A JPH02123740A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123740A true JPH02123740A (ja) | 1990-05-11 |
Family
ID=17587540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277731A Pending JPH02123740A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123740A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266526A (en) * | 1991-03-19 | 1993-11-30 | Kabushiki Kaisha Toshiba | Method of forming trench buried wiring for semiconductor device |
| US5391521A (en) * | 1992-12-30 | 1995-02-21 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating low resistance contacts of semiconductor device |
| EP0913863A3 (en) * | 1997-10-31 | 1999-05-19 | Nec Corporation | Method of manufacturing semiconductor device with copper wiring film |
| US6888258B2 (en) | 2003-01-09 | 2005-05-03 | Renesas Technology Corp. | Semiconductor device including copper interconnect line and bonding pad, and method of manufacturing the same |
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| WO2014196408A1 (ja) * | 2013-06-05 | 2014-12-11 | 株式会社神戸製鋼所 | タッチパネルセンサー用配線膜、およびタッチパネルセンサー |
| JP2017228755A (ja) * | 2016-06-20 | 2017-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ファン−アウト半導体パッケージ |
-
1988
- 1988-11-02 JP JP63277731A patent/JPH02123740A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266526A (en) * | 1991-03-19 | 1993-11-30 | Kabushiki Kaisha Toshiba | Method of forming trench buried wiring for semiconductor device |
| US5391521A (en) * | 1992-12-30 | 1995-02-21 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating low resistance contacts of semiconductor device |
| EP0913863A3 (en) * | 1997-10-31 | 1999-05-19 | Nec Corporation | Method of manufacturing semiconductor device with copper wiring film |
| KR100495856B1 (ko) * | 1998-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US6888258B2 (en) | 2003-01-09 | 2005-05-03 | Renesas Technology Corp. | Semiconductor device including copper interconnect line and bonding pad, and method of manufacturing the same |
| WO2014196408A1 (ja) * | 2013-06-05 | 2014-12-11 | 株式会社神戸製鋼所 | タッチパネルセンサー用配線膜、およびタッチパネルセンサー |
| JP2014235724A (ja) * | 2013-06-05 | 2014-12-15 | 株式会社神戸製鋼所 | タッチパネルセンサー用配線膜、およびタッチパネルセンサー |
| JP2017228755A (ja) * | 2016-06-20 | 2017-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ファン−アウト半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950013737B1 (ko) | 실리콘 함유 기판 및 절연막을 갖는 반도체 장치 | |
| US5523626A (en) | Semiconductor device and fabrication process therefor | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| JPH0719841B2 (ja) | 半導体装置 | |
| JPH05274993A (ja) | 電気的にプログラム可能なアンチヒューズ素子 | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH02123740A (ja) | 半導体装置 | |
| CN1957455A (zh) | 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法 | |
| JP2001015549A (ja) | 半導体装置およびその製造方法 | |
| JP2937688B2 (ja) | 半導体装置 | |
| JPH06236878A (ja) | 金属配線 | |
| JP3128961B2 (ja) | 半導体装置及びその製造方法 | |
| JP3514985B2 (ja) | アクティブマトリクス基板 | |
| JP3231487B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0316145A (ja) | 半導体装置の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JP3394155B2 (ja) | 金属薄膜形成方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JPH0778789A (ja) | 半導体装置の製造方法 | |
| JPH03250627A (ja) | 半導体装置及びその製造方法 | |
| JP2838279B2 (ja) | 半導体装置のパッド構造 |