JPH05274993A - 電気的にプログラム可能なアンチヒューズ素子 - Google Patents

電気的にプログラム可能なアンチヒューズ素子

Info

Publication number
JPH05274993A
JPH05274993A JP4327407A JP32740792A JPH05274993A JP H05274993 A JPH05274993 A JP H05274993A JP 4327407 A JP4327407 A JP 4327407A JP 32740792 A JP32740792 A JP 32740792A JP H05274993 A JPH05274993 A JP H05274993A
Authority
JP
Japan
Prior art keywords
layer
antifuse
electrically programmable
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4327407A
Other languages
English (en)
Inventor
John D Husher
ジヨン・デイー・ハツシヤー
Abdul R Forouhi
アブドウル・アール・フオロウヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Publication of JPH05274993A publication Critical patent/JPH05274993A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/055Fuse

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)

Abstract

(57)【要約】 【目的】 丘構成を含むアンチヒューズ構造に固有な問
題を防止し且つ標準金属被覆技術および材料のアンチヒ
ューズ製造プロセスへの使用を可能にする構造を提供す
ることである。 【構成】 本発明によるアンチヒューズ10は、集積回
路などの第1の金属相互接続層16から形成された下方
電極を含む。該電極は絶縁表面上に配置されている。そ
こに配置されたアンチヒューズ穴20を備えた金属間誘
電体は金属間誘電体層18の上に置かれている。アンチ
ヒューズ穴が金属間誘電体層を通って伸長し、さらに下
方電極をも貫通している。アンチヒューズ材料がアンチ
ヒューズ穴内に配置されている。第2の金属相互接続層
から形成された上方電極がアンチヒューズ材料上に配置
されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積電子回路技術の分野
に関する。さらに特定的には、本発明は、集積回路に使
用するための信頼し得且つ製造可能なキャパシタのよう
な電気的にプログラム可能な相互接続装置に関する。
【0002】
【従来の技術】集積電子回路は概して製造段階の間に全
内部結合セットで製造される。しかし、そのような回路
の高い開発コストや、長い調達期間、高い製造用工具コ
ストなどのために、ユーザはしばしば電界内で構成また
はプログラムされ得る回路を所望する。そのような回路
はプログラム可能な回路と呼ばれ、一般にプログラム可
能なリンクを含んでいる。プログラム可能なリンクは、
集積装置が、選択された電子ノードをそれぞれ非活性化
させたりまたは活性化させたりするために製造され且つ
パッケージされたりした後で、ユーザにより選択された
電子ノードで破壊されるか、または作り出される電気的
相互接続である。
【0003】電流路がユーザにより作り出されるまでは
開回路であるプログラム可能なリンクは、アンチヒュー
ズ(antifuse)と呼ばれている。アンチヒューズは多く
のタイプの、利用者によるプログラム可能な回路に使用
されてきている。一般的にアンチヒューズは、相互間に
ある種の誘電体または絶縁材料を有する導電体および/
または半導体から形成された二つの電極からなってい
る。プログラムしている間に、導電体材料間の選択され
たポイントでの誘電体材料は所定の印加電圧によって破
壊され(broken down)、それにより導電体または半導
体材料を接続させる。
【0004】様々な材料がアンチヒューズ電極用および
誘電体または絶縁層用に提案されてきている。これらの
提案された誘電体材料のいくつかは、使用される材料の
性質のために導電状態の再現性をコントロールするのが
困難なので、プログラム中に比較的高い電流および電圧
を要すると共に、複合製造技術を必要とし、またプログ
ラム中の信頼性は低い。更にプログラミングプロセス
は、数百から数千オーム程度の有限抵抗を有するリンク
になる。いくつかの周知のアンチヒューズ素子のこの特
徴が、それらを高速回路に使用するのには比較的不適に
する。
【0005】最近、集積回路のシリコン基板表面の上且
つ該表面から絶縁された層に配置されたアンチヒューズ
素子に非常に興味が持たれてきている。この点で特に興
味深いのは、集積回路構造の二つの金属相互接続層の間
で使用されるアンチヒューズ構造である。アンチヒュー
ズ用の下方電極が半導体または他の基板の上方に形成さ
れる場合に、該電極は通常、金属層または第1の金属層
やシリコンもしくは他の金属または障壁層のようなもう
一つの層を含む複合層から製造される。
【0006】アンチヒューズの製造の際にプログラミン
グされねばならない二つの問題は、製造環境において多
くのアンチヒューズの信頼性を確実にするという問題
と、その製造性を確実にするという、別ではあるが関連
した問題である。アンチヒューズの下方電極が金属層の
ような基板の表面の上方の層に設置される際に、下方電
極の上表面の同一平面性が問題となる。下方電極の表面
がかなり非平面であると、プログラミング電圧およびプ
ログラミング信頼性マージンを決定するアンチヒューズ
誘電体の厚さが製造可能且つ信頼し得る製品の設計を可
能にするに充分なほど制御可能ではないので、信頼性お
よび製造可能性問題が発生し得る。
【0007】例えば、アンチヒューズの下方電極がさま
ざまな濃度のSiおよびCuを含んだアルミニウム−シ
リコン−銅(AlSiCu)合金層から製造される場合
には、その製造の結果として、その上表面は非平面丘の
構成が特徴となるであろう。丘がかなり高いと、丘はそ
れらを覆う誘電体層の厚さの選択を困難にするであろ
う。さらに、丘の先端は個々のアンチヒューズの予測不
能且つ望ましくないプログラミングとなる可能性がある
集中電界源となろう。典型的な金属被覆プロセスにおい
て、丘は約0.5から2.0ミクロンの範囲の高さで、
その先端はかなり鋭利となり、プログラミングの間に丘
の先端でかなりの予測不能な電界集中を有する結果とな
ろう。
【0008】
【発明が解決しようとする課題】この問題に対する好ま
しい解決法は、丘構成(hillock formation)を含むア
ンチヒューズ構造に固有な問題を回避させるが、標準金
属被覆技術および材料をアンチヒューズ製造プロセスに
採用することを可能にする構造を提供することである。
好ましいアンチヒューズ構造はまた、そのプログラムさ
れていない状態では最小のキャパシタンスを示す。
【0009】
【課題を解決するための手段】本発明によると、電気的
にプログラム可能なアンチヒューズは、金属相互接続層
のような基板表面の上方に置かれた層の半導体または他
の好適な基板上に製造されてもよい。本発明の第1の態
様によると、本発明によるアンチヒューズは集積回路な
どの第1の金属相互接続層から形成された下方電極を含
んでいる。下方電極は絶縁体表面上に配置されている。
そこに配置されたアンチヒューズ穴を含む金属間誘電体
は金属間誘電体層の上に置かれている。アンチヒューズ
穴は金属間誘電体層を通り、さらに完全に下方電極を貫
通して伸長している。アンチヒューズ材料はアンチヒュ
ーズ穴内に配置されている。第2の金属相互接続層から
形成された上方電極がアンチヒューズ材料上に配置され
ている。
【0010】本発明の第2の態様によると、本発明によ
るアンチヒューズは下記のプロセスによって製造されて
もよい。該プロセスは、絶縁層の上に配置されている第
1の金属相互接続層の選択された部分から下方電極を形
成する段階と、金属間誘電体層を形成する段階と、金属
間誘電体層および下方電極を通ってその下層の絶縁層ま
で貫通するアンチヒューズ穴を形成する段階と、アンチ
ヒューズ穴内にアンチヒューズ誘電体材料を形成する段
階と、アンチヒューズ誘電体材料の表面上に第2の金属
相互接続層の選択された部分を含む上方アンチヒューズ
電極を形成する段階とを含んでいる。
【0011】本発明の第3の態様によると、本発明によ
る低減キャパシタンスアンチヒューズは、集積回路など
の第1の金属相互接続層から形成された下方電極を含ん
でいる。下方電極は絶縁表面上に配置されている。その
中に配置されたアンチヒューズ穴を含む金属間誘電体は
金属間誘電体層の上に置かれている。アンチヒューズ穴
は金属間誘電体層を通って伸長し、さらに下方電極を貫
通している。アンチヒューズ穴は、下方電極の縁を越え
て伸長し、従って部分的にのみ下方電極上に置かれるよ
うに位置づけられている。アンチヒューズ材料はアンチ
ヒューズ穴内に配置されている。第2の金属相互接続層
から形成された上方電極がアンチヒューズ材料上に配置
されている。
【0012】
【実施例】当業者は、本発明についての下記記載が例証
するのみであり、決して限定するものでないことが分か
るであろう。本発明の他の実施例は当業者には自ずと容
易に示唆されるであろう。
【0013】本発明は従来型の半導体プロセス技術を使
用して実行され得る。これらの技術の詳細は当業者には
充分に理解されるが、本発明の一部分を形成することは
ない。そのような詳細は、本開示を過剰に複雑にした
り、本発明の開示を曖昧にしたりすることを避けるため
に、ここには含まれていない。
【0014】先ず図1を参照すると、従来技術のプロセ
スにより製造された典型的な金属対金属アンチヒューズ
の断面図が示されている。アンチヒューズは第1の金属
層と第2の金属層との間に作られている。第1の金属層
は金属間誘電体層を介して基板表面の上に、且つ該表面
から分離されて配置されている。
【0015】図1のアンチヒューズは、第1の金属層と
第2の金属層とを分離させる金属間誘導体層に形成され
たアンチヒューズ穴内に形成されている。図1にみられ
るように、アンチヒューズ穴は、第1の金属層と接触さ
せるために該金属層の上表面を露出させるべく金属間誘
電体層を貫通してエッチングされている。
【0016】アンチヒューズ材料層はアンチヒューズ穴
領域内の金属間誘電体層上に形成されており、且つ第1
の金属層を覆っている。さらに第2の金属層がアンチヒ
ューズ材料層上に形成されている。
【0017】図1のアンチヒューズは、第1の金属層の
上平面の非平面性が原因となる問題をこうむりすい。第
1の金属層に固有な丘構造はアンチヒューズ構造におけ
る信頼性に関する問題の原因となる。前述のようにこれ
らの問題は、丘と、その先端で集中し得る集中電界とを
覆うアンチヒューズ層の厚さの選択を困難にすることを
含んでおり、そのために個々のアンチヒューズの予測不
能且つ好ましくないプログラミングが発生する。
【0018】本発明により製造されるアンチヒューズ構
造は、使用されるべき標準的集積回路の金属被覆製造技
術を利用しており、丘問題を排除し、プロセスを短縮
し、且つプログラミングにおける信頼性および反復性を
改善する。このように、本発明のアンチヒューズは、費
用があまりかからず、製造し易く、しかも主により再生
可能であるという理由で現行のアンチヒューズ技術より
更に信頼できる。本発明により製造されるアンチヒュー
ズは、集積回路構造の金属対金属接触の構成と同時に形
成され得るので、本発明の開示は好適な金属対金属接触
の同時形成を示す段階を含んでいるであろう。
【0019】図2aおよび図2bを参照すると、本発明
の第1の実施例による金属対金属アンチヒューズ構造の
対応する平面図および断面図が示されている(図2b
は、図2aの平面図で示されている金属対金属アンチヒ
ューズ構造の線2b−2bを通って描かれた断面図であ
る)。本発明の第1の態様により製造されるアンチヒュ
ーズ10は基板12上に形成されてもよい。基板12は
シリコンまたはGaAsのような半導体基板、若しくは
適用が保証されれば、セラミックか当業者には周知の他
のタイプの基板であってもよい。基板12用材料の選択
は、本発明のアンチヒューズに加えて、基板上に形成さ
れるべき構造の性質および適用に基づく設計の選択にな
るであろう。
【0020】現在の好ましい実施例によると、本発明の
アンチヒューズ10は集積回路構造の二つの金属相互接
続層の間に置かれており、該接続層の部分はそれぞれ下
方および上方アンチヒューズ電極を形成している。半導
体構造に使用されている多数の誘電体材料の中の一つを
含んでいてもよく、また従来型の半導体処理技術を使用
して形成されてもよい下層にある絶縁層14は、基板の
表面上に形成されている。一般的なプロセスにおいて、
絶縁層14はCVDプロセスにより約5、000Åから
15、000Åの範囲の厚さに形成された二酸化けい素
層を含んでいるであろう。この層は一般に半導体構造の
第1の金属相互接続層の下に使用されており、従って当
業者には周知である。基板12が絶縁材料を含む場合に
は、この下層の絶縁層14が不必要になり、それで下層
をなくすか、または第1の金属相互接続層16の基板1
2への接着を促進させる層が備えられてもよいというこ
とが当業者には分かるであろう。
【0021】第1の金属相互接続層16は従来型の材料
およびプロセス技術を使用して形成されている。第1の
金属相互接続層16は、AlSiまたはAlSiCu合
金のようなVLSI−CMOSプロセスと互換性のある
材料およびTiW/AlSiCu/TiWのような多層
フィルムから形成されてもよいが、当業者は、他の導電
材料も同様に機能することが分かるであろう。第1の金
属相互接続層16の一般的な厚さは約5、000Åから
10、000Åの範囲である。
【0022】金属間誘電体層18が第1の金属相互接続
層16上に形成されている。金属間誘電体層18の周知
の機能は、多段金属相互接続プロセスで金属相互接続層
を分離させることである。金属間誘電体層18は通常、
二酸化けい素から約10、000Åから15、000Å
の厚さに形成されている。プログラムされていないアン
チヒューズのキャパシタンスを最小限にし、且つ金属相
互接続ライン間の容量結合を最小限にするために、比較
的厚い層の金属間誘電体を有するのが好ましい。
【0023】アンチヒューズ10は、金属間誘電体層1
8内に形成されたアンチヒューズ穴20内に配置されて
いる。従来技術型のアンチヒューズ用に形成されたアン
チヒューズ穴とは違って、本発明のアンチヒューズ用に
形成されたアンチヒューズ穴20は第1の金属相互接続
層16をも通って伸長している。従来型の湿式または乾
式エッチング技術はアンチヒューズ穴20を形成するの
に使用されてもよい。また1990年4月12日に出願
された出願番号第07/508、303号および199
1年4月18日に出願された出願番号第07/687、
437号という同時係属出願において開示されているよ
うな技術は、プログラムされていないアンチヒューズの
キャパシタンスを更に低減させるべくアンチヒューズ穴
20のサイズを最小限にするのに使用されてもよい。こ
れらの出願は引用されて本明細書に特に組み込まれてい
る。
【0024】アンチヒューズ材料層22は、金属間誘電
体層18の上且つアンチヒューズ穴20内に形成されて
いる。アンチヒューズ材料層22は、一つ以上の酸化物
/窒化物層、非晶質シリコン、またはシリコン窒化物の
第2の層により覆われた非晶質シリコンの第1の層を含
む複合層を含むがそれに限定されない、現在アンチヒュ
ーズ製造に使用されている多数の材料の中の一つであっ
てよい。そのような実施例において、非晶質シリコンの
第1の層24はPECVD技術により約500Åから
2、000Åの厚さに形成され、下記に開示されるよう
なシリコン窒化物層が続いて形成される。
【0025】好ましい本実施例のように、アンチヒュー
ズ材料層22は、PECVDまたはLPCVDのような
CVD法によって製造された一般的なシリコン窒化物S
xy:H層を含む第1の誘電体層24を含む多層サン
ドイッチ構造であってもよい。好ましい本実施例におい
て、第1の誘電体層は、約50Åから300Åの範囲の
厚さを有し得る。
【0026】Si34、SiO2、シリコンオキシ窒化
物およびシリコン亜酸化物(SiOx)のような他の誘
電材料や、半導体処理技術と互換性のある他の誘電体材
料が第1の誘電体層に使用されてもよく、第1の金属相
互接続層16用に選択された材料に従って、必要なら接
着促進層が利用され得ることが当業者には分かるであろ
う。
【0027】好ましくは周知のCVDまたはスパッタリ
ング技術により製造される、ドープされているか、また
はドープされていないシリコンフィルムの層26が、第
1の誘電体層24の上且つアンチヒューズ穴20内に配
置されている。現在の好ましい実施例において、このア
ンチヒューズ層26は、水素化非晶質シリコン(a−S
i:H)、非晶質シリコン(a−Si)または多結晶シ
リコンから形成されてもよく、また約1、000Åから
5、000Åの範囲の厚さを有し得る。所望なら、アン
チヒューズ層は、非晶質シリコンのミクロ構造を安定さ
せる目的で、例えば、約1x1014アトム/cm3のレ
ベルまで、ホウ素、りんまたはヒ素でわずかにドープさ
れてもよい。
【0028】第1の誘電体層24と同様な第2の誘電体
層28が、PECVDまたはLPCVDのようなCVD
法を使用してアンチヒューズ層26の表面上に形成され
ている。第2の誘電体層用に使用される材料は、第1の
誘電体層24が形成される材料のいずれかであってよ
い。第1および第2の誘電体層24および28は、同一
の材料で作られる必要はない。
【0029】第1および第2の誘電体層24および28
と、ここに開示されているようなアンチヒューズ層26
とを含む複合中間層22を使用することは、誘電体層お
よびアンチヒューズ層が真空を壊すことなく同一のCV
Dリアクタまたはスパッタリングシステム内で順次蒸着
され得るプロセスの使用を可能にし、従ってプログラミ
ング能力を増大させ且つ汚染を最小限にする。そのよう
な複合層の使用はさらに、従来技術のアンチヒューズ素
子には非常に一般的である寄生キャパシタンスおよび漏
れ電流を実質的に取り除くという利点を有している。寄
生キャパシタンスは、複合誘電体非晶質シリコン中間層
によってできる、下方電極と上方電極との間の増大スペ
ーシングによって実質的に取り除かれ得る。
【0030】隣接する誘電体層と組み合わせてアンチヒ
ューズ層を使用することはまた、漏れ電流の原因とな
る、き裂伝搬や、連続性の破壊および他の構造欠陥のよ
うな欠陥が、誘電体層およびアンチヒューズ層の両方の
同一ポイントで同時には殆ど発生しそうもないことであ
るので、そのような欠陥の密度を実質的に取り除くとい
う利点も有している。このように、誘電体層とその間に
置かれたアンチヒューズ層との新規な組み合わせは、ほ
とんどの構造で可能であるよりもずっと強化されたアン
チヒューズ信頼性を提供する。
【0031】a−Si:HおよびSixy:Hの蒸着
は、約200℃から450℃の範囲の温度で行なわれる
と考えられているが、それは約380℃の温度で実行す
るのが現在では好ましい。a−Si:Hの水素含有量
が、約5%から40%であると機能的なアンチヒューズ
を形成すると現在考えられているが、それは約10%で
あるのも現在では好ましい。さらに、Sixy:Hの組
成は、シリコン濃厚組成がちょうど良いと考えられてい
るが、それはx=3であり、y=4であるものが好まし
い。Sixy:Hの好ましい水素含有量が、約5%から
40%の範囲であると機能的なアンチヒューズを形成す
ると現在考えられているが、それは約10%であるのが
好ましい。
【0032】アンチヒューズ材料層が第1の金属相互接
続層16の上に乗っている従来技術のアンチヒューズと
は異なって、本発明のアンチヒューズ10のアンチヒュ
ーズ材料層22は、誘電体層14の表面上に乗っている
と共に、第1の金属相互接続層16に接触しており、該
接続層16は、アンチヒューズ穴20の周縁の垂直側面
においてのみアンチヒューズ穴20中でエッチングされ
ているのに当業者は気づくであろう。第1の金属相互接
続層16を通ってその下の層にまでアンチヒューズ穴2
0をエッチングすることにより、さもなければ第1の金
属相互接続層16とアンチヒューズ層22とのインター
フェイスに存在するいかなる丘構造も排除されている。
【0033】最後に、第2の金属相互接続層30が、従
来型の半導体処理技術を使用してアンチヒューズ材料層
22上に形成されている。第2の金属相互接続層30は
通常、AlSiまたはAlSiCu合金およびTiW/
AlSiCu/TiWのような多層構造のようなVLS
I−CMOSプロセスと互換性のある導電材料から形成
され得るが、当業者は、他の導電材料もまた同様に機能
することが分かるであろう。第2の金属相互接続層30
の一般的な厚さは、約5、000Åから15、000Å
の範囲内である。
【0034】前述の説明から当業者は、ここに記述され
ているアンチヒューズの特定の実施例、特に単一の非晶
質シリコンアンチヒューズ層のみが使用されている実施
例において、アンチヒューズ材料層内に金属原子が拡散
するのを防ぐためにバリヤ層が必要になることを認める
であろう。そのような設計を考慮することも充分当該技
術の通常のレベルの範囲内である。
【0035】本発明によるアンチヒューズ10を製造す
るためのプロセスは、現在使用されているMOSおよび
CMOS半導体製造プロセスの二層金属被覆構成技術と
互換性がある。現在好まれているプロセスは図3aから
図3eに示されており、図2aおよび図2bのアンチヒ
ューズの断面図は、そのプロセスのさまざまなポイント
に存在しているアンチヒューズ構造を示しながら提示さ
れている。本発明によるアンチヒューズ10の製造に使
用されるプロセスは、アンチヒューズ10を含む集積回
路の第1および第2の金属相互接続層の形成に使用され
る段階の間に行われるので、図3aから図3eは金属相
互接続構成および接触プロセスの斬新的な対応構造をも
示している。
【0036】アンチヒューズ10の製造のために行われ
る段階以前の半導体構造の図3aの断面図に見られるよ
うに、先ず、基板12が絶縁層14により覆われる。次
いで第1の金属相互接続層が従来型の半導体処理技術を
使用して形成され、規定された後で、本発明によるアン
チヒューズ10を製造するためのプロセスモジュールが
始まる。図3aは、第1の金属相互接続層が二つの説明
的部分16aおよび16bに分割されているのを示して
いる。第1の金属層の領域16aは従来型の金属間接触
を形成するのに使用され、第1の金属層の領域16bは
アンチヒューズ10の下方電極を形成するであろう。
【0037】図3aによると、金属間誘電体層18もま
た通常の方法で形成されている。前述したように、該プ
ロセスにおける絶縁層14の存在は基板12の性質によ
る。
【0038】当業者は、図3aに記されている構造が一
般的に、第1の金属層および金属間誘電体層の形成後に
従来型の半導体処理を受けることがわかるであろう。従
来型のプロセスにおいて、次の段階は、第2の金属層を
形成するのに先だって第1の金属層領域16aと第2の
金属層との間に接続を確立するために金属間バイアスを
形成することである。しかし、本発明の現在の好ましい
実施例によると、アンチヒューズ穴が最初に形成されて
いる。
【0039】さて図3bを参照すると、アンチヒューズ
穴20は、金属間誘電体層18と第1の金属層の領域1
6bとを通って、基板12の表面を覆っている誘電体層
14の上表面までエッチングされている。この段階は、
第1の金属層の領域16aの上方の層においてのみアン
チヒューズ穴を形成することを教示し、従って第1の金
属層の領域16aを通ってはエッチングしないことを教
示している一般的な従来技術の金属アンチヒューズ製造
プロセスとは異なっている。
【0040】第1の金属層の領域16bはその下層の誘
電体層14まで貫通してエッチングされているので、エ
ッチング段階で丘の形成が排除され、その形状に係わり
無くアンチヒューズ穴の周縁でのみ第1の金属層の領域
16bの側面部32を露出させている。第1の金属層の
露出された側面部32には丘がなく、従って従来発明の
アンチヒューズ10には丘構造が原因となる問題がな
い。
【0041】さて図3cを参照すると、アンチヒューズ
材料層22が、先ずアンチヒューズ穴20の領域内にの
み残るように金属間誘電体層18上に形成され、従来型
のマスキングおよびエッチング段階を使用して規定され
ている。ここに記載されているような二つの誘電体層の
間に挟まれた非晶質シリコン層を含む複合アンチヒュー
ズ層が、材料の選択とその材料の各々の厚さとにより、
約5ボルトから25ボルトの間の範囲内のプログラミン
グ電圧を有するアンチヒューズを形成するであろう。当
業者は、その構造が示されれば、特定の実施例用の近似
プログラミング電圧を即座に決定し得るであろう。
【0042】本発明に従って、複合アンチヒューズ材料
を形成するために使用される処理段階が同一のリアクタ
内で実行され得る。さらにアンチヒューズ材料は、従来
型の写真リソグラフィおよびエッチング段階を使用して
規定される。
【0043】アンチヒューズ材料22が規定されると、
そのプロセスは図3dに示されているように従来型の金
属被覆プロセスとインターフェイスで結合される。先
ず、アンチヒューズ区域が、金属間バイアス34をも規
定するフォトレジスト層34で該アンチヒューズ区域を
覆うことによりマスクされる。このマスクは二層金属相
互接続プロセスにおいて既に使用されている。次いで金
属間バイアス36が、第1の金属層の領域16aを露出
させるべく従来型のエッチング段階を使用して形成され
る。
【0044】最後に、図3eに示されているように、レ
ジスト層34はパターン化された第2の金属相互接続層
30を残して取り除かれている。アンチヒューズ10の
構造は、第1の金属層の領域16aにおける金属間接続
と共に図3eに完全な状態で示されている。
【0045】本発明の第2の実施例によると、プログラ
ムされていない状態で低減キャパシタンスを有するアン
チヒューズが、ここで第1の実施例に関して開示された
ものと同じ原理を使用して製造されている。さて図4a
および図4bを参照すると、本発明の第2の実施例によ
るアンチヒューズ40の構造が、いくつかの点で第1の
実施例のアンチヒューズ10とは異なっているのがわか
る。図4aおよび図4bはそれぞれアンチヒューズ40
の平面図および断面図である。図4bは図4aの線4b
−4bでの断面図である。
【0046】図2aおよび図2bで示されている実施例
のように、アンチヒューズ40は基板12上に形成され
てもよい。アンチヒューズ10のように、本発明のアン
チヒューズ40は、集積回路構造の二つの金属相互接続
層の間に置かれており、該二つの層は下方および上方ア
ンチヒューズ電極を形成している。基板12が絶縁材料
から形成されているのではない場合には、下層の絶縁層
14が備えられてもよい。
【0047】図2aおよび図2bに示す実施例における
ように、第1の金属相互接続層16が従来型の材料およ
びプロセス技術を使用して形成されている。金属間誘電
体層18が第1の金属相互接続層16上に形成されてお
り、アンチヒューズ穴20が金属間誘電体層18内に形
成されている。
【0048】プログラムされていないアンチヒューズの
キャパシタンスを最小限にするのが望ましい。図4aお
よび図4bに示されている本発明の実施例によると、ア
ンチヒューズ穴20は、部分的にのみ第1の金属相互接
続層16とオーバーラップするように置かれている。キ
ャパシタプレートとして働く第1の相互接続層16の領
域がより小さいことにより、この配置が、そのプログラ
ムされていない状態においてアンチヒューズ10よりも
小さなキャパシタンスを有するアンチヒューズ40とな
ることが当業者には分かるであろう。
【0049】アンチヒューズ10用に形成されたアンチ
ヒューズ穴のように、本発明のアンチヒューズ用に形成
されたアンチヒューズ穴20もまた第1の金属相互接続
層16を通って伸長している。従来型の湿式または乾式
エッチング技術がアンチヒューズ穴20を形成するのに
使用されてもよい。1990年4月12日出願の出願番
号第07/508,303号と、1991年4月18日
出願の出願番号第07/687,437号との同時係属
出願で開示されているような技術は、プログラムされて
いないアンチヒューズのキャパシタンスをさらに低減さ
せるべくアンチヒューズ穴20のサイズを最小限にする
のに使用されるであろう。
【0050】アンチヒューズ材料層22は金属間誘電体
層18上に形成されている。本発明のアンチヒューズ4
0のアンチヒューズ材料層22は誘電体層14の表面上
に置かれており、第1の金属相互接続層16と接触して
いる。該接続層16は、アンチヒューズ穴20の周縁の
その側面においてのみアンチヒューズ穴20内でエッチ
ングされており、そのために丘構造およびそれに付随す
る欠陥が防止される。
【0051】最後に、第2の金属相互接続層30が従来
型の半導体処理技術を使用してアンチヒューズ材料層2
2上に形成されている。アンチヒューズ10の第2の金
属相互接続層のように、アンチヒューズ40の第2の金
属相互接続層30は一般に、AlSiまたはAlSiC
u合金、TiW/AlSiCu/TiWのような多層ま
たは他の導電材料のようなVLSI−CMOSプロセス
と互換性のある導電材料から形成されてもよい。
【0052】本発明によるアンチヒューズ40を製造す
るためのプロセスはまた、現在使用されているMOSお
よびCMOS半導体製造プロセスの二層金属被覆構成技
術と互換性がある。好ましい本プロセスは図5aから図
5eに示されており、該図中で、図4aおよび図4bの
アンチヒューズ40の断面図がプロセスのさまざまなポ
イントに存在するアンチヒューズ構造を示して提示され
ている。アンチヒューズ穴20が第1の層の金属相互接
続領域16aと完全にはオーバーラップしないように該
穴20用のマスク機構を位置づけするのに加えて、該プ
ロセスが図3aから図3eを参照して記載されているプ
ロセスと同一であることが当業者には分かるであろう。
不必要な重複を避けるために、図5aから図5eに示さ
れているプロセスをただ簡略に述べる。
【0053】先ず、図5aに見られるように、基板12
は絶縁層14で覆われている。またそれぞれ金属相互接
続ポイントおよびアンチヒューズとして使用するため
に、第1の金属相互接続層が16a部と16b部とに形
成され且つ規定されている。金属間誘電体層18もまた
通常の方法で形成されている。
【0054】さて図5bを参照すると、アンチヒューズ
穴20が、第1の金属層の領域16bを通って基板12
の表面を覆っている誘電体層14の上表面まで金属間誘
電体層18内にエッチングされている。この段階は、第
1の金属層の領域16bの上方の層においてのみアンチ
ヒューズ穴を形成し、且つ第1の金属層の領域16bを
通ってはエッチングされないことを教示している一般的
な従来技術の金属アンチヒューズ製造プロセスとは異な
っている。更に、図2aおよび図2bに示されている実
施例とは対照的に、アンチヒューズ40のアンチヒュー
ズ穴20が第1のレベルの金属相互接続層16bの上に
は完全には乗っていない。
【0055】さて、図5cを参照すると、アンチヒュー
ズ材料層22がアンチヒューズ穴20内に形成されてい
る。その丘構成を含む第1の金属層の領域16bは、そ
の下層の誘電体層14にまで通ってエッチングされてい
るので、アンチヒューズ穴20の周縁の第1の金属層の
領域16bの側面部32のみがアンチヒューズ穴20の
形状に係わらず露出される。第1の金属層の露出された
部分32には丘がない。
【0056】アンチヒューズ材料22が規定されると、
プロセスは図5dに示されているように従来型金属被覆
プロセスとインターフェイスされる。先ず、アンチヒュ
ーズ区域が、該区域を金属間バイアス36を規定するフ
ォトレジスト層34で覆うことによりマスクされる。次
いで金属間バイアス36が、第1の金属層の領域16a
を露出させるべく従来型のエッチング段階を使用して形
成される。
【0057】最後に、図5eに示されているように、レ
ジスト層34が取り除かれ、第2の金属相互接続層30
が形成され且つパターン化される。アンチヒューズ40
の構造は、第1の金属層の領域16aの金属間接続と共
に図5eに完全な状態で示されている。
【0058】本発明のアプローチは、アンチヒューズ穴
と第1の金属層とが、金属間誘電体層18自身が第1の
金属相互接続層16用のマスクとして働く単一のエッチ
ング段階により形成されるインテグラル構造であるの
で、アンチヒューズ穴が第1の金属層に自己整合される
という利点を有している。前述のようなAlSiまたは
AlSiCuについてこの利点を考察してみると、これ
は明白な利点ではないように見えるかもしれない。しか
し、接合部が浅く、且つシリコンとアルミニウムとの分
離または溶解プロセスにより接合部を通って金属をスパ
イクすることができないVLSI技術用には、バリヤ金
属が使用される。これは通常、TiW/AlSiまたは
TiW/AlSi/TiWの第1金属を使用するVLS
I技術用の前述の方法の使用ではアルミニウムを上に載
せたTiWである。この発明はより良い目的にもかなう
ものである。同様な方法が、アンチヒューズバイアスを
LTO材料およびアルミニウムを通ってエッチングして
ゆき、中間材料を堆積させる前にTiWでストップさせ
るのに利用可能であり、三層が使用される場合には、T
iW−Alを通ってエッチングしてゆき、TiW(第1
の金属)上でストップする。前述の方法において溶解可
能であるどちらの互換性構造もアンチヒューズ接続を形
成する。これは、浅い接合部用のバリヤを含んでいる、
丘のない、反復可能な互換性構造を作るための唯一の確
実な方法である。
【0059】本発明のアプローチは、より簡単且つより
再生可能であると共に、本発明の二重金属CMOS、B
iCMOS、バイポーラ、BCDおよびMOS技術、即
ち、AlSi,AlSiCu金属層を使用する技術と互
換性がある。更に、本発明のアプローチは、段階がより
少なく、丘の問題がない。
【0060】最後に本発明のアプローチは、本アンチヒ
ューズ構造に、即ち、アンチヒューズ穴の周縁上に通常
発生する電流やショートを実際に集束させる。
【0061】本発明のアンチヒューズの複合アンチヒュ
ーズ材料層の一つのコンポーネントとしての使用に好ま
しいシリコン窒化物は、比較的漏出性で、有意電界(si
gnificant electric field)の支持ができないようにな
っているシリコン濃厚でなければならない。Si34
造のシリコン窒化物と非晶質シリコンとの間に、SiN
xと表されるような組成範囲が存在する。これらの組成
物は、窒化物のようではあるが、純粋なSi34(シリ
コン窒化物)では2.0であるのに対してかなり高い、
即ち2から5の範囲の屈折率を有するという特徴があ
る。
【0062】本発明によるアンチヒューズ材料層22の
コンポーネントとしての使用に好ましい窒化物は、ガス
混合物中のアンモニアを減少させることによりPECV
Dシステムで形成され得る。窒化物は通常、約6対1の
アンモニアとシランガスとの割合を使用しているPEC
VDプロセスで形成されている。アンモニアの濃度が低
減されるに従い、形成された窒化物組成物はシリコン濃
厚となり、「漏出性のように」(look leaky)見え始め
る。アンモニア濃度が0にまで低減されると、非晶質シ
リコンが形成される。
【0063】本発明によると、本発明に充分使用できる
窒化物組成物は、約4対1から1対1の範囲のアンモニ
アとシランガスとの割合を使用することにより形成され
得る。この範囲内で、漏出性窒化物は堆積し易い状態を
保っている。他の付随する利点は、そのようなプロセス
を使用すると、システムをクリーンに保つことが容易で
あり、プロセスの再生が容易であり、且つ厚さのコント
ロールがより良くなるということである。そのような窒
化物組成物は本発明による中間材料の目的に充分かなっ
ている。印加された全電界が、破壊に至るまでは主とし
て窒化物を横切っており、破壊時には、電界を支持し得
ないこの「漏出性窒化物」を横切っているように見え
る。
【0064】この発明の実施例および応用が示され且つ
記述されてきたが、上記に記載されているよりさらに多
くの修正が、ここに記載された本発明の概念を逸脱する
ことなしに可能であることは、当業者には明白であろ
う。従って、本発明は付帯請求項の精神の範囲以外では
限定されることはない。
【図面の簡単な説明】
【図1】一般的な従来型金属アンチヒューズ構造の断面
図である。
【図2a】本発明の第1の実施例による金属アンチヒュ
ーズ構造の平面図である。
【図2b】図2aの金属アンチヒューズ構造の線2b−
2bを通って描かれた断面図である。
【図3a】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図2aおよび図2bのアンチヒューズ構造の断面図
である。
【図3b】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図2aおよび図2bのアンチヒューズ構造の断面図
である。
【図3c】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図2aおよび図2bのアンチヒューズ構造の断面図
である。
【図3d】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図2aおよび図2bのアンチヒューズ構造の断面図
である。
【図3e】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図2aおよび図2bのアンチヒューズ構造の断面図
である。
【図4a】本発明の第2の実施例により製造された低減
キャパシタンスを有する金属アンチヒューズ構造の平面
図である。
【図4b】図4aの金属アンチヒューズ構造の線4b−
4bを通って描かれた断面図である。
【図5a】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図4aおよび図4bのアンチヒューズ構造の断面図
である。
【図5b】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図4aおよび図4bのアンチヒューズ構造の断面図
である。
【図5c】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図4aおよび図4bのアンチヒューズ構造の断面図
である。
【図5d】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図4aおよび図4bのアンチヒューズ構造の断面図
である。
【図5e】同時に形成された金属接触構造の対応する断
面図と共に、製造プロセスのさまざまなポイントで示さ
れた図4aおよび図4bのアンチヒューズ構造の断面図
である。
【符号の説明】
10 アンチヒューズ 12 基板 18 金属間誘電体層 20 アンチヒューズ穴 22 アンチヒューズ材料層

Claims (49)

    【特許請求の範囲】
  1. 【請求項1】 金属層を含む下方電極と、 前記第1の電極上に配置された第1の厚さを有する電界
    誘電体層と、 前記電界誘電体層および前記下方電極を貫通して伸長す
    るアンチヒューズ穴と、 前記アンチヒューズ穴内に配置されたアンチヒューズ材
    料と、 前記電界誘電体層および前記アンチヒューズ材料上に配
    置された上方電極とを含む電気的にプログラム可能なア
    ンチヒューズ。
  2. 【請求項2】 前記下方電極が、AlSiおよびAlS
    iCuの群から選択された層を含んでおり、前記アンチ
    ヒューズ材料が、少なくとも一つのシリコン窒化物層と
    一つの非晶質シリコン層とを含む多層構造である請求項
    1に記載のアンチヒューズ。
  3. 【請求項3】 前記下方電極が、TiW/AlSiまた
    はTiW/AlSi/TiのW群から選択された層を含
    んでおり、前記アンチヒューズ材料が少なくとも一つの
    シリコン窒化物層と一つの非晶質シリコン層とを含む多
    層構造である請求項1に記載のアンチヒューズ。
  4. 【請求項4】 前記アンチヒューズ層が、水素化非晶質
    シリコンフィルムから形成されている請求項1に記載の
    電気的にプログラム可能なアンチヒューズ素子。
  5. 【請求項5】 前記アンチヒューズ層が、非晶質シリコ
    ンフィルムから形成されている請求項1に記載の電気的
    にプログラム可能なアンチヒューズ素子。
  6. 【請求項6】 前記アンチヒューズ層が、多結晶シリコ
    ンフィルムから形成されている請求項1に記載の電気的
    にプログラム可能なアンチヒューズ素子。
  7. 【請求項7】 前記アンチヒューズ層がドープされてい
    る請求項4に記載の電気的にプログラム可能なアンチヒ
    ューズ素子。
  8. 【請求項8】 前記アンチヒューズ層がドープされてい
    る請求項5に記載の電気的にプログラム可能なアンチヒ
    ューズ素子。
  9. 【請求項9】 前記アンチヒューズ層がドープされてい
    る請求項6に記載の電気的にプログラム可能なアンチヒ
    ューズ素子。
  10. 【請求項10】 前記第1および第2の誘電体層が、式
    Sixy:Hの一般的なシリコン窒化物から構成されて
    いる請求項1に記載の電気的にプログラム可能なアンチ
    ヒューズ素子。
  11. 【請求項11】 前記第1および第2の誘電体層が、式
    Si34のシリコン窒化物から構成されている請求項1
    に記載の電気的にプログラム可能なアンチヒューズ素
    子。
  12. 【請求項12】 前記第1および第2の誘電体層が、約
    50Åから300Åの範囲の厚さを有している請求項1
    0に記載の電気的にプログラム可能なアンチヒューズ素
    子。
  13. 【請求項13】 前記水素化非晶質シリコン層が、約
    1、000Åから5、000Åの厚さを有している請求
    項4に記載の電気的にプログラム可能なアンチヒューズ
    素子。
  14. 【請求項14】 前記非晶質シリコン層が、約1、00
    0Åから5、000Åの厚さを有している請求項5に記
    載の電気的にプログラム可能なアンチヒューズ素子。
  15. 【請求項15】 前記多結晶シリコン層が、約1、00
    0Åから5、000Åの厚さを有している請求項6に記
    載の電気的にプログラム可能なアンチヒューズ素子。
  16. 【請求項16】 前記水素化非晶質シリコン層の水素含
    有量が、約5%から40%の範囲内である請求項4に記
    載の電気的にプログラム可能なアンチヒューズ素子。
  17. 【請求項17】 前記水素化非晶質シリコン層の水素含
    有量が、約10%である請求項4に記載の電気的にプロ
    グラム可能なアンチヒューズ素子。
  18. 【請求項18】 前記第1および第2の誘電体層の水素
    含有量が、約5%から40%の間である請求項10に記
    載の電気的にプログラム可能なアンチヒューズ素子。
  19. 【請求項19】 前記第1および第2の誘電体層の水素
    含有量が、約10%である請求項10に記載の電気的に
    プログラム可能なアンチヒューズ素子。
  20. 【請求項20】 x=3およびy=4である請求項10
    に記載の電気的にプログラム可能なアンチヒューズ素
    子。
  21. 【請求項21】 xが1から3の間の整数であり、yが
    0から4の間の整数である請求項10に記載の電気的に
    プログラム可能なアンチヒューズ素子。
  22. 【請求項22】 接着促進層が、TiおよびTiWを含
    む群から選択された材料から形成されている請求項3に
    記載の電気的にプログラム可能なアンチヒューズ素子。
  23. 【請求項23】 複数の電気的にプログラム可能な低イ
    ンピーダンスアンチヒューズ素子を含む半導体基板上に
    配置された半導体装置であって、前記アンチヒューズ素
    子の各々が、 集積回路上の能動回路素子を覆っている絶縁層と、 第1の電極と、 前記第1の電極上に配置されている第1の誘電体層と、 前記第1の誘電体層上に配置されているアンチヒューズ
    層と、 前記アンチヒューズ層上に配置されている第2の誘電体
    層と、 前記第2の誘電体層上に配置されている第2の電極とを
    含む半導体装置。
  24. 【請求項24】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々において、少なくとも一つの
    前記第1および第2の電極がヒ素のドープされたポリシ
    リコン層を含む請求項23に記載の半導体装置。
  25. 【請求項25】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第1の電極が、前記絶
    縁層と接触している接着促進層を含む請求項23に記載
    の半導体装置。
  26. 【請求項26】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第2の電極が、前記ア
    ンチヒューズ層と接触している接着促進層を含む請求項
    23に記載の半導体装置。
  27. 【請求項27】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第1の電極が、Al、
    AlSiCu、TiWおよびWの群から選択された材料
    から形成されている請求項23に記載の半導体装置。
  28. 【請求項28】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第2の電極が、Al、
    AlSiCu、TiWおよびWの群から選択された材料
    から形成されている請求項23に記載の半導体装置。
  29. 【請求項29】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記アンチヒューズ層が、
    水素化非晶質シリコンフィルムから形成されている請求
    項23に記載の半導体装置。
  30. 【請求項30】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記アンチヒューズ層が、
    非晶質シリコンフィルムから形成されている請求項23
    に記載の半導体装置。
  31. 【請求項31】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記アンチヒューズ層が、
    多結晶シリコンフィルムから形成されている請求項23
    に記載の半導体装置。
  32. 【請求項32】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記アンチヒューズ層が、
    ドープされている請求項29に記載の半導体装置。
  33. 【請求項33】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記アンチヒューズ層が、
    ドープされている請求項30に記載の半導体装置。
  34. 【請求項34】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記アンチヒューズ層が、
    ドープされている請求項31に記載の半導体装置。
  35. 【請求項35】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第1および第2の誘電
    体層が、式Sixy:Hの一般的なシリコン窒化物から
    構成されている請求項23に記載の半導体装置。
  36. 【請求項36】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第1および第2の誘電
    体層が、式Si34のシリコン窒化物から構成されてい
    る請求項23に記載の半導体装置。
  37. 【請求項37】 前記第1および第2の誘電体層が、約
    50Åから300Åの範囲の厚さを有している請求項3
    5に記載の半導体装置。
  38. 【請求項38】 前記第1および第2の誘電体層が、約
    50Åから300Åの範囲の厚さを有している請求項3
    6に記載の半導体装置。
  39. 【請求項39】 前記水素化非晶質シリコン層が、約
    1、000Åから5、000Åの範囲の厚さを有してい
    る請求項29に記載の半導体装置。
  40. 【請求項40】 前記非晶質シリコン層が、約1、00
    0Åから5、000Åの範囲の厚さを有している請求項
    30に記載の半導体装置。
  41. 【請求項41】 前記多結晶シリコン層が、約1、00
    0Åから5、000Åの範囲の厚さを有している請求項
    31に記載の半導体装置。
  42. 【請求項42】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記非晶質シリコン層の水
    素含有量が、約5%から40%の範囲である請求項39
    に記載の半導体装置。
  43. 【請求項43】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記非晶質シリコン層の水
    素含有量が、約10%である請求項39に記載の半導体
    装置。
  44. 【請求項44】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第1および第2の誘電
    体層の水素含有量が、約5%から40%の範囲である請
    求項35に記載の半導体装置。
  45. 【請求項45】 前記複数の電気的にプログラム可能な
    アンチヒューズ素子の各々の前記第1および第2の誘電
    体層の水素含有量が、約10%である請求項35に記載
    の半導体装置。
  46. 【請求項46】 前記接着促進層が、TiおよびTiW
    の群から選択された材料から形成されている請求項25
    に記載の半導体装置。
  47. 【請求項47】 基板表面上に配置された非導電ベース
    層の上に導電下方電極を形成する段階と、 前記下方電極上に電界誘電体層を形成する段階と、 前記電界誘電体層および前記下方電極内に前記ベース層
    まで伸長するアンチヒューズ穴を形成する段階と、 前記アンチヒューズ穴内にアンチヒューズ材料層を形成
    する段階と、 前記アンチヒューズ材料層および前記電界誘電体層の上
    に上方電極を形成する段階とを含む、CMOS半導体製
    造プロセスの一部としてアンチヒューズを製造するため
    のプロセス。
  48. 【請求項48】 下方電極を形成する段階が、第1のT
    iW層を形成する段階と、前記第1のTiW層上に第2
    の導電層を形成する段階とを含んでおり、前記電界誘電
    体層内にアンチヒューズ穴を形成する前記段階が、前記
    電界誘電体層および前記第2の導電層を通ってエッチン
    グする段階を含む請求項47に記載のプロセス。
  49. 【請求項49】 下方電極を形成する段階が、第1のT
    iW層を形成する段階と、前記第1のTiW層上に第2
    の導電層を形成する段階と、前記第2の導電層上に第3
    のTiW層を形成する段階と含んでおり、前記電界誘電
    体層内にアンチヒューズ穴を形成する前記段階が、前記
    電界誘電体層、前記第3のTiW層および前記第2の導
    電層を通ってエッチングする段階を含む請求項47に記
    載のプロセス。
JP4327407A 1991-11-12 1992-11-12 電気的にプログラム可能なアンチヒューズ素子 Pending JPH05274993A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/790,366 US5404029A (en) 1990-04-12 1991-11-12 Electrically programmable antifuse element
US790366 1991-11-12

Publications (1)

Publication Number Publication Date
JPH05274993A true JPH05274993A (ja) 1993-10-22

Family

ID=25150477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4327407A Pending JPH05274993A (ja) 1991-11-12 1992-11-12 電気的にプログラム可能なアンチヒューズ素子

Country Status (3)

Country Link
US (3) US5404029A (ja)
EP (1) EP0542486A1 (ja)
JP (1) JPH05274993A (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5543656A (en) * 1990-04-12 1996-08-06 Actel Corporation Metal to metal antifuse
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US6171512B1 (en) 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5272666A (en) * 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5331116A (en) * 1992-04-30 1994-07-19 Sgs-Thomson Microelectronics, Inc. Structure and method for forming contact structures in integrated circuits
EP0592078A1 (en) * 1992-09-23 1994-04-13 Actel Corporation Antifuse element and fabrication method
US5248632A (en) * 1992-09-29 1993-09-28 Texas Instruments Incorporated Method of forming an antifuse
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
US5395797A (en) * 1992-12-01 1995-03-07 Texas Instruments Incorporated Antifuse structure and method of fabrication
TW232091B (ja) * 1992-12-17 1994-10-11 American Telephone & Telegraph
US5373169A (en) * 1992-12-17 1994-12-13 Actel Corporation Low-temperature process metal-to-metal antifuse employing silicon link
US5301143A (en) * 1992-12-31 1994-04-05 Micron Semiconductor, Inc. Method for identifying a semiconductor die using an IC with programmable links
US5270251A (en) * 1993-02-25 1993-12-14 Massachusetts Institute Of Technology Incoherent radiation regulated voltage programmable link
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5390141A (en) * 1993-07-07 1995-02-14 Massachusetts Institute Of Technology Voltage programmable links programmed with low current transistors
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5572061A (en) * 1993-07-07 1996-11-05 Actel Corporation ESD protection device for antifuses with top polysilicon electrode
US5619063A (en) * 1993-07-07 1997-04-08 Actel Corporation Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5399923A (en) * 1993-07-26 1995-03-21 Texas Instruments Incorporated Field programmable gate array device with antifuse overcurrent protection
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
JPH07135188A (ja) * 1993-11-11 1995-05-23 Toshiba Corp 半導体装置の製造方法
US5485031A (en) 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
JPH07211873A (ja) * 1994-01-24 1995-08-11 Toshiba Corp アンチフュ−ズ素子
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US5641985A (en) * 1994-09-29 1997-06-24 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US5663591A (en) * 1995-02-14 1997-09-02 Crosspoint Solutions, Inc. Antifuse with double via, spacer-defined contact
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
KR100252447B1 (ko) * 1995-06-02 2000-04-15 아르므 엠. 무센 융기된텅스텐플러그앤티퓨즈및제조공정
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5789795A (en) * 1995-12-28 1998-08-04 Vlsi Technology, Inc. Methods and apparatus for fabricationg anti-fuse devices
US5793094A (en) * 1995-12-28 1998-08-11 Vlsi Technology, Inc. Methods for fabricating anti-fuse structures
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5723358A (en) * 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
US5786240A (en) * 1996-06-27 1998-07-28 Xilinx, Inc. Method for over-etching to improve voltage distribution
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US5764563A (en) * 1996-09-30 1998-06-09 Vlsi Technology, Inc. Thin film load structure
US6087677A (en) * 1997-11-10 2000-07-11 Integrated Silicon Solutions Inc. High density self-aligned antifuse
US6057589A (en) * 1998-04-16 2000-05-02 Xilinx, Inc. Method for over-etching to improve voltage distribution
US5955751A (en) * 1998-08-13 1999-09-21 Quicklogic Corporation Programmable device having antifuses without programmable material edges and/or corners underneath metal
US6107165A (en) * 1998-08-13 2000-08-22 Quicklogic Corporation Metal-to-metal antifuse having improved barrier layer
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6512284B2 (en) * 1999-04-27 2003-01-28 Hewlett-Packard Company Thinfilm fuse/antifuse device and use of same in printhead
US6380003B1 (en) 1999-12-22 2002-04-30 International Business Machines Corporation Damascene anti-fuse with slot via
DE10021098C1 (de) * 2000-04-20 2001-09-20 Infineon Technologies Ag Verfahren zum Herstellen einer Verdrahtungsebene auf einem Halbleiterchip mit einer Antifuse
US6251710B1 (en) 2000-04-27 2001-06-26 International Business Machines Corporation Method of making a dual damascene anti-fuse with via before wire
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US20020058734A1 (en) * 2000-09-01 2002-05-16 Harlan C. Wayne Asphalt emulsion
US6492206B2 (en) 2000-12-12 2002-12-10 Actel Corporation Antifuse with improved radiation SEDR
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US6833291B2 (en) * 2001-08-16 2004-12-21 Micron Technology, Inc. Semiconductor processing methods
US7459763B1 (en) 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US6965156B1 (en) 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US20030062596A1 (en) * 2001-10-02 2003-04-03 Actel Corporation Metal-to-metal antifuse employing carbon-containing antifuse material
US6728126B1 (en) 2002-12-20 2004-04-27 Actel Corporation Programming methods for an amorphous carbon metal-to-metal antifuse
US20040176483A1 (en) * 2003-03-05 2004-09-09 Micron Technology, Inc. Cellular materials formed using surface transformation
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US6927474B1 (en) * 2003-05-01 2005-08-09 National Semiconductor Corporation Method of programming an antifuse
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
WO2006085633A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
US8519509B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9105637B2 (en) 2012-05-18 2015-08-11 International Business Machines Corporation Anti-fuse structure and fabrication
US8736020B2 (en) 2012-09-10 2014-05-27 International Business Machines Corporation Electronic anti-fuse
US20190287898A1 (en) * 2018-03-16 2019-09-19 Applied Materials, Inc. Methods and apparatus for embedded antifuses

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322822A (en) * 1979-01-02 1982-03-30 Mcpherson Roger K High density VMOS electrically programmable ROM
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
JPS5828750A (ja) * 1981-08-12 1983-02-19 Canon Inc 光導電部材
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPS6074669A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置及びその製造方法
JPH0666433B2 (ja) * 1984-02-09 1994-08-24 エヌ・シー・アール・インターナショナル・インコーポレイテッド 電気的にプログラム可能な読出専用メモリ・セル
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
EP0243486A1 (en) * 1985-10-29 1987-11-04 4C Electronics, Inc. Programmable integrated crosspoint switch
US4647340A (en) * 1986-03-31 1987-03-03 Ncr Corporation Programmable read only memory using a tungsten fuse
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US5075249A (en) * 1988-04-04 1991-12-24 Fujitsu Limited Method of making a bic memory cell having contact openings with straight sidewalls and sharp-edge rims
US4882611A (en) * 1988-07-21 1989-11-21 Zoran Corporation Double layer voltage-programmable device and method of manufacturing same
DE3927033C2 (de) * 1988-08-23 2000-12-21 Seiko Epson Corp Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
US5093711A (en) * 1988-10-14 1992-03-03 Seiko Epson Corporation Semiconductor device
US5113238A (en) * 1989-01-06 1992-05-12 Wang Chen Chin Contactless non-volatile memory array cells
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
JP2990783B2 (ja) * 1989-11-30 1999-12-13 セイコーエプソン株式会社 半導体記憶装置
US5272369A (en) * 1990-03-28 1993-12-21 Interuniversitair Micro-Elektronica Centrum Vzw Circuit element with elimination of kink effect
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5057451A (en) * 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US5061646A (en) * 1990-06-29 1991-10-29 Motorola, Inc. Method for forming a self-aligned bipolar transistor
US5106773A (en) * 1990-10-09 1992-04-21 Texas Instruments Incorporated Programmable gate array and methods for its fabrication
US5095362A (en) * 1990-10-23 1992-03-10 Instant Circuit Corporation Method for reducing resistance for programmed antifuse
US5087958A (en) * 1990-11-05 1992-02-11 Actel Corporation Misalignment tolerant antifuse
JPH04235042A (ja) * 1991-01-09 1992-08-24 Seiko Epson Corp インクジェット記録方法
JPH06505368A (ja) * 1991-01-17 1994-06-16 クロスポイント・ソルーションズ・インコーポレイテッド フィールドプログラム可能なゲートアレイに使用するための改良されたアンチヒューズ回路構造およびその製造方法
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
DE69231858T2 (de) * 1991-02-19 2002-03-28 Texas Instruments Inc Antischmelzsicherungsstruktur mit Seitenwand und Herstellungsverfahren
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5233217A (en) * 1991-05-03 1993-08-03 Crosspoint Solutions Plug contact with antifuse
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
US5242851A (en) * 1991-07-16 1993-09-07 Samsung Semiconductor, Inc. Programmable interconnect device and method of manufacturing same
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
US5241496A (en) * 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5126290A (en) * 1991-09-11 1992-06-30 Micron Technology, Inc. Method of making memory devices utilizing one-sided ozone teos spacers
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
US5272666A (en) * 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
US5233206A (en) * 1991-11-13 1993-08-03 Micron Technology, Inc. Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
US5298784A (en) * 1992-03-27 1994-03-29 International Business Machines Corporation Electrically programmable antifuse using metal penetration of a junction
US5250459A (en) * 1992-04-14 1993-10-05 Micron Technology, Inc. Electrically programmable low resistive antifuse element
US5284788A (en) * 1992-09-25 1994-02-08 Texas Instruments Incorporated Method and device for controlling current in a circuit
US5248632A (en) * 1992-09-29 1993-09-28 Texas Instruments Incorporated Method of forming an antifuse
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure

Also Published As

Publication number Publication date
US5404029A (en) 1995-04-04
US5578836A (en) 1996-11-26
EP0542486A1 (en) 1993-05-19
US5171715A (en) 1992-12-15

Similar Documents

Publication Publication Date Title
JPH05274993A (ja) 電気的にプログラム可能なアンチヒューズ素子
US5701027A (en) Programmable interconnect structures and programmable integrated circuits
US5557136A (en) Programmable interconnect structures and programmable integrated circuits
US5552627A (en) Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5670818A (en) Electrically programmable antifuse
US5196724A (en) Programmable interconnect structures and programmable integrated circuits
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US6339257B1 (en) Semiconductor device
JPH0722513A (ja) 半導体装置及びその製造方法
US7358589B1 (en) Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
JPH07211873A (ja) アンチフュ−ズ素子
US20020100907A1 (en) Metal-to-metal antifuse structure and fabrication method
JPH1140564A (ja) 半導体装置およびその製造方法
US5294836A (en) Semiconductor device having a wiring strip of noble metal and process of fabricating the semiconductor device
JP3343251B2 (ja) プログラム可能な相互接続構造とプログラム可能な集積回路及びその製造方法
JP2001320026A (ja) 半導体装置およびその製造方法
JPH0354828A (ja) 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法
US6492206B2 (en) Antifuse with improved radiation SEDR
JP2000332203A (ja) 半導体装置およびその製造方法
US6713369B1 (en) Antifuse incorporating tantalum nitride barrier layer
JPH04355951A (ja) 半導体装置及びその製造方法
JP2001298154A (ja) 半導体装置およびその製造方法
JPH07153756A (ja) 半導体集積回路装置
JPH1167764A (ja) 半導体装置