JP4295943B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4295943B2
JP4295943B2 JP2002012087A JP2002012087A JP4295943B2 JP 4295943 B2 JP4295943 B2 JP 4295943B2 JP 2002012087 A JP2002012087 A JP 2002012087A JP 2002012087 A JP2002012087 A JP 2002012087A JP 4295943 B2 JP4295943 B2 JP 4295943B2
Authority
JP
Japan
Prior art keywords
insulating film
metal wiring
layer
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002012087A
Other languages
English (en)
Other versions
JP2002289624A (ja
Inventor
正 松能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002012087A priority Critical patent/JP4295943B2/ja
Publication of JP2002289624A publication Critical patent/JP2002289624A/ja
Application granted granted Critical
Publication of JP4295943B2 publication Critical patent/JP4295943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁膜上にチタン系金属配線層を有する半導体装置に関し、特に前記配線層と前記絶縁膜の密着性が改善された半導体装置に関する
【0002】
【従来の技術】
集積回路の高密度化が進み、また高速化が要求されるに伴い、最近では集積回路での配線容量の抑制が大きな課題になってきている。配線間隔がサブミクロン領域となると、配線間の容量が急激に増大して信号の伝搬遅延が増大するからである。特にCPU等に使用される高速ロジック回路では、チップ上の配線が多層配線となっており、集積回路チップに適した誘電率の低い絶縁層を求めて検討が盛んに行われている。
【0003】
従来集積回路の絶縁膜としては、シリコン酸化膜(SiO2 )が広く使用されてきている。一般的なCVDにより形成されたシリコン酸化膜の誘電率は、4.2〜5.0程度であり、これを略半減させるものとして有機ポリマー(誘電率 2.0〜3.1)が知られている。しかし乍ら有機ポリマーは熱安定が不充分であり、パターニングが困難であるという問題がある。
【0004】
そこで最近ではシリコン酸化膜に弗素(F)を加えてSi−F結合基を含む絶縁膜(誘電率3.0〜3.6)を形成し、絶縁膜の誘電率を下げる試みが為されている。Si−F結合基を含む絶縁膜は多層配線における優れた埋め込み性により注目されている材料であるが、酸化膜中に弗素を取り込むことにより、低誘電率の絶縁膜も実現している。これに付いては例えば、”Reduction of Wiring Capacitance with New Low Dielectric SiOF Interlayer Film for High Speed/Low Power Sub-half Micron CMOS" (J.Ida et al, 1994 Symposium on VLSI (P.59)) に報告されている。この報告書によれば、0.35μm CMOS 2NAND ゲートの伝搬遅延時間(tpd)が、Si−F結合基を含む絶縁膜(誘電率3.6)を用いた配線では通常のCVD酸化膜(誘電率4.3)を用いた配線よりも13%改善されたと報告されている。
【0005】
このようにSi−F結合基を含む絶縁膜は誘電率が低く、配線容量を低下させる効果を有するが、一方高信頼性を目的とした高融点金属配線層との密着性が不充分で配線層の剥がれが生じるという欠点をも有している。この間の事情を図面を参照して説明する。
【0006】
図27には、表面に2層配線が形成された半導体装置の一部断面図が示されている。すなわちシリコン基板111の表面には図示しない半導体素子が形成されており、その上部全面が酸化シリコンによる第1の絶縁膜112で覆われている。その表面にはチタン(Ti)による下地配線層113aが形成されており、下地配線層113aの上にはCu、Al−Si−Cu等による本配線層113bが積層され、この積層層で第1の金属配線層113が形成されている。このように2層構造を採ることにより配線の電気抵抗を増大させずに断線等に対する機械的強度を増している。またこの第1の配線は図示しないヴィア配線で基板111に形成された図示しない半導体素子と接続されている。
【0007】
絶縁膜113の表面全体にSi−F基を含む二酸化シリコン(SiO2 )の第2の絶縁膜115が形成されており、前記第1の金属配線層113上の一部にはヴィアホールが形成され、タングステン(W)によるプラグ116が埋め込まれている。この第2の絶縁膜115の上部にはチタン(Ti)による第2の下地配線層117aとCu、Al−Si−Cu等による第2の本配線層117bが積層され第2の金属配線層117を形成している。さらにその上に二酸化シリコン(SiO2 )による第3の絶縁膜119が形成されている。
【0008】
このように形成された半導体装置において、配線層に発生する残留熱応力や、あるいはボンディング時の機械的衝撃により、表面の第2の金属配線層117が第2の絶縁層115から剥離することがあった。これはSi−F基を含む絶縁層115とチタンの下地配線層117との密着性の不足によるものと考えられている。
【0009】
【発明が解決しようとする課題】
上記のように、Si−F基を含む絶縁膜とチタンの配線層を含む半導体装置においてはチタン配線層と絶縁膜との界面において密着性の劣化が生じ、金属配線膜内に発生した熱応力や、ボンディング時の機械的応力によって、金属配線膜の剥がれが生じていた。本発明はこのような事情に鑑みてなされたもので、金属配線膜の剥がれが生じない信頼性の高い半導体装置およびその製造方法を提供しようとするものである。
【0010】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置では、基板と、この基板の上部にSi−F結合基を含有する絶縁膜として形成され、弗素の濃度が1×1021atoms/cm3 以上である第1の絶縁膜と、その上に形成された弗素の濃度が1×1021atoms/cm3 未満である第2の絶縁膜とを有する積層絶縁膜と、この積層絶縁膜の前記第絶縁膜上に形成されたチタン系金属配線層とを有し、前記チタン系金属配線層前記第絶縁膜との界面において、弗素の濃度が1×1020atoms/cm3 未満であり、前記第絶縁膜の弗素濃度が前記界面から前記第絶縁膜との境界にかけて漸増することを特徴とする。
【0011】
このチタン系金属配線層中の弗素濃度の測定は、SIMS(Secondary Ion
Mass Spectrometry)分析法が使用され、チタン層中の弗素の定量化はTiFを検出イオンとして行われたものである。SIMSには、 Perkin Elmer 社製のModel 6600が使用され、Cs イオンのイオンエネルギーが5KeVの条件で実施された。
【0012】
また、本発明の半導体装置はさらに、基板と、この基板の上部にSi−F結合基を含有して形成され、弗素の濃度が1×1021atoms/cm3 以上である第1の絶縁膜と、前記第1の絶縁膜上に形成され、弗素の濃度が1×1021atoms/cm3 未満である第2の絶縁膜と、前記第2の絶縁膜上に形成されたチタン系金属配線層とを有し、前記チタン系金属配線層前記第2の絶縁膜との界面において、弗素の濃度が1×1020atoms/cm3 未満であることを特徴とする。
【0017】
【発明の実施の形態】
以下、図面を参照しながら実施例を説明する。なお以下の実施例を通じ同一部分には同一番号を付して、詳細な説明を省略する。
【0018】
(実施例1)
図1に本発明の第1の実施例に係る半導体装置の金属配線部部の拡大図を示す。図においてSi基板11上に第1の絶縁膜(SiO2 )12が形成され、その表面の1部に第1の金属配線13が形成されている。この金属配線13はチタン系金属の下地層13aと例えばAl−Cu−Si合金の本配線層13bとから成る積層体の配線である。前記第1の絶縁膜12のその他の領域上には第2の絶縁膜15が形成されている。この絶縁膜15はSi−F基を含有するSiO2 膜である。前記金属配線13上には、ヴィア配線として例えばタングステン(W)によるプラグ16が形成され、前記第2の絶縁膜15の表面に電極を引き出している。
【0019】
前記絶縁膜15上には第2の金属配線17が形成されており、その1部はプラグ16に接続されている。この金属配線17もチタン系金属の下地層17aと例えばAl−Cu−Si合金の本配線17bとから成る積層体の配線である。この絶縁膜15と金属配線17は第3の絶縁膜(パッシベーション膜)19で覆われることにより、表層金属配線部が構成される。
【0020】
上記の半導体装置は下記の方法により製造された。まず図2(a)に示すようにSi基板11上に第1の絶縁膜12として、TEOS(Tetraethylortho-silicate)、酸素(O2 )ガスを用い、減圧プラズマ中にてSiO2 膜を1500nm堆積した。この場合O2 ガスに代えてO3 ガスを用いても良い。O3 ガスを用いると更に自己平坦化特性に優れたSiO2 膜が得られる。次に第1の金属配線を構成する高融点の下地配線層13aを、Ti 50nm、TiN 70nmの順にスパッタ法により堆積した。この場合スパッタ法にかえてCVD法を用いてもよい。この下地配線層13aの上に本配線層13bとしてAl−Cu−Si合金をスパッタ法により600nm堆積して積層体の金属配線層を形成した。なお本配線層13bの材料ととしては、CuやCuの合金、WやWの合金を使用してもよい。続いてこの積層体の金属配線層をリソグラフィ技術とRIE(Reactive Ion Etching)技術により加工し、第1の金属配線13を形成した。
【0021】
次に図2(b)に示すようにSi−F結合基15aを含有する第2の絶縁膜15を、TEOS、O2 、窒化フロライド(NFx )ガスを用いて減圧プラズマ中にて弗素含有のSiO2 膜を2500nm堆積した。ここで用いるCVDSiO2 膜の成膜ガスとして、TEOSの代わりに非有機系のSiH4 等を用いてもよい。この場合窒化フロライドに代えてクロロフロライド(Cxy )、シリコンの弗化物(Six Fy )等を用いてもよい。第2の絶縁膜中には、Si−F結合基15aと、例えばSi−F−C結合基15bのような重合基、さらに結合基を持たない遊離弗素15cが存在する。次にこの絶縁膜の表面をレジストエッチバックRIE技術により平坦化を行った。この場合CMP(Chemical Mechanical Polishing )技術を用いて平坦化してもよい。
【0022】
続いてこの基板を450℃の窒素雰囲気の炉中に導入して15分間のアニールを行った。この結果第2の絶縁膜15中に存在する結合エネルギーがSi−F結合基15aより小さく不安定な結合状態にある重合基、例えば前記Si−F−C結合基15bを分離させることで生じたCFx や前記遊離の弗素15cとを、絶縁膜15の外部へ拡散させた(図3(c))。
【0023】
この遊離弗素の除去は、例えば600℃、20秒の赤外線ランプによるランプアニールで短時間に行うこともできる。あるいは200℃における減圧プラズマ放電により処理してもよい。この場合の雰囲気は酸素ガス、窒素ガス、アルゴンガス等が使用できる。
【0024】
次に図3(d)に示すように第1の金属配線と第2の金属配線を接続するためのヴィアホールを開口し、WF6 、SiH4 ガスを用いてタングステンを選択的にヴィアホールへ堆積し、プラグ16を形成した。続いて第2の下地金属層17aとして、第1の下地配線層と同様にTi 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層17aの上に本配線層17bとしてAl−Cu−Si合金をスパッタ法により1200nm堆積して積層体の金属配線層を形成した。なお本配線層17bの材料としては、CuやCuの合金、タングステンやタングステンの合金を使用してもよい。続いてこの積層体の金属配線層をリソグラフィ技術とRIE(Reactive Ion Etching)技術により加工し、第2の金属配線17を形成した。続いてシンター熱工程として450℃5分の熱処理を行った。
【0025】
さらに第3の絶縁膜19をTEOS、酸素(O2 )ガスを用い、減圧プラズマ中にて400℃で400nm堆積し、リードワイヤあるいはボンディングワイヤ接続用の開口部をリソグラフィ技術とRIE技術で形成した。この場合NH4 F等による薬液処理で形成してもよい。この結果図1に示す表面金属配線部が得られた(但しリードワイヤ接続用の開口部は図示されていない)。
【0026】
上記のようにして得られた第2の金属配線17と第2の絶縁膜15の界面近傍の波線A−A’で示される断面における構成元素(Ti、F、C、Ox )の濃度分布を図4に示す。この場合横軸はAからA’方向の深さを表し、縦軸は夫々の構成元素の濃度を表す。チタンが高濃度を示している領域が下地層17aが存在する部分であり、炭素(C)が高濃度を示している領域が第2の絶縁膜15の領域を示す。チタンと炭素が接している深さ(この例では0.26μm、但し絶対値には意味がない)が、下地層17aと第2の絶縁層15の界面である。注目すべきは下地層17aの前記界面より充分離れた領域(より詳細には50nm以上離れたチタン窒化膜の領域)における弗素の濃度が約5×1017atoms/cm3 であり、第2の絶縁膜中の弗素濃度(約5×1021atoms/cm3 )に比較して、非常に少なくなっていることである。また前記界面における弗素濃度も5×1019atoms/cm3 程度と低くなっている。
【0027】
なおこの濃度分布は、第3の絶縁膜19が形成された図1の状態で測定したが、前記絶縁膜19を形成する前の図3(d)のA−A’線に沿った断面においても同様な結果が得られることが確認されている。
【0028】
このような濃度分布を有する半導体装置を、従来技術で説明した半導体装置(図27、28で説明した半導体装置)とともに、超音波ボンディング試験に供した。ICチップ上に設けられた、上記第2の金属配線17と同一構成のボンディングパッド(50×80μm)と、このICチップが搭載されたパッケージ部品の端子との間に、線径25μmの金属線を所定の超音波出力、荷重のもとにワイヤボンディングを行った。100個のボンディングワイヤに対し引張試験を実施し、ボンディングパッドと絶縁膜15の界面で発生する剥がれ不良の有無を調べたところ、剥がれ不良は皆無であった。この結果よりチタン系金属が最高濃度を示す範囲において、弗素濃度を1×1020atoms/cm3 程度以下にすることが、下地層17と絶縁膜15との密着度を向上させる上で効果があることが明らかになった。下地層217への弗素の拡散を完全に抑えられれば、それが理想的な状態であり、弗素濃度の下限は実質的にゼロであってもよい。
【0029】
(実施例2)
次に図5に本発明の第2の実施例に係る半導体装置の金属配線部部の拡大図を示す。図5においてシリコン基板11上に第1の絶縁膜(SiO2 )12が形成され、その表面の1部に第1の金属配線13が形成されている。この金属配線13はチタン系金属の下地層13aと例えばAl−Cu−Si合金の本配線13bとから成る積層体の配線である。前記第1の絶縁膜12のその他の領域上には第2の絶縁膜15が形成されている。この絶縁膜15はSi−F基15aを含有するSiO2 膜である。本実施例の特徴的なことは、この絶縁膜15の上に第3の絶縁膜18が形成されていることであり、この第3の絶縁膜18は成膜時に弗素を添加されていない。前記金属配線13上には、ヴィア配線として例えばタングステン(W)によるプラグ16が形成され、前記第2の絶縁膜15、第3の絶縁膜18を貫通して第3の絶縁膜18の表面に電極を引き出している。
【0030】
前記第3の絶縁膜18上には第2の金属配線17が形成されており、その1部はプラグ16に接続されている。この金属配線17もチタン系金属の下地層17aと例えばAl−Cu−Si合金の導体17bとから成る積層体の配線である。この絶縁膜15と金属配線17は第4の絶縁膜(パッシベーション膜)19で覆われることにより、表層金属配線部が構成される。
【0031】
上記の半導体装置は下記の方法により製造された。まず図6(a)に示すようにシリコン基板11上に第1の絶縁膜12として、TEOS(Tetraethyl-orthosilicate)、酸素(O2 )ガスを用い、減圧プラズマ中にてSiO2 膜を1500nm堆積した。次に第1の金属配線を構成する高融点の下地配線層13aを、Ti 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層13aの上に本配線層13bとしてAl−Cu−Si合金をスパッタ法により600nm堆積して積層体の金属配線層を形成した。続いてこの積層体の金属配線層をリソグラフィ技術とRIE(Reactive Ion Etching)技術により加工し、第1の金属配線13を形成した。
【0032】
次に図6(b)に示すようにSi−F結合基を含有する第2の絶縁膜15を、実施例1と同様にTEOS、酸素ガス(O2 )、窒化フロライド(NFx )を用いて減圧プラズマ中にて弗素含有のSiO2 膜を2500nm堆積した。第2の絶縁膜15中には、Si−F結合基15aと、例えばSi−F−C結合基15bのような重合基、さらに結合基を持たない遊離弗素15cが存在する。次にこの絶縁膜の表面をレジストエッチバックRIE技術により平坦化を行った。
【0033】
続いてこの基板を450℃の窒素雰囲気の炉中に導入して15分間のアニールを行った。この結果第2の絶縁膜15中に存在する結合エネルギーがSi−F結合基15aより小さく不安定な結合状態にある重合基、例えば前記Si−F−C結合基15bを分離させることで生じたCFx や前記遊離の弗素15cとを、絶縁膜15の外部へ拡散させた。
【0034】
続いて図6(c)に示すように、TEOS、酸素(O2 )ガスを用いて第3の絶縁膜18を減圧プラズマ中にて300nm堆積した。ここで用いるCVDSiO2 膜の成膜ガスとして、TEOSに代えて非有機系のSiH4 を用いてもよい。さらにO2 ガスに代えてO3 ガスを用いてもよい。
【0035】
次に図7に示すように第1の金属配線と第2の金属配線を接続するためのヴィアホールを開口し、WF6 、SiH4 ガスを用いてタングステンを選択的にヴィアホールへ堆積し、プラグ16を形成した。続いて第2の下地金属層17aとして、第1の下地配線層と同様にTi 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層17aの上に本配線層17bとしてAl−Cu−Si合金をスパッタ法により1200nm堆積して積層体の金属配線層を形成した。続いてこの積層体の金属配線層をリソグラフィ技術とRIE技術により加工し、第2の金属配線17を形成した。続いてシンター熱工程として450℃5分の熱処理を行った。
【0036】
さらに第4の絶縁膜19をTEOS、酸素(O2 )ガスを用い、減圧プラズマ中にて400℃で400nm堆積し、リードワイヤあるいはボンディングワイヤ接続用の開口部をリソグラフィ技術とRIE技術で形成した。この結果、図5に示すような表面金属配線部が得られた(但しパッケージ接続ピン用の開口部は図示されていない)。
【0037】
上記のようにして得られた第2の金属配線17と第3の絶縁層18の界面近傍の破線A−A’で示される断面における構成元素(Ti、F、C、Ox )の濃度分布を図8に示す。この場合横軸はAからA’方向の深さを表し、縦軸は夫々の構成元素の濃度を表す。下地層17aの前記界面より充分離れた領域(より詳細には50nm以上離れたチタン窒化膜の領域)における弗素の濃度が約5×1017atoms/cm3 であり、また前記界面における弗素濃度も1×1018atoms /cm3 程度と低くなっている点は第1の実施例と同様であるが、注目すべきは第3の絶縁膜18に相当する部分(C濃度が1×1020atoms/cm3 程度の値を示す領域)では弗素濃度が第2の絶縁膜15(炭素(C)濃度が1×1021 atoms/cm3 程度の値を示す領域)中の弗素濃度より低くなっていることである。これはもともと第3の絶縁膜18中には弗素が添加されておらず、加熱処理中に第2の絶縁膜15中より拡散し残留した弗素のみが存在するからである。
【0038】
なおこの濃度分布は、第3の絶縁膜19が形成された図5の状態で測定したが、前記絶縁膜19を形成する前の図7のA−A’線に沿った断面においても同様な結果が得られることが確認されている。
【0039】
このように構成された積層構造において、前記加熱処理条件や前記弗素添加絶縁膜の成膜条件を変化させることにより、前記第2の金属配線17と前記第3の絶縁膜18の界面における弗素濃度を変化させることができる。図9はこの界面における弗素濃度を変化させて、ワイヤボンデイング時におけるパッド剥がれ不良の発生率との関係を調査し、図示したものである。ワイヤボンデイングにおける諸条件は第1の実施例におけるものと全く同じである。図9から明かなように、Ti系金属が最高濃度を示す範囲において、弗素濃度が1×1020atoms/cm3未満であれば、パッド剥がれが全く発生しなくなる。このように界面における弗素濃度を制御することにより、パッド剥がれを皆無にできることが明らかになった。
【0040】
なお、この高融点金属(Ti)中の弗素濃度の測定には、SIMS分析法が使用され、チタン層中の弗素の定量化はTiFを検出イオンとして行われた。SIMSには、Perkin Elmer社製の Model 6600 が使用され、Cs イオンのイオンエネルギーが5KeVの条件で実施された。
【0041】
(実施例3)
上記の効果は金属配線部がさらに多層になった場合においても同様に発揮される。次に多層配線の例として第3の実施例を図10を参照して説明する。この実施例は第1の実施例の第2の金属配線上部にさらにもう1層の金属配線を加えた例である。すなわち第2の金属配線17の上に第2の絶縁膜15と同様な第3の絶縁膜22が形成され、第2の金属配線の所用部分にはタングステン等のプラグ26が形成されている。さらにその上部には第3の金属配線20が第2の金属配線と同様に形成され、さらにその上を第2の絶縁層24が覆っている。
【0042】
この多層金属配線部は次のようにして製作された。先ず第1の実施例と同様にして第2の金属配線17までが形成された。この段階で断面A−A’線に沿った各構成元素の濃度分布は図4と同様になった。次に図11に示すように第2の絶縁層15と同様な工程で弗素を添加した第3の絶縁膜22を2500nm成膜した。図中22aはSi−F結合基である。この絶縁膜22をレジストエッチバックRIE技術で表面平坦化を行う。続いて図12のように、この基板を450℃の窒素雰囲気の炉中に導入して15分間のアニールを行い、CFx や遊離の弗素を、絶縁膜22の外部へ拡散させた。
【0043】
次に第2の金属配線と第3の金属配線を接続するためのヴィアホールを開口し、WF6 、SiH4 ガスを用いてタングステンを選択的にヴィアホールへ堆積し、プラグ26を形成した。続いて第3の下地配線層20aとして、第1の下地配線層と同様にTi 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層20aの上に本配線層24としてAl−Cu−Si合金24をスパッタ法により1200nm堆積して積層体の金属配線層を形成した。
【0044】
続いてこの積層体の金属配線層をリソグラフィ技術とRIE技術により加工し、第3の金属配線20を形成した。続いてシンター熱工程として450℃5分の熱処理を行った。
【0045】
さらに第3の絶縁膜24をTEOS、酸素(O2 )ガスを用い、減圧プラズマ中にて400℃で400nm堆積し、リードワイヤあるいはボンディングワイヤ接続用の開口部をリソグラフィ技術とRIE技術で形成した。この結果、図10に示すような3層の多層金属配線部が得られた(但しリードワイヤ接続用開口部は図示されていない)。このとき図10のB−B’線に沿った断面の各構成元素の濃度分布は図13のように第1の実施例と同様な結果を示した。このようにして形成された表面層の金属配線に対し、第1の実施例と同様にボンディングテストを行い、ボンディングによるパッド剥がれ不良が生じないことが確認された。
【0046】
(実施例4)
次に第4の実施例を図14を参照して説明する。この実施例は第2の実施例の第2の金属配線上部にさらにもう1層の金属配線を加えた例である。すなわち第2の金属配線17の上に第2の絶縁膜15と同様な第3の絶縁膜22が形成され、さらにその上に第4の絶縁膜23が形成されている。第2の金属配線の所用部分にはタングステン等のプラグ26が形成されている。さらにその上部には第3の金属配線20が第2の金属配線と同様に形成され、さらにその上を第2の絶縁層24が覆っている。
【0047】
この多層金属配線部は次のようにして製作された。先ず第2の実施例と同様にして第2の金属配線17までが形成された。この段階で断面A−A’線に沿った各構成元素の濃度分布は図8と同様になった。次に図15に示すように第2の絶縁層15と同様な工程でFを添加した第3の絶縁膜22を2500nm成膜した。図中22aはSi−F結合基である。この絶縁膜22をレジストエッチバックRIE技術で表面平坦化を行う。続いて図16のように、この基板を450℃の窒素雰囲気の炉中に導入して15分間のアニールを行い、CFx や遊離の弗素22aを、絶縁膜22の外部へ拡散させた。
【0048】
次に第2の金属配線と第3の金属配線を接続するためのヴィアホールを開口し、WF6 、SiH4 ガスを用いてタングステンを選択的にヴィアホールへ堆積し、プラグ26を形成した。続いて第3の下地配線層20aとして、第1の下地配線層と同様にTi 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層20aの上に本配線層20aとしてAl−Cu−Si合金をスパッタ法により1200nm堆積して積層体の金属配線層を形成した。
【0049】
続いてこの積層体の金属配線層をリソグラフィ技術とRIE技術により加工し、第3の金属配線20を形成した。続いてシンター熱工程として450℃5分の熱処理を行った。
【0050】
さらに第3の絶縁膜24をTEOS、酸素(O2 )ガスを用い、減圧プラズマ中にて400℃で400nm堆積し、リードワイヤあるいはボンディングワイヤ接続用の開口部をリソグラフィ技術とRIE技術で形成した。この結果、図15に示すような3層の多層金属配線部が得られた(但しリードワイヤ接続用開口部は図示されていない)。このとき図15のB−B’線に沿った断面の各構成元素の濃度分布は図17のように第2の実施例と同様な結果を示した。このようにして形成された表面層の金属配線に対し、第2の実施例と同様にボンディングテストを行い、ボンディングによるパッド剥がれ不良が生じないことが確認された。
【0051】
多層配線の形成方法は上記実施例に限られるものではなく、種々の変形を採り得る。例えば3層配線の第1層と第2層の配線層の間の絶縁層を第1の実施例の方法で製作し、第2層と第3層の配線層間の絶縁層を第2の実施例の方法を用いてもよい。
【0052】
以上Si−F含有絶縁膜上に形成されたチタン系金属を下地層とする積層型配線層の接着強度を、下地層に含まれる弗素濃度に着目して改良した。前記下地層と前記絶縁膜との接着メカニズムをさらに解析した結果次のような事実を発見した。図1の円Sで示された金属配線下地層と絶縁膜の境界を拡大すると、図18の顕微鏡写真に示すように厚さ数nmの反応層30が介在する。反応層30は絶縁膜15中に含まれるSiO2 と下地層のTiが反応し、Tix Si なる反応物を形成して構成されたものと思われる。本発明の実施例1により得られた反応層と弗素除去処理を行わない従来技術により得られた反応層の構成元素をEDXにて分析したところ、表1に示す結果が得られた。
【0053】
【表1】
Figure 0004295943
【0054】
また表1より、Siに対するTiの比率、およびOに対するTiの比率を算出したものを表2に示す。
【0055】
【表2】
Figure 0004295943
【0056】
表2から、実施例1により得られた反応層においては、Siに対するTiの比率が0.2以下(Ti/Si<0.2)、Oに対するTiの比率も0.2以下(Ti/O<0.2)と非常に小さいことがわかる。一方弗素除去をしない従来技術による反応層では、いずれの比率も0.8以上と大きい。
【0057】
またボンディング強度と前記反応層の厚さとの関係を調査した結果、図19に示す結果が得られた。良好なボンディング状態と考えられている3g以上の強度は、3.5nm以下の反応層において得られている。ボンディング強度が7.5gに対応する反応層の構成元素比をEDX分析した結果を図20に示す。反応層におけるTiの量は、Si,Oに対して100%以下であることがわかる。ボンディング強度が1.5gに対応する反応層の構成元素比をEDX分析した結果を図21に示す。反応層におけるTiの量は、Si、Oの量を一部を除き大幅に上回っていることがわかる。なお図20、21において横軸は測定点の位置関係を模式的に表したもので、実際の距離は表していない。反応層30の厚さは、図20の場合で2〜3nm、図21の場合で4〜6nmである。
【0058】
図22は、図20および図21からTi/Si、Ti/Oの値を算出して、本発明と弗素除去処理を行わない従来技術との比較をしたものである。少なくとも反応層の膜厚の中央部において、本発明による上記2種の元素比率は1.0以下であり、従来品は1.0以上である。すなわちSiとOに対しTiの比率が小さい反応層では接着強度が勝るという特徴的な関係が明らかになった。このメカニズムは未だ明確ではないが、Ti層に対するFの拡散が大きく関係しているためと考えられる。以上の知見から下地層の接着強度を上げるためには、前記反応層へのFの拡散を防止すれば良いことが予見された。以下の実施例は、このF拡散防止を達成するために前記実施例1ないし4とは異なる観点から考案されたものである。
【0059】
(実施例5)
図23に本発明の第5の実施例に係る半導体装置の金属配線部の拡大図を示す。図においてSi基板11上に第1の絶縁膜(SiO2 )12が形成され、その表面の1部に第1の金属配線13が形成されている。この金属配線13はチタン系金属の下地層13aと例えばAl−Cu−Si合金の本配線層13bとから成る積層体の配線である。前記第1の絶縁膜12のその他の領域上には第2の絶縁膜15が形成されている。この絶縁膜15はSi−F基を含有するSiO2 膜である。本実施例の特徴的なことは、この絶縁膜15の上に第1の弗素拡散抑制膜31を形成することにある。この弗素拡散抑制膜31は、絶縁膜であっても導電膜であってもよい。絶縁膜であれば、SiN膜、SiH4 系ガスで成膜したSiH4-SiO2 膜、さらにSiN成膜中に酸素を添加したSiON等が使用できる。導電膜であれば、多結晶シリコン膜、W系・Ti系・Co系・Ni系等の金属シリサイド膜、さらにAl系・Cu系の金属膜等があげられる。あるいはこれらの積層構造であってもよい。
【0060】
弗素拡散抑制膜31をボンディングワイヤ接続用の配線領域(ボンディングパッド)となる部分の下に選択的に配置するように加工した後、その上および第2の絶縁膜15の上に第3の絶縁膜18がたとえばSiO2 で形成されている。前記金属配線13上には、ヴィア配線として例えばタングステン(W)によるプラグ16が形成され、前記第2の絶縁膜15および第3の絶縁膜18を貫通して、第3の絶縁膜18の表面に電極が引き出されている。
【0061】
前記絶縁膜18上には第2の金属配線17が形成されており、その1部はプラグ16に接続されている。この金属配線17もチタン系金属の下地層17aと例えばAl−Cu−Si合金の本配線17bとから成る積層体の配線である。この絶縁膜18と金属配線17は第4の絶縁膜(パッシベーション膜)19で覆われることにより、表層金属配線部が構成される。
【0062】
上記の半導体装置は下記の方法により製造された。まず第1実施例の図2(a)および図2(b)に示したと全く同じ方法で基板11上に、第1の絶縁膜12、第1の金属配線13、第2の絶縁膜15が形成された。
【0063】
次に図24(c)に示すように、Si−F基15aを含有する第2の絶縁膜15上に弗素拡散抑制膜31として、例えば絶縁膜SiNを減圧プラズマCVD法により200nm堆積した。続いて、後に形成されるボンディングワイヤ接続用のパッド部の下部となる領域のみに前記SiN膜を残すように、リソグラフィ技術とCDEもしくはRIE技術を用いて前記SiN膜を加工した。この弗素拡散抑制膜31として、SiH-SiO2 膜やSiON膜あるいは多結晶シリコン膜や金属膜を用いる場合も同様となり、リソグラフィ技術を用いて、ボンデイングパッド下領域にのみこれらを選択的に配置するように加工される。続いて、TEOS、酸素(O2 )ガスを用いて第3の絶縁膜18を減圧プラズマ中にて300nm堆積した。
【0064】
次に図24(d)に示すように第1の金属配線と第2の金属配線を接続するためのヴィアホールを開口し、WF6 、SiH4 ガスを用いてタングステンを選択的にヴィアホールへ堆積し、プラグ16を形成した。続いて第2の下地金属層17aとして、第1の下地配線層と同様にTi 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層17aの上に本配線層17bとしてAl−Cu−Si合金をスパッタ法により1200nm堆積して積層体の金属配線層を形成した。続いてこの積層体の金属配線層をリソグラフィ技術とRIE技術により加工し、第2の金属配線17を形成した。続いてシンター熱工程として450℃5分の熱処理を行った。
【0065】
さらに第4の絶縁膜19をTEOS、酸素(O2 )ガスを用い、減圧プラズマ中にて400℃で400nm堆積し、ボンディングワイヤ接続用の開口部32をリソグラフィ技術とRIE技術で形成した。この結果図23に示す表面金属配線部が得られた。
【0066】
上記のようにして得られた第2の金属配線17と第3の絶縁膜18の界面近傍を解析したところ、図18に示したような反応層30が形成されているのが確認された。反応層の厚みは、図24(d)のC−C’線においては、2.6nm、D−D’線においては4.1nmであった。また反応層における構成元素の比率をEDXで分析したところ、C−C’線の反応層の膜厚中央部においてはTi/SiおよびTi/O構成比率がいずれも0.3程度と小さいのに対し、D−D’線の反応層においては、いずれも1より大きかった。即ちTiとSiO2 の密着性を高めたい領域(ボンデイングパッド領域)において、Tiの構成比率が小さくなっているのが確認された。また図18のTi下地層17aおよび反応層30中の弗素濃度を調べたところ、1×1020atoms/cm3 未満であった。
【0067】
このような濃度分布を有する半導体装置を、超音波ボンディング試験に供した。ICチップ上に設けられた、上記第2の金属配線17と同一構成のボンディングパッド(50×80μm)と、このICチップが搭載されたパッケージ部品と端子との間に、線径25μmの金属線を所定の超音波出力、荷重のもとにワイヤボンディングを行った。100個のボンディングワイヤに対し引張試験を実施し、ボンディングパッドと絶縁膜18との界面で発生する剥がれ不良の有無を調べたところ、剥がれ不良は皆無であった。この結果よりTi/SiおよびTi/O構成比率が1.0より小となる技術を用いることにより、金属配線下地層17aと絶縁層18の密着性を向上させる上で効果があることが明かになった。
【0068】
(実施例6)
次に図25に本発明の第6の実施例に係る半導体装置の金属配線部の拡大図を示す。図25においてシリコン基板11上に第1の絶縁膜(SiO2 )12が形成され、その表面の1部に第1の金属配線13が形成されている。この金属配線13はチタン系金属の下地層13aと例えばAl−Cu−Si合金の本配線13bとから成る積層体の配線である。前記第1の絶縁膜12のその他の領域上には第2の絶縁膜15が形成されている。この絶縁膜15はSi−F基15aを含有するSiO2 膜である。本実施例の特徴的なことは、この絶縁膜15を部分的に除去することにある。TiとSiO2 の密着性を高めたい領域であるボンディングワイヤ接続用配線領域となる部分の前記絶縁膜15をリソグラフィ技術とCDEもしくはRIE技術等により、前記領域での前記絶縁膜15の一部あるいは全部を選択的に除去する。例えば絶縁膜15の通常の厚みが800nmである場合に、ボンディングパッド下の領域では、600nm分除去する。絶縁膜15の厚みを全体的に薄くすることも考えられるが、配線層間のキャパシタンスが増加して高速動作に支障がでるので、ボンディングパッド下のみ薄くするのが望ましい。ボンディングパッド下の絶縁膜の望ましい膜厚は、100ないし600nmであり、さらに望ましくは200ないし500nmである。
【0069】
上記の半導体装置は下記の方法により製造された。まず第1実施例の図2(a)および図2(b)に示したと全く同じ方法で基板11上に、第1の絶縁膜12、第1の金属配線13、第2の絶縁膜15が形成された。ただし本実施例では第2の絶縁膜15の膜厚を800nmとした。
【0070】
次に図26(c)に示すように、後にボンディングパッドが形成される領域の下となる部分の前記絶縁膜15をリソグラフィ技術とCDEもしくはRIE技術等により、600nm選択的に除去する。続いてTEOS、酸素(O2 )ガスを用いて第3の絶縁膜18を減圧プラズマ中にて300nm堆積した。
【0071】
次に図26(d)に示すように第1の金属配線と第2の金属配線を接続するためのヴィアホールを開口し、WF6 、SiH4 ガスを用いてタングステンを選択的にヴィアホールへ堆積し、プラグ16を形成した。続いて第2の下地金属層17aとして、第1の下地配線層と同様にTi 50nm、TiN 70nmの順にスパッタ法により堆積した。この下地配線層17aの上に本配線層17bとしてAl−Cu−Si合金をスパッタ法により1200nm堆積して積層体の金属配線層を形成した。続いてこの積層体の金属配線層をリソグラフィ技術とRIE技術により加工し、第2の金属配線17を形成した。続いてシンター熱工程として450℃5分の熱処理を行った。
【0072】
さらに第4の絶縁膜19をTEOS、酸素(O2 )ガスを用い、減圧プラズマ中にて400℃で400nm堆積し、ボンディングワイヤ接続用の開口部32をリソグラフィ技術とRIE技術で形成した。この結果図25に示す表面金属配線部が得られた。
【0073】
上記のようにして得られた第2の金属配線17と第3の絶縁膜18の界面近傍を解析したところ、図18に示したような反応層30が形成されているのが確認された。反応層の厚みは、図25のE−E’線においては、2.7nm、F−F’線においては4.0nmであった。また反応層における構成元素の比率をEDXで分析したところ、E−E’線の反応層においてはTi/SiおよびTi/O構成比率がいずれも0.3程度と小さいのに対し、F−F’線の反応層においては、いずれも1より大きかった。即ちTiとSiO2 の密着性を高めたい領域において、Tiの構成比率が小さくなっているのが確認された。
【0074】
このような濃度分布を有する半導体装置を、超音波ボンディング試験に供した。ICチップ上に形成された、上記第2の金属配線17と同一構成のボンディングパッド(50×80μm)と、このICチップが搭載されたパッケージ部品の端子との間に、線径25μmの金属線を所定の超音波出力、荷重のもとにワイヤボンディングを行った。100個のボンディングワイヤに対し引張試験を実施し、ボンディングパッドと絶縁膜18との界面で発生する剥がれ不良の有無を調べたところ、剥がれ不良は皆無であった。この結果よりSi−F基を含有する絶縁膜15の膜厚を減少させることによっても、金属配線下地層17aと絶縁層18の密着性を向上させる上で効果があることが明かになった。これは、拡散の元になる弗素の含有量が、薄い膜厚の層ではもともと少ないことに依る。
【0075】
なお本発明は上記実施例に限定されるものではなく、配線層が3層以上の多層配線においては、表面配線層のみ第5もしくは第6の実施例の方法を用い、他の下層は実施例1ないし4の方法あるいは従来技術によって多層配線を構成してもよい。また実施例5と6の製造方法において、Si−F含有絶縁膜15と金属配線17の間にSi−Fを含有しない絶縁膜18を介在させたが、これを省略することもできる。ただし弗素の金属配線層17中への拡散を確実に抑制するためには、SiーFを含有しない絶縁膜18を介在させることが望ましい。
【0076】
また、上記実施例では、シリコン基板を用いた例を示したが、基板はシリコンに限られるものではなく、SOI基板やSOS基板であってもよい。
【0077】
【発明の効果】
上記の通り本発明では、Si−F含有絶縁膜に対し、(1)加熱処理あるいはプラズマ処理を行って遊離弗素や結合エネルギーが不安定状態をとる弗素化合結合基を除去する、(2)前記絶縁膜上に弗素拡散抑制膜を設ける、(3)前記絶縁膜の膜厚を薄くするといった加工を行い、その後この絶縁膜上にTiを含む金属配線を形成している。この結果このTiと絶縁膜の界面での弗素濃度を1×1020atoms/cm3 未満とすることにより、あるいはその界面に形成される反応層においてSiおよびOに対するTiの比率を1.0以下とすることにより、絶縁膜とTi系金属配線層との密着性を向上し、両者間において剥がれ等が生じない信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る半導体装置の要部断面図。
【図2】本発明の第1の実施例に係る製造方法を段階的に示した半導体装置の断面図。
【図3】本発明の第1の実施例に係る製造方法の図2に続く段階を示した半導体装置の断面図。
【図4】図1のA−A’線に沿った断面における構成元素の濃度プロファイル。
【図5】本発明の第2の実施例に係る半導体装置の要部断面図。
【図6】本発明の第2の実施例に係る製造方法を段階的に示した半導体装置の断面図。
【図7】本発明の第2の実施例に係る製造方法の図6に続く段階を示した半導体装置の断面図。
【図8】図5のA−A’線に沿った断面における構成元素の濃度プロファイル。
【図9】第2の実施例におけるチタンとシリコン酸化膜界面における弗素濃度とボンディングパッド剥がれ発生率との関係を示すグラフ。
【図10】本発明の第3の実施例に係る半導体装置の要部断面図。
【図11】本発明の第3の実施例に係る製造方法を示した半導体装置の断面図。
【図12】本発明の第3の実施例に係る製造方法の図11に続く段階を示した半導体装置の断面図。
【図13】図10のB−B’線に沿った断面における構成元素の濃度プロファイル。
【図14】本発明の第4の実施例に係る半導体装置の要部断面図。
【図15】本発明の第4の実施例に係る製造方法を示した半導体装置の断面図。
【図16】本発明の第4の実施例に係る製造方法の図15に続く段階を示した半導体装置の断面図。
【図17】図14のB−B’線に沿った断面における構成元素の濃度プロファイル。
【図18】絶縁層と金属配線下地層との界面に形成された反応層を示す顕微鏡写真。
【図19】ボンディング強度と反応層の厚さとの関係を示したグラフ。
【図20】実施例1における絶縁層・下地層界面における主要元素の構成比を示したグラフ。
【図21】従来技術における絶縁層・下地層界面における主要元素の構成比を示したグラフ。
【図22】絶縁層・下地層界面におけるTiのSi、Oに対する比率を、本発明と従来技術を比較して示したグラフ。
【図23】本発明の第5の実施例に係わる半導体装置の要部断面図。
【図24】本発明の第5の実施例に係る製造方法の一部を示した半導体装置の断面図。
【図25】本発明の第6の実施例に係わる半導体装置の要部断面図。
【図26】本発明の第6の実施例に係る製造方法の一部を示した半導体装置の断面図。
【図27】従来技術に係る半導体装置の要部断面と金属配線の剥がれを説明した図。
【図28】図27のA−A’線に沿った断面における構成元素の濃度プロファイル。
【符号の説明】
11…シリコン基板、12…第1の絶縁層、13…第1の金属配線、13a…第1の下地配線層、13b… 第1の本配線層、15…第2の絶縁層、15a…Si−F結合基、16…プラグ、17…第2の金属配線、17a…第2の下地配線層、17b…第2の本配線層、19…第3の絶縁層、30…反応層、31…弗素拡散抑制膜

Claims (3)

  1. 基板と、
    この基板の上部にSi−F結合基を含有する絶縁膜として形成され、弗素の濃度が1×1021atoms/cm3 以上である第1の絶縁膜と、その上に形成された弗素の濃度が1×1021atoms/cm3 未満である第2の絶縁膜とを有する積層絶縁膜と、
    この積層絶縁膜の前記第絶縁膜上に形成されたチタン系金属配線層とを有し、
    前記チタン系金属配線層前記第絶縁膜との界面において、弗素の濃度が1×1020atoms/cm3 未満であり、前記第絶縁膜の弗素濃度が前記界面から前記第絶縁膜との境界にかけて漸増することを特徴とする半導体装置。
  2. 基板と、
    この基板の上部にSi−F結合基を含有して形成され、弗素の濃度が1×1021atoms/cm3 以上である第1の絶縁膜と、
    前記第1の絶縁膜上に形成され、弗素の濃度が1×1021atoms/cm3 未満である第2の絶縁膜と、
    前記第2の絶縁膜上に形成されたチタン系金属配線層とを有し、
    前記チタン系金属配線層前記第2の絶縁膜との界面において、弗素の濃度が1×1020atoms/cm3 未満であることを特徴とする半導体装置。
  3. 前記チタン系金属配線層がチタン窒化物からなり、このチタン窒化物前記第2の絶縁膜との界面における弗素濃度が1×1020atoms/cm 未満となることを特徴とする請求項1または2に記載の半導体装置。
JP2002012087A 1994-09-01 2002-01-21 半導体装置 Expired - Fee Related JP4295943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002012087A JP4295943B2 (ja) 1994-09-01 2002-01-21 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6-208728 1994-09-01
JP20872894 1994-09-01
JP8598995 1995-03-20
JP7-85989 1995-03-20
JP2002012087A JP4295943B2 (ja) 1994-09-01 2002-01-21 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24397395A Division JP3535280B2 (ja) 1994-09-01 1995-08-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002289624A JP2002289624A (ja) 2002-10-04
JP4295943B2 true JP4295943B2 (ja) 2009-07-15

Family

ID=27305015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002012087A Expired - Fee Related JP4295943B2 (ja) 1994-09-01 2002-01-21 半導体装置

Country Status (1)

Country Link
JP (1) JP4295943B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5293477B2 (ja) * 2005-04-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2002289624A (ja) 2002-10-04

Similar Documents

Publication Publication Date Title
JP3535280B2 (ja) 半導体装置およびその製造方法
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US7329607B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US20070145591A1 (en) Semiconductor device and manufacturing method therof
US20050179137A1 (en) Semiconductor device having copper damascene interconnection and fabricating method thereof
US20120142188A1 (en) Anchored damascene structures
TWI253120B (en) Semiconductor device and method of manufacturing the same
JP2002203899A (ja) 銅相互接続構造の形成方法
US6004887A (en) Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JP3676784B2 (ja) 半導体装置およびその製造方法
JP2004221498A (ja) 半導体装置の製造方法および半導体装置
JP4295943B2 (ja) 半導体装置
JP2004253780A (ja) 半導体装置およびその製造方法
JP3368629B2 (ja) 半導体装置
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
JP2004253781A (ja) 半導体装置およびその製造方法
JPH0778789A (ja) 半導体装置の製造方法
JPH05275551A (ja) 多層配線構造
JPH07147281A (ja) 半導体集積回路装置の製造方法
JP4034524B2 (ja) 半導体装置およびその製造方法
JPH11163127A (ja) 多層配線およびその製造方法
JP2004241735A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Effective date: 20060803

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20070605

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070719

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090324

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120417

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120417

LAPS Cancellation because of no payment of annual fees