JPH11163127A - 多層配線およびその製造方法 - Google Patents

多層配線およびその製造方法

Info

Publication number
JPH11163127A
JPH11163127A JP32264297A JP32264297A JPH11163127A JP H11163127 A JPH11163127 A JP H11163127A JP 32264297 A JP32264297 A JP 32264297A JP 32264297 A JP32264297 A JP 32264297A JP H11163127 A JPH11163127 A JP H11163127A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
layer
etching
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32264297A
Other languages
English (en)
Inventor
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32264297A priority Critical patent/JPH11163127A/ja
Publication of JPH11163127A publication Critical patent/JPH11163127A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 いわゆるボーダーレス接続孔において、接続
孔がはみ出た部分では配線側部にそって絶縁層がエッチ
ングされ、その部分が導電性材料の埋め込み不良や配線
腐食の原因となっていた。 【解決手段】 基体11上に第1絶縁層13が形成さ
れ、この第1絶縁層13には溝配線21が形成されてい
て、その第1絶縁層13上には溝配線21を覆う第2絶
縁層31が形成され、この第2絶縁層31には溝配線2
1に通じる接続孔32が備えられているものであって、
第1絶縁層13の少なくとも上層は第2絶縁層31より
もエッチングされにくいエッチング抑制層14からな
り、接続孔32の底部32Bが溝配線21上およびエッ
チング抑制層14中に形成されているものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線およびそ
の製造方法に関し、詳しくはいわゆるボーダーレスな接
続孔を有する多層配線およびその製造方法に関する。
【0002】
【従来の技術】半導体デバイスの高集積化にともなう配
線寸法ルールの微細化により、その内部配線プロセスに
おいては狭くて深い(アスペクト比が高い)コンタクト
ホールやビアホール(以下両者を総称して接続孔と呼
ぶ)の配線材料による電気的接続が必要になっている。
しかし、従来のアルミニウム、アルミニウム合金等の配
線材料のスパッタ法による成膜では、スパッタ粒子が接
続孔側壁の影になって内部に多く入射しないシャドウイ
ング効果のため、接続孔内でのカバリッジが悪くなり、
接続孔底部近くで配線材料の断線不良が発生し易いとい
う問題が生じる。そのため、この接続孔内部を導電材料
で埋め込む別のプロセス技術が要求されていた。この手
段の一つとしてタングステンのCVD膜によって接続孔
内部を充填する方法、すなわちタングステンプラグが開
発され、現在、一般的に用いられている(ブランケット
CVDとエッチバック法、またはブランケットCVDと
ポリシング法)。
【0003】またこれに対して、プラグ抵抗の低減やプ
ラグの簡略化を図って、アルミニウム、アルミニウム合
金等の高温スパッタ法、リフロー法、高圧リフロー法、
アルミニウム−CVD等、アルミニウムによって接続孔
内部を埋め込むプラグ形成法も検討されている。(リフ
ロー技術とは、アルミニウム合金等の配線材料を成膜
後、再結晶温度以上融点以下の温度で加熱軟化させ、流
動性を高めて接続孔内に流し込むことで埋め込みを実現
する技術である。なお加熱流動処理をスパッタ成膜時に
同時に行う方法を高温スパッタ法と呼び、上記加熱処理
を高圧の不活性雰囲気中で行い、配線材料を接続孔内部
に押し込むことで、リフローによる埋め込み能力を高め
る方法を高圧リフローと呼ぶ。)
【0004】一方、寸法ルールの微細化にともない、配
線工程でのリソグラフィーおよびエッチング工程におけ
る微細接続孔の開孔性能自体が、セル全体の面積縮小を
制限する要因になっている。その上従来は、リソグラフ
ィー工程におけるマスク合わせずれを考慮して、図5の
(1)に示すように、接続孔部分の配線に、加工後も接
続孔111が配線112の位置からはみ出さないよう
に、例えば0.1μm程度のマージン(余裕)部分11
3を持たせていた。その結果、配線ピッチPの縮小がさ
らに困難になっていた。このため、最近はこの合わせず
れ余裕を確保する配線パターンを省いた、いわゆるボー
ダーレス接続孔構造が検討されている。これにより図5
の(2)に示すように、配線121,122上に接続孔
123,124が合わせ余裕なく形成されるため、配線
121,122間の配線ピッチPを縮小することができ
る。したがって、ボーダーレス接続孔構造は、今後の微
細な配線プラグ開発において、必要不可欠な構造といえ
る。
【0005】
【発明が解決しようとする課題】しかしながら、図6の
(1)に示すように、前述した合わせずれ余裕を確保す
る配線パターンを省くことにより、層間絶縁膜131に
形成した接続孔132が下層配線133からはみ出した
部分において、接続孔132を開孔する際に、下層配線
133の側部に沿って下層配線133間を埋めている層
間絶縁膜131の部分が深く削り取られる。そして通常
の層間絶縁膜131の形成プロセスでは、下層配線13
3の側部と下層配線133の上部の層間絶縁膜材料は、
シリコン酸化膜や窒化膜等、同種の材料で構成されてい
るため、接続孔132を開孔した時に下層配線133側
部でのエッチングを抑制することは困難である。
【0006】この接続孔形状に対して各種埋め込みプロ
セスを実施した場合、図6の(2)に示すように、配線
133の側面に形成されている接続孔132のえぐれ部
分134に導電材料135を形成することが難しいとと
もに、このえぐれ部分134に残留しているエッチング
生成物や洗浄液の影響で、配線腐食等の信頼性上の問題
が発生することが懸念されている。
【0007】また、これらの問題は、いわゆる溝配線プ
ロセスにおいても生じる。すなわち図6の(3)に示す
ように、層間絶縁膜131に形成した接続孔132が下
層溝配線136よりはみ出した部分137では、下層溝
配線136が形成されている絶縁膜138は下層溝配線
136の側壁に沿って深く削り取られる。(溝配線と
は、平坦な絶縁膜に溝を掘り、各種配線材料で埋め込ん
だ後、溝以外の配線材料を、CMP(Chemical Mechani
cal Polishing )等で除去することによって、配線を形
成するプロセスである。同プロセスを用いることによ
り、配線材料の微細加工や、層間絶縁膜の平坦化、狭い
スペースの埋め込みが不要となり、微細化の進展にとも
なう多くの問題を解決することができる。)
【0008】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた多層配線およびその製造方法であ
る。
【0009】すなわち、第1の多層配線は、基体上に第
1絶縁層が形成され、この第1絶縁層には溝配線が形成
されていて、その第1絶縁層上には溝配線を覆う第2絶
縁層が形成され、この第2絶縁層には溝配線に通じる接
続孔が備えられているものであって、第1絶縁層の少な
くとも上層は第2絶縁層よりもエッチングされ難いエッ
チング抑制層からなり、接続孔の底部は溝配線上および
エッチング抑制層中に形成されているものである。
【0010】上記第1の多層配線では、第1絶縁層の少
なくとも上層は第2絶縁層よりもエッチングされ難いエ
ッチング抑制層からなり、接続孔の底部は溝配線上およ
びエッチング抑制層中に形成されていることから、溝配
線の側部に形成されている接続孔部分は深いものとはな
らない。そのため、接続孔の内部に導電性材料を完全に
埋め込むことができるようになる。
【0011】第1の多層配線の製造方法は、基体上に第
1絶縁層を形成した後、この第1絶縁層に配線溝を形成
し、その配線溝に導電材料を埋め込むことで溝配線を形
成する。そして第1絶縁層上に溝配線を覆う第2絶縁層
を形成した後、溝配線に通じる接続孔を前記第2絶縁層
に形成する。その際、第1絶縁層の少なくとも上層は第
2絶縁層よりもエッチングされ難いエッチング抑制層で
形成し、接続孔の底部は溝配線上およびエッチング抑制
層中に形成することを特徴とする。またエッチング抑制
層を、このエッチング抑制層に対する第2絶縁層のエッ
チング選択比が4以上となる材料で形成する。
【0012】上記第1の多層配線の製造方法では、接続
孔を前記第2絶縁層に形成する際、第1絶縁層の少なく
とも上層は第2絶縁層よりもエッチングされ難い、例え
ばこのエッチング抑制層に対する第2絶縁層のエッチン
グ選択比が4以上となる材料で形成することから、接続
孔の底部は溝配線上およびエッチング抑制層中に形成さ
れることになる。そのため、溝配線に対する接続孔の合
わせずれが生じて、接続孔底部が溝配線からはみ出した
場合でも、溝配線の側部に沿って第1絶縁層が深く削ら
れることがないので、配線腐食等の問題が生じ難く、導
電性材料で完全に埋め込める接続孔形状が得られる。
【0013】第2の多層配線は、基体上に配線が形成さ
れ、その配線を埋め込む状態に基体上には第1絶縁層が
形成されていて、この第1絶縁層上には配線を覆う状態
に第2絶縁層が形成され、この第2絶縁層には配線に通
じる接続孔が形成されているものであって、第1絶縁層
は第2絶縁層よりもエッチングされ難い材料からなり、
接続孔の底部は配線上および第1絶縁層の上部中に形成
されているものである。また配線の上部にはキャップ層
が形成されていて、接続孔の底部はキャップ層の下面よ
りも浅い状態に形成されている。さらに第1絶縁膜は低
誘電率有機膜で形成されていて、第1絶縁層に対する第
2絶縁層のエッチング選択比が4以上となる材料からな
るものである。
【0014】上記第2の多層配線では、第1絶縁層は第
2絶縁層よりもエッチングされ難い材料からなり、接続
孔の底部は配線上および第1絶縁層の上部中に形成され
ていることから、配線の側部に形成されている接続孔部
分は深いものとはならない。そのため、接続孔の内部に
導電性材料を完全に埋め込むことができるようになる。
また配線の上部にはキャップ層が形成されていて、接続
孔はキャップ層の下面よりも浅い状態に形成されている
ものでは、さらに接続孔底部での段差が低減されるの
で、接続孔への導電性材料の埋め込み性が向上する。
【0015】第2の多層配線の製造方法は、基体上に配
線を形成した後、その配線を覆うとともに配線よりも高
い状態に第1絶縁層を形成し、さらに配線上が露出する
状態に第1絶縁層を除去する。次いで第1絶縁層に配線
を覆う第2絶縁層を形成した後、配線に通じる接続孔を
第2絶縁層に形成する。その際、第1絶縁層は第2絶縁
層よりもエッチングされ難い材料で形成し、接続孔の底
部は配線上および第1絶縁層の上部中に形成することを
特徴とする。また第1絶縁層を、この第1絶縁層に対す
る第2絶縁層のエッチング選択比が4以上となる材料で
形成する。
【0016】上記第2の多層配線の製造方法では、接続
孔を前記第2絶縁層に形成する際に、第1絶縁層は第2
絶縁層よりもエッチングされ難い、例えば第1絶縁層に
対する第2絶縁層のエッチング選択比が4以上となる材
料で形成することから、接続孔の底部は配線上および第
1絶縁層の上部中に形成されることになる。そのため、
配線に対する接続孔の合わせずれが生じて、接続孔底部
が配線からはみ出した場合でも、配線の側部に沿って第
1絶縁層が深く削られることがないので、配線腐食等の
問題が生じ難く、導電性材料で完全に埋め込める接続孔
形状が得られる。
【0017】
【発明の実施の形態】本発明の第1の多層配線に係わる
実施形態の一例を、多層配線の第1実施形態として、図
1の概略構成断面図によって説明する。
【0018】図1に示すように、基体11の上層には窒
化シリコン膜12が例えば100nmの厚さに形成され
ている。この基体11は、詳細に関しては図示はしない
が、例えば基板にトランジスタ素子や素子分離領域が形
成され、さらにトランジスタ素子上に表面が平坦化され
た絶縁層として例えば酸化シリコン層が形成されている
ものからなる。
【0019】上記窒化シリコン膜12上には第1絶縁層
13が例えば400nmの厚さに形成されている。この
第1絶縁層13は、例えば低誘電率有機膜からなり、そ
の上層は後に説明する第2絶縁層よりもエッチングされ
難いエッチング抑制層14からなる。この第1絶縁層の
下層は、一例として、フッ素環状樹脂(例えば環状フッ
素樹脂・シロキサン共重合体)、ポリテトラフルオロエ
チレン系樹脂〔例えばデュポン社製:テフロンAF(商
品名)〕(ガラス転移温度=160℃、熱分解温度=4
50℃)、シクロポリマライズドフロリネーテッドポリ
マー系樹脂〔例えばサイトップ(商品名)〕(ガラス転
移温度=120℃、熱分解温度=420℃)等で形成さ
れている。また上層のエッチング抑制層14は、このエ
ッチング抑制層14に対する後に説明する第2絶縁層の
エッチング選択比が4以上となる材料からなる。ここで
は、厚さが例えば50nmのフッ化アリルエーテル樹脂
として、例えばフッ化ポリアリルエーテル系樹脂〔例え
ばFLARE(商品名)〕(ガラス転移温度=260
℃、熱分解温度=460℃)からなる。
【0020】また第1絶縁層13およびエッチング抑制
層14には溝15が形成され、その内部には溝配線21
が形成されている。さらに第1絶縁層12上には溝配線
21を覆う状態に第2絶縁層31が形成されている。こ
の第2絶縁層31は、上記エッチング抑制層13に対し
てエッチングされやすい、例えば24nmの厚さの酸化
窒化シリコン(SiON)からなる反射防止膜33と、
例えば600nmの厚さのTEOS(テトラエトキシシ
ラン)−SiO2 膜34とからなる。そして第2絶縁層
31には溝配線21に通じる接続孔32が形成されてい
る。この接続孔32の底部32Bは上記溝配線21上お
よび上記エッチング抑制層14中に形成されている。
【0021】上記第1の多層配線では、第1絶縁層13
の少なくとも上層は第2絶縁層31よりもエッチングさ
れ難いエッチング抑制層14からなり、接続孔32の底
部32Bは溝配線21上およびエッチング抑制層14中
に形成されていることから、溝配線21の側部に形成さ
れている接続孔32の部分は深いものとはならない。そ
のため、接続孔32の内部に導電性材料を完全に埋め込
むことができるようになる。
【0022】次に本発明の第1の製造方法に係わる実施
形態の一例を、製造方法の第1の実施形態として、図2
の製造工程図によって説明する。図2では、前記図1に
よって説明した構成部品と同様のものには同一符号を付
与する。
【0023】まず図には示さないが、通常のプロセスに
したがって、基板にトランジスタ素子や素子分離領域を
形成し、さらにトランジスタ素子上に絶縁層を形成す
る。そしてCMPによって上記絶縁層の表面を平坦化す
る。この絶縁層には、例えば減圧CVD法により成膜さ
れるSiO2 膜を用いる。このようにして基体(図2で
示す基体11)を形成する。さらに例えばプラズマCV
D法によって、上記基体の上層に、溝配線を加工する際
のエッチングストッパ層となる窒化シリコン膜(図2で
示す窒化シリコン膜12)を例えば100nmの厚さに
成膜する。
【0024】上記減圧CVDによるSiO2 の成膜の一
例を以下に説明する。原料ガスにはモノシラン(SiH
4 ):250sccm、酸素(O2 ):250scc
m、および窒素(N2 ):100sccmを用い、成膜
雰囲気の圧力を13.3Pa、基板の加熱温度を420
℃に設定した。なお、sccmは標準状態における体積
流量(cm3 /分)を表し、以下に記載するsccmも
同様である。
【0025】上記SiO2 膜のCMP条件の一例として
は、研磨圧力を300g/cm2 、研磨定盤の回転数を
30rpm、研磨ヘッドの回転数を30rpm、スラリ
ーにフュームドシリカを含むアンモニア水、その流量を
100cm2 /分、研磨雰囲気の温度を25℃〜30℃
に設定した。
【0026】上記プラズマCVD法による窒化シリコン
膜の成膜条件の一例としては、原料ガスに、モノシラン
(SiH4 ):180sccm、アンモニア(N
3 ):500sccm、および窒素(N2 ):720
sccmを用い、成膜雰囲気の圧力を700Pa、プラ
ズマCVD装置のRFパワーを350W、基板の加熱温
度を250℃に設定した。
【0027】次いで通常のリソグラフィー技術とエッチ
ング技術とを用いて、上記窒化シリコン膜および絶縁層
に接続孔を形成する。その後、上記エッチングで用いた
レジストマスクを除去する。そして上記接続孔の内部に
導電材料を埋め込むことでプラグを形成する。
【0028】次いで図2の(1)に示すように、上記説
明したプロセスの結果、基板11の最上層には上記窒化
シリコン膜12が形成されている。この窒化シリコン膜
12上に、第1絶縁層13を例えば厚さが400nmの
フッ素環状樹脂の一種であるシクロパーフルオロカーボ
ンポリマー系樹脂〔例えばサイトップ(商品名)〕によ
り形成する。さらに上記第1絶縁層13の最上層に絶縁
性のエッチング抑制層となるエッチング抑制層14を形
成する。このエッチング抑制層14は、例えば酸化窒化
シリコンのエッチングに対して十分な耐エッチング性を
有するフッ化ポリアリルエーテル系樹脂〔例えばFLA
RE(商品名)〕で例えば50nmの厚さに形成する。
【0029】上記シクロパーフルオロカーボンポリマー
系樹脂の形成の一例としては、コーターの回転数を50
0rpmで10秒、続けて3000rpmで20秒に設
定して回転塗布を行い、その後250℃でプリベーキン
グを30秒行い、さらに400℃の窒素雰囲気中でのキ
ュアを30分行った。
【0030】上記フッ化ポリアリルエーテル系樹脂の形
成の一例としては、回転塗布により行い、コーターの回
転数を500rpmで10秒、続けて3000rpmで
20秒に設定して回転塗布を行い、その後150℃のプ
リベーキングを1分と250℃のプリベーキングを1分
とを連続して行い、さらに400℃の窒素雰囲気中での
キュアを30分行った。
【0031】次いで通常のリソグラフィー技術とエッチ
ング技術とを用いて、上記第1絶縁層13およびエッチ
ング抑制層14に配線溝15を形成する。その後、上記
エッチングで用いたレジストマスク(図示省略)を除去
する。
【0032】上記配線溝15を形成するためのエッチン
グ条件の一例としては、エッチングガスに、オクタフル
オロシクロブタン(c−C4 8 ):12sccm、一
酸化炭素(CO):150sccm、アルゴン(A
r):200sccm、酸素(O 2 ):5sccmを用
い、エッチング雰囲気の圧力を5.3Pa、エッチング
装置のRFパワーを1.7kW、基板温度を20℃に設
定した。
【0033】次いで下地表面のスパッタエッチングによ
るクリーニング処理を行った後、遠距離スパッタ法によ
って、上記配線溝15の内壁およびエッチング抑制層1
4上に、下地膜22としてチタン膜を例えば20nmの
厚さに成膜した後、連続して窒化チタン膜を例えば50
nmの厚さに形成する。続けて真空中における連続スパ
ッタリングによって、Al−0.5%Cu膜23を例え
ば500nmの厚さに形成する。上記遠距離スパッタ法
とは、スパッタリング装置内におけるターゲットと基板
との距離を、通常では7cm程度のところを15cm程
度以上の距離に離して、スパッタ粒子の基板への垂直入
射成分を増やして、通常のスパッタリングよりも孔や溝
内部でのカバリッジを改善する成膜方法である。
【0034】上記スパッタエッチングの条件の一例とし
ては、プロセスガスにアルゴン(Ar):100scc
mを用い、スパッタエッチング雰囲気の圧力を0.4P
a、エッチング時間を1分、スパッタ装置のRFバイア
スを1kV、基板加熱温度を300℃に設定した。
【0035】上記下地膜22のチタン膜の遠距離スパッ
タリングの条件の一例としては、プロセスガスにアルゴ
ン(Ar):100sccmを用い、スパッタリング雰
囲気の圧力を0.4Pa、スパッタ装置のDCパワーを
6kV、基板加熱温度を200℃に設定した。
【0036】上記下地膜22の窒化チタン膜の遠距離ス
パッタリングの条件の一例としては、プロセスガスにア
ルゴン(Ar):20sccmと窒素(N2 ):70s
ccmとを用い、スパッタリング雰囲気の圧力を0.4
Pa、スパッタ装置のDCパワーを12kV、基板加熱
温度を200℃に設定した。
【0037】上記Al−0.5%Cu膜23の遠距離ス
パッタリングの条件の一例としては、プロセスガスにア
ルゴン(Ar):100sccmを用い、スパッタリン
グ雰囲気の圧力を0.4Pa、スパッタ装置のDCパワ
ーを15kV、基板加熱温度を200℃に設定した。
【0038】その後、熱処理を行い、Al−0.5%C
u膜23をリフローさせて配線溝15の内部に流し込
み、Al−0.5%Cu膜23で配線溝15の内部を完
全に埋め込む。
【0039】上記熱処理(リフロー)条件の一例として
は、プロセスガスにアルゴン(Ar):100sccm
を用い、加熱時間を2分、基板加熱温度を400℃に設
定した。
【0040】次いで、CMPによってエッチング抑制層
14上のAl−0.5%Cu膜(図示省略)と下地膜
(図示省略)とを除去して、配線溝15の内部のみに下
地膜22とAl−0.5%Cu膜23とを残して溝配線
21を形成する。
【0041】Al−0.5%Cu膜23および下地膜2
2のCMP条件の一例としては、研磨圧力を100g/
cm2 、研磨定盤の回転数を30rpm、研磨ヘッドの
回転数を30rpm、スラリーにアルミナを含む過酸化
水素水、その流量を100cm2 /分、研磨雰囲気の温
度を25℃〜30℃に設定した。
【0042】次いで図1の(2)に示すように、上記エ
ッチング抑制層14上に上記溝配線21を覆う第2絶縁
層31を形成する。この第2絶縁層31は、例えば厚さ
が24nmの酸化窒化シリコン膜からなる反射防止膜3
3と、例えば厚さが600nmのTEOS−SiO2
34とを順に積層して形成する。なお、上記TEOS−
SiO2 膜はテトラエトキシシラン〔Si(OC
2 5 4 〕を原料ガスに用いたCVDにより成膜した
酸化シリコン膜である。
【0043】上記TEOS−SiO2 膜34の成膜条件
の一例としては、原料ガスにTEOS:50sccmを
用い、成膜雰囲気の圧力を333Pa、CVD装置のR
Fパワーを190W、基板加熱温度を400℃に設定し
た。
【0044】次いで、通常のリソグラフィー技術とエッ
チング技術とを用いて、上記第2絶縁層31に上記溝配
線21に通じる接続孔32を形成する。この接続孔32
は、例えば0.3μmのホール径でアスペクト比がおよ
そ2.1であった。この際、リソグラフィー技術の合わ
せずれによって、接続孔32が下層の溝配線21よりは
み出す部分が生じるが、図示したように、エッチング抑
制層14のフッ化ポリアリルエーテル系樹脂がエッチン
グストッパ層となるため、下層の溝配線21の側壁に沿
ったエッチングは、エッチング抑制層14内で停止させ
ることが可能になる。その後、上記エッチングで用いた
レジストマスク(図示省略)を除去する。
【0045】上記TEOS−SiO2 膜34のエッチン
グ条件の一例としては、エッチングガスにオクタフルオ
ロシクロブタン(c−C4 8 ):10sccmと一酸
化炭素(CO):100sccmとアルゴン(Ar):
200sccmとを用い、エッチング雰囲気の圧力を6
Pa、エッチング装置のRFパワーを1.6kW、基板
温度を20℃に設定した。
【0046】次いで図1の(3)に示すように、下地表
面のクリーニング処理を行った後、選択CVD法によっ
て、上記接続孔32の内部および溝配線21上に、純ア
ルミニウムからなるプラグ35を形成する。この純アル
ミニウムを接続孔32の内部より溢れる状態に形成した
場合には、CMPによって接続孔32の外部の純アルミ
ニウムを除去すればよい。CMPの条件は、前記Al−
0.5%Cu膜23のCMP条件と同様である。
【0047】上記クリーニング処理条件の一例として
は、プロセスガスに三塩化ホウ素(BCl3 ):100
sccmを用い、クリーニング時間を90秒、クリーニ
ング装置のRFパワーを200W、基板加熱温度を20
℃に設定した。
【0048】上記選択CVDの成膜条件の一例として
は、原料ガスにジメチルアルミニウムハイドライド〔D
MAH(Dimethyl aluminum hydride ){Al(C
3 2 H}〕:0.11g/分、キャリアガスに水素
(H2 ):650sccm、成膜雰囲気の圧力を266
Pa、基板加熱温度を210℃に設定した。
【0049】上記第1の多層配線の製造方法では、接続
孔32を第2絶縁層31に形成する際、第1絶縁層13
の少なくとも上層は第2絶縁層よりもエッチングされ難
いエッチング抑制層14で形成し、その際、エッチング
抑制層14は、このエッチング抑制層14に対する第2
絶縁層31のエッチング選択比が4以上となる材料で形
成することから、接続孔32の底部32Bは溝配線21
上およびエッチング抑制層14中に形成されることにな
る。そのため、溝配線21に対する接続孔32の合わせ
ずれが生じて、接続孔32の底部32Bが溝配線21か
らはみ出した場合でも、溝配線21の側部に沿って第1
絶縁層13がエッチングされて深く削られることがな
く、フッ化ポリアリルエーテル系樹脂からなるエッチン
グ抑制層14内でエッチングが停止されるので、導電性
材料で完全に埋め込める接続孔形状が得られる。それと
ともに、えぐれ部分に塩素等が残留し難くなるので、残
留塩素等の影響による配線腐食等の問題が生じなくな
る。その結果、信頼性の高い、いわゆるボーダーレスプ
ラグを実現することが可能になる。
【0050】上記フッ化ポリアリルエーテル系樹脂はフ
ッ素系ガスでのエッチング速度は非常に遅く、接続孔3
2の開孔時にエッチングストッパとして機能する。その
ため、第1絶縁層13の全てをフッ化ポリアリルエーテ
ル系樹脂で形成した場合には配線溝15を形成すること
が困難になる。そこで、上記第1実施形態では、フッ化
ポリアリルエーテル系樹脂はエッチングストッパとして
のみ機能するようにエッチング抑制層14に用い、第1
絶縁層13はエッチングし易いフッ素環状樹脂で形成し
ている。
【0051】次に本発明の第2の多層配線に係わる実施
形態の一例を、多層配線の第2の実施形態として、図3
の概略構成断面図によって説明する。
【0052】図3に示すように、基体11上には配線4
1が形成されている。この配線41は、例えば例えば2
0nmの厚さのチタン膜と例えば50nmの厚さの窒化
チタン膜とを積層してなる下地膜42上に主配線層とな
る例えば500nmの厚さのAl−0.5%Cu膜43
が形成され、さらにその上に反射防止膜44が例えば4
0nmの厚さに形成されたものからなる。この反射防止
膜44は、キャップ層にもなり、例えば窒化チタン膜か
らなる。また上記基体11は、詳細に関しては図示はし
ないが、例えば基板にトランジスタ素子や素子分離領域
が形成され、さらにトランジスタ素子上に表面が平坦化
された絶縁層として例えば酸化シリコン層が形成されて
いるものからなる。
【0053】上記基体11上には上記配線41の上面を
露出させる状態でかつこの配線41を埋め込む状態に第
1絶縁層51が形成されている。この第1絶縁層51
は、この第1絶縁層51に対する後に説明する第2絶縁
層のエッチング選択比が4以上となる材料の低誘電率有
機膜からなり、後に説明する第2絶縁層よりもエッチン
グされ難い、例えばフッ化ポリアリルエーテル系樹脂
〔例えばFLARE(商品名)〕からなる。
【0054】さらに上記第1絶縁層51上には上記配線
41を覆う状態に第2絶縁層61が形成されている。こ
の第2絶縁層61は、例えば厚さが600nmのTEO
S−SiO2 膜からなる。この第2絶縁層61には上記
配線41に通じる接続孔62が形成されている。この接
続孔62の底部62Bは上記配線41および上記第1絶
縁層51の上部中で、かつ上記キャップ層となる反射防
止膜44の下面よりも浅い状態に形成されている。
【0055】上記第2の多層配線では、第1絶縁層51
は第2絶縁層61よりもエッチングされ難い材料からな
り、接続孔62の底部62Bは配線41上および第1絶
縁層51の上部中に形成されていることから、配線41
の側部に形成されている接続孔62の部分は深いものと
はならない。そのため、接続孔62の内部に導電性材料
を完全に埋め込むことができるようになる。また配線4
1の上部にはキャップ層となる反射防止膜44が形成さ
れていて、接続孔62は反射防止膜44の下面よりも浅
い状態に形成されているものでは、さらに接続孔62の
底部62Bでの段差が低減されるので、接続孔62への
導電性材料の埋め込み性がさらに向上する。
【0056】次に本発明の第2の製造方法に係わる実施
形態の一例を、製造方法の第2の実施形態として、図4
の製造工程図によって説明する。図4では、前記図3に
よって説明した構成部品と同様のものには同一符号を付
与する。
【0057】まず、図には示さないが、前記第1実施形
態で説明したのと同様にして、基板にトランジスタ素子
や素子分離領域を形成し、さらにトランジスタ素子上に
絶縁層を形成する。そしてCMPによって上記絶縁層の
表面を平坦化する。次いで通常のリソグラフィー技術と
エッチング技術とを用いて、上記絶縁層に接続孔を形成
する。その後、上記エッチングで用いたレジストマスク
(図示省略)を除去する。そして上記接続孔の内部に導
電材料を埋め込むことでプラグを形成する。
【0058】次に図4の(1)に示すように、下地表面
のスパッタエッチングによるクリーニング処理を行った
後、スパッタ法によって、基体11上に下地膜42とし
てチタン膜を例えば20nmの厚さに成膜した後、連続
して窒化チタン膜を例えば50nmの厚さに形成する。
続けて真空中における連続スパッタリングによって、A
l−0.5%Cu膜43を例えば500nmの厚さに形
成する。さらに連続して、Al−0.5%Cu膜43上
に反射防止膜44として例えば窒化チタン膜を40nm
の厚さに形成する。
【0059】上記スパッタエッチングの条件、上記下地
膜42のスパッタリング条件、上記Al−0.5%Cu
膜43のスパッタリング条件は前記第1実施形態で説明
した条件と同様である。また、反射防止膜44の窒化チ
タン膜の成膜条件は、上記下地膜42の窒化チタン膜の
成膜条件と同様である。
【0060】次いでリソグラフィー技術とエッチング技
術とによって、上記反射防止膜44、Al−0.5%C
u膜43、下地膜42をエッチング加工して、配線41
を形成する。この配線41は、例えば線幅を0.3μm
に形成する。なお、レジストのエッチング耐性が不足す
る場合には、SiO2 等の無機マスクを用いることも可
能である。この場合には、反射防止膜44上に例えばS
iO2 層を形成した後、リソグラフィー技術とエッチン
グ技術とによって上記SiO2 層をパターニングして無
機マスクを形成することになる。
【0061】上記Al−0.5%Cu膜43のエッチン
グ条件の一例としては、エッチングガスに三塩化ホウ素
(BCl3 ):60sccmと塩素(Cl2 ):90s
ccmとを用い、エッチング雰囲気の圧力を2Pa、エ
ッチング装置のRFパワーを50W、同マイクロ波を3
00mAに設定した。
【0062】次いで上記配線41間を埋め込む絶縁層と
なる第1絶縁層51をフッ化ポリアリルエーテル系樹脂
〔例えばFLARE(商品名)〕で形成する。この第1
絶縁層51の表面は配線41よりも高く形成する。上記
フッ化ポリアリルエーテル系樹脂の形成条件は、前記第
1実施形態で説明した条件と同様である。
【0063】その後、CMPによって第1絶縁層51を
平坦化するとともに、上記配線41の上部を露出させ
る。
【0064】上記第1絶縁層51のCMP条件の一例と
しては、研磨圧力を300g/cm 2 、研磨定盤の回転
数を30rpm、研磨ヘッドの回転数を30rpm、ス
ラリーに酸化セリウム(Ce2 5 )を含むものを用
い、その流量を100cm2 /分、研磨雰囲気の温度を
25℃〜30℃に設定した。
【0065】次いで図4の(2)に示すように、上記第
1絶縁層51上に上記配線41を覆う第2絶縁層61を
形成する。この第2絶縁層61は、例えば厚さが600
nmのTEOS−SiO2 膜で形成する。上記TEOS
−SiO2 膜の成膜条件は、前記第1実施形態で説明し
たのと同様である。
【0066】次いで通常のリソグラフィー技術とエッチ
ング技術とを用いて、上記第2絶縁層61に上記配線4
1に通じる接続孔62を形成する。この接続孔62は、
例えば0.3μmのホール径でアスペクト比がおよそ
2.0であった。この際、リソグラフィー技術の合わせ
ずれによって、接続孔62が配線41よりはみ出す部分
が生じるが、図示したように、第1絶縁層51のフッ化
ポリアリルエーテル系樹脂がエッチングストッパ層とな
るため、配線41の側壁に沿ったエッチングは、第1絶
縁層51の表面近傍内で停止させることが可能になる。
特に配線41の上部はいわゆるキャップ層(反射防止膜
44)として窒化チタン膜が形成されているため、高い
信頼性を得るためには、このオーバエッチングを窒化チ
タンの厚さの範囲に抑え、配線41のAl−0.5%C
u膜43の側壁が露出しないようにエッチング時間を制
御することが好ましい。なお、上記第2絶縁層のTEO
S−SiO2 膜のエッチング条件は、前記第1実施形態
で説明したのと同様である。その後、上記エッチングで
用いたレジストマスク(図示省略)を除去する。
【0067】次いで図4の(3)に示すように、下地表
面のスパッタエッチングによるクリーニング処理を行っ
た後、遠距離スパッタ法によって、上記接続孔62の内
壁および第2絶縁層61上に、下地膜71としてチタン
膜を例えば20nmの厚さに成膜した後、連続して窒化
チタン膜を例えば50nmの厚さに形成する。続けて真
空中における連続スパッタリングによって、Al−0.
5%Cu膜72を例えば500nmの厚さに形成する。
【0068】上記スパッタエッチングの条件、上記下地
膜71のチタン膜および窒化チタン膜の遠距離スパッタ
リング条件は、前記第1実施形態で説明した条件と同様
である。また上記Al−0.5%Cu膜72の遠距離ス
パッタリングの条件は、前記第1実施形態で説明した条
件において、基板加熱温度を400℃とする以外は同様
なる条件である。
【0069】なお、高圧リフローの場合、高圧ガスによ
って配線材料を接続孔内部に押し込む効果を十分に引き
出すため、成膜時の配線材料の形状は、接続孔内にボイ
ドが残るいわゆるブリッジ形状であることが望ましい。
このブリッジ形状は、成膜時の温度を高くして表面張力
により膜が変形する効果を助長した方が得やすいため、
Al−Cuの成膜温度は400℃に設定した。またさら
に、層間絶縁膜からの脱ガスによるアルミニウム酸化を
抑止したほうが、埋め込み特性は向上する。したがっ
て、表面のスパッタエッチングによるクリーニング処理
時の前に、高圧処理温度よりも高い温度(例えば440
℃程度)で別途熱処理を施してもよい。
【0070】Al−0.5%Cu膜72を成膜した後、
高圧ガス中で熱処理を行って、Al−0.5%Cu膜7
2をリフローさせ、接続孔62の内部にAl−0.5%
Cu膜72を押し込む。
【0071】上記高圧リフロー条件の一例としては、プ
ロセスガスにアルゴン(Ar)を用い、処理雰囲気の圧
力を1MPa以上とし、加熱時間を2分、基板加熱温度
を450℃に設定した。
【0072】なお、この第2実施形態では、前記第1実
施形態と異なり、第1絶縁層51に耐熱性(熱分解温度
が460°)の高いフッ化ポリアリルエーテル系樹脂を
用いているため、選択CVDよりも高温が要求される高
圧リフローを採用することができる。
【0073】上記第2の多層配線の製造方法では、接続
孔62を第2絶縁層61に形成する際、第1絶縁層51
は第2絶縁層61よりもエッチングされ難い、例えば第
1絶縁層51に対する第2絶縁層61のエッチング選択
比が4以上となる材料で形成することから、接続孔62
の底部62Bは配線41上および第1絶縁層51の上部
中に形成されることになる。そのため、配線41に対す
る接続孔62の合わせずれが生じて、接続孔62の底部
62Bが配線41からはみ出した場合でも、第1絶縁層
51のエッチングは抑制され、第1絶縁層51を形成し
ているフッ化ポリアリルエーテル系樹脂の表面近傍内で
エッチングが停止する。したがって、配線41の側部に
沿って第1絶縁層51が深く削られることはない。その
ため、導電性材料で完全に埋め込める接続孔形状が得ら
れる。それとともに、えぐれ部分に塩素等が残留し難く
なるので、残留塩素等の影響による配線腐食等の問題が
生じなくなる。その結果、信頼性の高い、いわゆるボー
ダーレスプラグを実現することが可能になる。
【0074】なお、上記基板としては、トランジスタ素
子や素子分離領域、トランジスタ素子上に形成された絶
縁層、および配線層を例示することができる。配線上部
を覆う層間絶縁膜としては、酸化シリコン(Si
2 )、ホウ素リンシリケートガラス(BPSG)、リ
ンシリケートガラス(PSG)、ヒ素シリケートガラス
(AsSG)、ノンドープトシリケートガラス(NS
G)、SOG(Spin on glass)、窒化シリコン(Si
N)、酸化窒化シリコン(SiON)、酸化フッ化シリ
コン(SiOF)等のSiの化合物からなる絶縁材料あ
るいはそれらのうちの2種類以上からなる積層膜を用い
ることが可能である。
【0075】また、配線および接続孔を形成する導電材
料としては、純アルミニウム(Al)、アルミニウム−
銅(Al−Cu)、アルミニウム−シリコン(Al−S
i)、アルミニウム−シリコン−銅(Al−Si−C
u)、アルミニウム−ゲルマニウム(Al−Ge)、ア
ルミニウム−シリコン−ゲルマニウム(Al−Si−G
e)、アルミニウム−ゲルマニウム−銅(Al−Ge−
Cu)、アルミニウム−銅−チタン(Al−Cu−T
i)、アルミニウム−スカンジウム(Al−Sc)、ア
ルミニウム−スカンジウム−銅(Al−Sc−Cu)
等、種々のAl系合金、純銅(Cu)、銅−チタン(C
u−Ti)、銅−タンタル(Cu−Ta)、銅−錫(C
u−Sn)、銅−ジルコニウム(Cu−Zr)等、種々
のCu系合金、銀(Ag)、タングステン(W)を例示
することができる。またこれらの材料を、チタン(T
i)、窒化チタン(TiN)、酸化窒化チタン(TiO
N)、タングステン(W)、窒化タングステン(Ti
W)、チタンタングステン(TiW)、窒化チタン−タ
ングステン(TiWN)、タンタル(Ta)、窒化タン
タル(TaN)等の高融点金属膜やその化合物層と、単
独または複数を含む積層膜で構成してもよい。
【0076】
【発明の効果】以上、説明したように本発明の第1の多
層配線によれば、第1絶縁層の少なくとも上層は第2絶
縁層よりもエッチングされ難いエッチング抑制層からな
り、接続孔の底部は溝配線上およびエッチング抑制層中
に形成されているので、溝配線の側部に形成されている
接続孔部分は深いものとはならない。そのため、接続孔
の内部に導電性材料を完全に埋め込むことができるよう
になる。よって、信頼性の高いボーダーレスプラグを形
成することが可能な多層配線となる。
【0077】本発明の第1の製造方法によれば、接続孔
を前記第2絶縁層に形成する際、第1絶縁層の少なくと
も上層は第2絶縁層よりもエッチングされ難い、例えば
このエッチング抑制層に対する第2絶縁層のエッチング
選択比が4以上となる材料で形成するので、接続孔の底
部は溝配線上およびエッチング抑制層中に形成できる。
そのため、溝配線に対する接続孔の合わせずれが生じ
て、接続孔底部が溝配線からはみ出した場合でも、溝配
線の側部に沿って第1絶縁層が深く削られることがなく
なるので、接続孔内部を導電材料で完全に埋め込むこと
が可能になる。それとともに、配線腐食等の問題が生じ
なくなる。よって、信頼性の高いボーダーレスプラグを
形成することが可能になる。
【0078】本発明の第2の多層配線によれば、第1絶
縁層は第2絶縁層よりもエッチングされ難い材料からな
り、接続孔の底部は配線上および第1絶縁層の上部中に
形成されているので、配線の側部に形成されている接続
孔部分は深いものとはならない。そのため、接続孔の内
部に導電性材料を完全に埋め込むことができるようにな
る。よって、信頼性の高いボーダーレスプラグを形成す
ることが可能な多層配線となる。また配線の上部にはキ
ャップ層が形成されていて、接続孔はキャップ層の下面
よりも浅い状態に形成されているものでは、さらに接続
孔底部での段差が低減できるので、接続孔への導電性材
料の埋め込み性がさらに向上させることが可能になる。
【0079】本発明の第2の製造方法によれば、接続孔
を前記第2絶縁層に形成する際、第1絶縁層は第2絶縁
層よりもエッチングされ難い、例えば第1絶縁層に対す
る第2絶縁層のエッチング選択比が4以上となる材料で
形成するので、接続孔の底部は配線上および第1絶縁層
の上部中に形成できる。そのため、配線に対する接続孔
の合わせずれが生じて、接続孔底部が配線からはみ出し
た場合でも、配線の側部に沿って第1絶縁層が深く削ら
れることがなくなり、接続孔内部を導電材料で完全に埋
め込むことが可能になる。しかも配線腐食等の問題が生
じないので、信頼性の高いボーダーレスプラグを形成す
ることが可能になる。
【図面の簡単な説明】
【図1】本発明の第1の多層配線に係わる実施形態の概
略構成断面図である。
【図2】本発明の第1の製造方法に係わる実施形態の製
造工程図である。
【図3】本発明の第2の多層配線に係わる実施形態の概
略構成断面図である。
【図4】本発明の第2の製造方法に係わる実施形態の製
造工程図である。
【図5】従来の多層配線の概略構成図である。
【図6】多層配線におけるボーダーレス接続孔に係わる
課題の説明図である。
【符号の説明】
11…基体、13…第1絶縁層、14…エッチング抑制
層、21…溝配線、31…第2絶縁層、32…接続孔、
32B…(接続孔の)底部

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 基体上に形成された第1絶縁層と、 前記第1絶縁層に形成された溝配線と、 前記第1絶縁層上に前記溝配線を覆う状態に形成された
    第2絶縁層と、 前記溝配線に通じるもので前記第2絶縁層に形成された
    接続孔とを備え、 前記第1絶縁層の少なくとも上層は前記第2絶縁層より
    もエッチングされ難いエッチング抑制層からなり、 前記接続孔の底部は前記溝配線上および前記エッチング
    抑制層中に形成されていることを特徴とする多層配線。
  2. 【請求項2】 請求項1記載の多層配線において、 前記第1絶縁層は低誘電率有機膜からなることを特徴と
    する多層配線。
  3. 【請求項3】 請求項1記載の多層配線において、 前記エッチング抑制層は、該エッチング抑制層に対する
    前記第2絶縁層のエッチング選択比が4以上となる材料
    からなることを特徴とする多層配線。
  4. 【請求項4】 請求項2記載の多層配線において、 前記エッチング抑制層は、該エッチング抑制層に対する
    前記第2絶縁層のエッチング選択比が4以上となる材料
    からなることを特徴とする多層配線。
  5. 【請求項5】 基体上に第1絶縁層を形成する工程と、 前記第1絶縁層に配線溝を形成する工程と、 前記配線溝に導電材料を埋め込むことで溝配線を形成す
    る工程と、 前記第1絶縁層上に前記溝配線を覆う第2絶縁層を形成
    する工程と、 前記溝配線に通じる接続孔を前記第2絶縁層に形成する
    工程とを備え、 前記第1絶縁層の少なくとも上層は前記第2絶縁層より
    もエッチングされ難いエッチング抑制層で形成し、 前記接続孔の底部は前記溝配線上および前記エッチング
    抑制層中に形成することを特徴とする多層配線の製造方
    法。
  6. 【請求項6】 請求項5記載の多層配線の製造方法にお
    いて、 前記第1絶縁層を低誘電率有機膜で形成することを特徴
    とする多層配線の製造方法。
  7. 【請求項7】 請求項5記載の多層配線の製造方法にお
    いて、 前記エッチング抑制層を、該エッチング抑制層に対する
    前記第2絶縁層のエッチング選択比が4以上となる材料
    で形成することを特徴とする多層配線の製造方法。
  8. 【請求項8】 請求項6記載の多層配線の製造方法にお
    いて、 前記エッチング抑制層を、該エッチング抑制層に対する
    前記第2絶縁層のエッチング選択比が4以上となる材料
    で形成することを特徴とする多層配線の製造方法。
  9. 【請求項9】 基体上に形成された配線と、 前記配線を埋め込む状態に前記基体上に形成された第1
    絶縁層と、 前記第1絶縁層上に前記配線を覆う状態に形成された第
    2絶縁層と、 前記配線に通じるもので前記第2絶縁層に形成された接
    続孔とを備え、 前記第1絶縁層は前記第2絶縁層よりもエッチングされ
    難い材料からなり、 前記接続孔の底部は前記溝配線上および前記第1絶縁層
    の上部中に形成されていることを特徴とする多層配線。
  10. 【請求項10】 請求項9記載の多層配線において、 前記配線の上部にはキャップ層が形成されていて、 前記接続孔の底部は前記キャップ層の下面よりも浅い状
    態に形成されていることを特徴とする多層配線。
  11. 【請求項11】 請求項9記載の多層配線において、 前記第1絶縁膜は低誘電率有機膜からなることを特徴と
    する多層配線。
  12. 【請求項12】 請求項10記載の多層配線において、 前記第1絶縁膜は低誘電率有機膜からなることを特徴と
    する多層配線。
  13. 【請求項13】 請求項9記載の多層配線において、 前記第1絶縁層は、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料からなること
    を特徴とする多層配線。
  14. 【請求項14】 請求項10記載の多層配線において、 前記第1絶縁層は、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料からなること
    を特徴とする多層配線。
  15. 【請求項15】 請求項11記載の多層配線において、 前記第1絶縁層は、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料からなること
    を特徴とする多層配線。
  16. 【請求項16】 請求項12記載の多層配線において、 前記第1絶縁層は、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料からなること
    を特徴とする多層配線。
  17. 【請求項17】 基体上に配線を形成する工程と、 前記基体上に前記配線を覆うとともに該配線よりも高い
    状態に第1絶縁層を形成した後、前記配線上が露出する
    状態に前記第1絶縁層を除去する工程と、 前記第1絶縁層に前記配線を覆う第2絶縁層を形成する
    工程と、 前記配線に通じる接続孔を前記第2絶縁層に形成する工
    程とを備え、 前記第1絶縁層は前記第2絶縁層よりもエッチングされ
    難い材料で形成し、 前記接続孔の底部は前記溝配線上および前記第1絶縁層
    の上部中に形成することを特徴とする多層配線の製造方
    法。
  18. 【請求項18】 請求項17記載の多層配線の製造方法
    において、 前記配線はその上部にキャップ層を設けた状態で形成
    し、 前記接続孔の底部を前記キャップ層の下面よりも浅い状
    態に形成することを特徴とする多層配線の製造方法。
  19. 【請求項19】 請求項17記載の多層配線において、 前記第1絶縁膜を低誘電率有機膜で形成することを特徴
    とする多層配線の製造方法。
  20. 【請求項20】 請求項18記載の多層配線において、 前記第1絶縁膜を低誘電率有機膜で形成することを特徴
    とする多層配線の製造方法。
  21. 【請求項21】 請求項17記載の多層配線の製造方法
    において、 前記第1絶縁層を、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料で形成するこ
    とを特徴とする多層配線の製造方法。
  22. 【請求項22】 請求項18記載の多層配線の製造方法
    において、 前記第1絶縁層を、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料で形成するこ
    とを特徴とする多層配線の製造方法。
  23. 【請求項23】 請求項19記載の多層配線の製造方法
    において、 前記第1絶縁層を、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料で形成するこ
    とを特徴とする多層配線の製造方法。
  24. 【請求項24】 請求項20記載の多層配線の製造方法
    において、 前記第1絶縁層を、該第1絶縁層に対する前記第2絶縁
    層のエッチング選択比が4以上となる材料で形成するこ
    とを特徴とする多層配線の製造方法。
JP32264297A 1997-11-25 1997-11-25 多層配線およびその製造方法 Pending JPH11163127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32264297A JPH11163127A (ja) 1997-11-25 1997-11-25 多層配線およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32264297A JPH11163127A (ja) 1997-11-25 1997-11-25 多層配線およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11163127A true JPH11163127A (ja) 1999-06-18

Family

ID=18145991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32264297A Pending JPH11163127A (ja) 1997-11-25 1997-11-25 多層配線およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11163127A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538554A (ja) * 2002-09-05 2005-12-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 中間材と関連構成部品とを有する集積回路構成
JP2006128722A (ja) * 2002-04-12 2006-05-18 Renesas Technology Corp 半導体装置
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128722A (ja) * 2002-04-12 2006-05-18 Renesas Technology Corp 半導体装置
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device
US7986041B2 (en) 2002-04-12 2011-07-26 Renesas Electronics Corporation Semiconductor device
JP2005538554A (ja) * 2002-09-05 2005-12-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 中間材と関連構成部品とを有する集積回路構成

Similar Documents

Publication Publication Date Title
US5981377A (en) Semiconductor device with improved trench interconnected to connection plug mating and method of making same
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US11011421B2 (en) Semiconductor device having voids and method of forming same
KR101802435B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US7635645B2 (en) Method for forming interconnection line in semiconductor device and interconnection line structure
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US20120142188A1 (en) Anchored damascene structures
JP2007173511A (ja) 半導体装置の製造方法
JPH09306988A (ja) 多層配線の形成方法
JP2006019480A (ja) 半導体装置の製造方法
US7436009B2 (en) Via structures and trench structures and dual damascene structures
US6821896B1 (en) Method to eliminate via poison effect
JPH10261707A (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US20030222349A1 (en) Semiconductor device with multilayer interconnection structure
JP2008294211A (ja) 半導体装置及びその製造方法
JPH11163127A (ja) 多層配線およびその製造方法
US7307014B2 (en) Method of forming a via contact structure using a dual damascene process
KR100722137B1 (ko) 반도체 소자의 제조 방법
US8048799B2 (en) Method for forming copper wiring in semiconductor device
JPH11354522A (ja) 半導体装置の製造方法
TW426945B (en) Method for making semiconductor device with via hole
JP2005217223A (ja) 半導体装置の製造方法
JPH1154612A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A977 Report on retrieval

Effective date: 20041101

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070605

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071009