JPH1154612A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1154612A JPH1154612A JP20481997A JP20481997A JPH1154612A JP H1154612 A JPH1154612 A JP H1154612A JP 20481997 A JP20481997 A JP 20481997A JP 20481997 A JP20481997 A JP 20481997A JP H1154612 A JPH1154612 A JP H1154612A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- connection hole
- wiring groove
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リソグラフィ工程中の合せずれのため接続孔
と配線溝が位置ずれして形成されても、溝配線と接続孔
へ埋込まれる導電材との接触面積の減少を抑え、接触抵
抗を低減できると共に、溝配線の信頼性を確保できる半
導体装置とその製造方法を提供する。 【解決手段】 層間絶縁膜２に下層配線溝３を形成し、
ＴｉＮ／Ｔｉ膜４を下地膜とした下層溝配線５を形成す
る。次に反射防止膜６、層間絶縁膜７、エッチングスト
ッパ層８、層間絶縁膜９を順次形成後、接続孔１０を形
成する。該接続孔に上層配線溝１２の底面より低い高さ
までＡｌを埋込む。層間絶縁膜９に上層配線溝１２を形
成後、全面にＴｉＮ／Ｔｉ膜１３とＡｌ合金膜を形成
し、Ａｌ合金膜を高圧でリフローさせて、接続孔１０の
上部と上層配線溝１２にＡｌ合金を埋込み、上層配線溝
の内部以外部分のＡｌ合金膜及びＴｉＮ／Ｔｉ膜１３を
ＣＭＰ法で除去して上層溝配線１６を形成する。
と配線溝が位置ずれして形成されても、溝配線と接続孔
へ埋込まれる導電材との接触面積の減少を抑え、接触抵
抗を低減できると共に、溝配線の信頼性を確保できる半
導体装置とその製造方法を提供する。 【解決手段】 層間絶縁膜２に下層配線溝３を形成し、
ＴｉＮ／Ｔｉ膜４を下地膜とした下層溝配線５を形成す
る。次に反射防止膜６、層間絶縁膜７、エッチングスト
ッパ層８、層間絶縁膜９を順次形成後、接続孔１０を形
成する。該接続孔に上層配線溝１２の底面より低い高さ
までＡｌを埋込む。層間絶縁膜９に上層配線溝１２を形
成後、全面にＴｉＮ／Ｔｉ膜１３とＡｌ合金膜を形成
し、Ａｌ合金膜を高圧でリフローさせて、接続孔１０の
上部と上層配線溝１２にＡｌ合金を埋込み、上層配線溝
の内部以外部分のＡｌ合金膜及びＴｉＮ／Ｔｉ膜１３を
ＣＭＰ法で除去して上層溝配線１６を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、いわゆるボーダレス接続
孔構造の溝配線を用いた半導体装置およびその製造に適
用して好適なものである。
びその製造方法に関し、特に、いわゆるボーダレス接続
孔構造の溝配線を用いた半導体装置およびその製造に適
用して好適なものである。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、内部配線
の寸法ルールは微細化し、配線間スペースの幅が狭くな
ってきている。しかしながら、半導体装置における配線
の信頼性、特にエレクトロマイグレーション（ＥＭ）耐
性を保証するためには、配線の断面積を確保しなければ
ならず、配線の膜厚をあまり薄くすることができない。
その結果、配線および配線間スペースのアスペクト比
（高さ／幅の比）が高くなり、通常の配線を形成するプ
ロセスにおいては、細くて厚い配線の加工技術と、狭く
て深い配線間スペースへの絶縁膜の埋め込み技術とが必
要になっている。
の寸法ルールは微細化し、配線間スペースの幅が狭くな
ってきている。しかしながら、半導体装置における配線
の信頼性、特にエレクトロマイグレーション（ＥＭ）耐
性を保証するためには、配線の断面積を確保しなければ
ならず、配線の膜厚をあまり薄くすることができない。
その結果、配線および配線間スペースのアスペクト比
（高さ／幅の比）が高くなり、通常の配線を形成するプ
ロセスにおいては、細くて厚い配線の加工技術と、狭く
て深い配線間スペースへの絶縁膜の埋め込み技術とが必
要になっている。
【０００３】しかしながら、配線については、アルミニ
ウム（Ａｌ）合金系の配線においても積層化が進み、矩
形に制御して加工することが難しくなっている。その
上、今後、配線の信頼性の向上および低抵抗化を図るた
めに主流になると思われる銅（Ｃｕ）系の配線について
は、その加工技術に課題が多く、アスペクト比の高い配
線の形成は非常に困難になることが予想される。
ウム（Ａｌ）合金系の配線においても積層化が進み、矩
形に制御して加工することが難しくなっている。その
上、今後、配線の信頼性の向上および低抵抗化を図るた
めに主流になると思われる銅（Ｃｕ）系の配線について
は、その加工技術に課題が多く、アスペクト比の高い配
線の形成は非常に困難になることが予想される。
【０００４】一方、アスペクト比が高い配線間スペース
への絶縁物の埋め込み技術については、バイアス電子サ
イクロトロン共鳴化学気相成長（バイアスＥＣＲ−ＣＶ
Ｄ）法の開発やスピンオンガラス（Spin on Glass 、Ｓ
ＯＧ）エッチバックプロセスとの複合化などによって対
応が図られている。ところが、これらの方法は、プロセ
スが複雑化して製造コストが上がり、ターンアラウンド
タイム（Turn AroundTime、ＴＡＴ）も長くなるという
問題を抱えている。また、絶縁膜表面のグローバルな完
全平坦化を実現するためには、ダミー配線を形成した
り、絶縁膜のＣＭＰ（Chemical Mechanical Polish）技
術を組み合わせたりしなければならず、さらに複雑な工
程を要するという問題もある。
への絶縁物の埋め込み技術については、バイアス電子サ
イクロトロン共鳴化学気相成長（バイアスＥＣＲ−ＣＶ
Ｄ）法の開発やスピンオンガラス（Spin on Glass 、Ｓ
ＯＧ）エッチバックプロセスとの複合化などによって対
応が図られている。ところが、これらの方法は、プロセ
スが複雑化して製造コストが上がり、ターンアラウンド
タイム（Turn AroundTime、ＴＡＴ）も長くなるという
問題を抱えている。また、絶縁膜表面のグローバルな完
全平坦化を実現するためには、ダミー配線を形成した
り、絶縁膜のＣＭＰ（Chemical Mechanical Polish）技
術を組み合わせたりしなければならず、さらに複雑な工
程を要するという問題もある。
【０００５】そこで、これらの問題を併せて解決する技
術として、最近、溝配線技術が注目されている。この溝
配線技術を用いた溝配線の形成は次のように行われる。
すなわち、まず、図１０に示すように、トランジスタな
どの素子や素子分離領域（いずれも図示せず）が形成さ
れているシリコン（Ｓｉ）基板１０１上に酸化シリコン
（ＳｉＯ2 ）膜１０２、エッチングストッパー層として
の窒化シリコン（ＳｉＮ）膜１０３、およびＳｉＯ2 膜
１０４を順次形成し、ＳｉＯ2 膜１０４の表面を所定の
方法により平坦化した後、この上に所定形状のレジスト
パターン１０５を形成する。次に、図１１に示すよう
に、レジストパターン１０５をマスクとし、かつ、Ｓｉ
Ｎ膜１０３をエッチングストッパー層として、反応性イ
オンエッチング（ＲＩＥ）法によりＳｉＯ2 膜１０４を
エッチングすることにより配線溝１０６を形成した後、
レジストパターン１０５を除去する。次に、図１２に示
すように、スパッタリング法によりチタン（Ｔｉ）膜お
よび窒化チタン（ＴｉＮ）膜を順次形成して下地膜とし
てのＴｉＮ／Ｔｉ膜１０７を形成し、その上にＡｌ合金
膜１０８を形成した後、リフロー法により配線溝１０６
にＡｌ合金を埋め込む。次に、図１３に示すように、配
線溝１０６に埋め込まれている部分以外の部分のＡｌ合
金膜１０８およびＴｉＮ／Ｔｉ膜１０７をＣＭＰ法によ
りラッピングして除去することにより、配線溝１０６の
内部にのみＡｌ合金膜１０８およびＴｉＮ／Ｔｉ膜１０
７を残し、溝配線１０９を形成する。
術として、最近、溝配線技術が注目されている。この溝
配線技術を用いた溝配線の形成は次のように行われる。
すなわち、まず、図１０に示すように、トランジスタな
どの素子や素子分離領域（いずれも図示せず）が形成さ
れているシリコン（Ｓｉ）基板１０１上に酸化シリコン
（ＳｉＯ2 ）膜１０２、エッチングストッパー層として
の窒化シリコン（ＳｉＮ）膜１０３、およびＳｉＯ2 膜
１０４を順次形成し、ＳｉＯ2 膜１０４の表面を所定の
方法により平坦化した後、この上に所定形状のレジスト
パターン１０５を形成する。次に、図１１に示すよう
に、レジストパターン１０５をマスクとし、かつ、Ｓｉ
Ｎ膜１０３をエッチングストッパー層として、反応性イ
オンエッチング（ＲＩＥ）法によりＳｉＯ2 膜１０４を
エッチングすることにより配線溝１０６を形成した後、
レジストパターン１０５を除去する。次に、図１２に示
すように、スパッタリング法によりチタン（Ｔｉ）膜お
よび窒化チタン（ＴｉＮ）膜を順次形成して下地膜とし
てのＴｉＮ／Ｔｉ膜１０７を形成し、その上にＡｌ合金
膜１０８を形成した後、リフロー法により配線溝１０６
にＡｌ合金を埋め込む。次に、図１３に示すように、配
線溝１０６に埋め込まれている部分以外の部分のＡｌ合
金膜１０８およびＴｉＮ／Ｔｉ膜１０７をＣＭＰ法によ
りラッピングして除去することにより、配線溝１０６の
内部にのみＡｌ合金膜１０８およびＴｉＮ／Ｔｉ膜１０
７を残し、溝配線１０９を形成する。
【０００６】この溝配線技術には次のような利点があ
る。すなわち、ＳｉＯ2 膜などの層間絶縁膜の平坦化を
最初に一度行ってしまえば、後の工程では層間絶縁膜を
平坦化する必要がない。また、アスペクト比の高い配線
間スペースに層間絶縁膜を埋め込む必要がない。また、
エッチングなどの微細加工を配線材料に直接施す必要が
ない。そして、この溝配線技術によれば、微細化の進展
に伴う上述した多くの問題を解決することができる。
る。すなわち、ＳｉＯ2 膜などの層間絶縁膜の平坦化を
最初に一度行ってしまえば、後の工程では層間絶縁膜を
平坦化する必要がない。また、アスペクト比の高い配線
間スペースに層間絶縁膜を埋め込む必要がない。また、
エッチングなどの微細加工を配線材料に直接施す必要が
ない。そして、この溝配線技術によれば、微細化の進展
に伴う上述した多くの問題を解決することができる。
【０００７】一方で、溝配線技術を用いるためには、新
たに、絶縁膜に微細な配線溝を形成する技術、配線溝に
配線材料を埋め込む技術、および配線溝の内部以外の部
分に堆積した配線材料を除去する技術（ＣＭＰ）の開発
が必要である。
たに、絶縁膜に微細な配線溝を形成する技術、配線溝に
配線材料を埋め込む技術、および配線溝の内部以外の部
分に堆積した配線材料を除去する技術（ＣＭＰ）の開発
が必要である。
【０００８】これらの技術のうち、層間絶縁膜に微細な
配線溝を形成する技術は、上述した配線材料に微細加工
を直接施す技術に比べて容易である。また、配線材料を
配線溝に埋め込む技術としては、配線材料としてＡｌ、
Ａｌ合金およびＣｕのいずれの材料を用いる場合におい
ても、リフロー法とＣＭＰ法との組み合わせ、高圧リフ
ロー法とＣＭＰ法との組み合わせ、およびＣＶＤ法とＣ
ＭＰ法との組み合わせが候補として挙げられており、現
在盛んに研究されている。ここで、リフロー法は、配線
材料を成膜した後、この成膜された配線材料を再結晶温
度以上かつ融点以下で加熱して軟化させ、配線材料の流
動性を高めて配線溝に流し込むことにより配線材料を配
線溝に埋め込む方法である。高圧リフロー法は、リフロ
ー処理を高圧ガス中で行い、配線材料を接続孔や配線溝
に押し込むことにより配線材料をより深い接続孔や配線
溝に埋め込む技術である。
配線溝を形成する技術は、上述した配線材料に微細加工
を直接施す技術に比べて容易である。また、配線材料を
配線溝に埋め込む技術としては、配線材料としてＡｌ、
Ａｌ合金およびＣｕのいずれの材料を用いる場合におい
ても、リフロー法とＣＭＰ法との組み合わせ、高圧リフ
ロー法とＣＭＰ法との組み合わせ、およびＣＶＤ法とＣ
ＭＰ法との組み合わせが候補として挙げられており、現
在盛んに研究されている。ここで、リフロー法は、配線
材料を成膜した後、この成膜された配線材料を再結晶温
度以上かつ融点以下で加熱して軟化させ、配線材料の流
動性を高めて配線溝に流し込むことにより配線材料を配
線溝に埋め込む方法である。高圧リフロー法は、リフロ
ー処理を高圧ガス中で行い、配線材料を接続孔や配線溝
に押し込むことにより配線材料をより深い接続孔や配線
溝に埋め込む技術である。
【０００９】特に、Ｃｕの加工性の問題および新たな低
誘電率絶縁膜の適用を考慮に入れると、配線材料に直接
微細加工を施す必要がなく、絶縁膜の埋め込み平坦化を
行う必要のない溝配線技術の利点は大きく、今後の配線
技術の主流になる可能性が高い。
誘電率絶縁膜の適用を考慮に入れると、配線材料に直接
微細加工を施す必要がなく、絶縁膜の埋め込み平坦化を
行う必要のない溝配線技術の利点は大きく、今後の配線
技術の主流になる可能性が高い。
【００１０】また、溝配線技術をさらに発展させた技術
として、デュアルダマシン（Dual Damascene）配線技術
がある。このデュアルダマシン配線技術について、次に
説明する。すなわち、図１４に示すように、まず、トラ
ンジスタなどの素子や素子分離領域（いずれも図示せ
ず）などが形成されているＳｉ基板１１０上にＳｉＯ2
膜１１１、エッチングストッパー層としてのＳｉＮ膜１
１２、およびＳｉＯ2 膜１１３を順次形成した後、これ
らのＳｉＯ2 膜１１１、ＳｉＮ膜１１２およびＳｉＯ2
膜１１３を貫通した接続孔１１４を形成し、さらにＳｉ
Ｏ2 膜１１３に配線溝１１５を形成する。次に、図１５
に示すように、全面に下地膜としてのＴｉ／ＴｉＮ膜１
１６を形成した後、ＳｉＯ2 膜１１３上にＡｌ合金膜１
１７を形成する。次に、このＡｌ合金膜１１７をリフロ
ーさせ、Ａｌ合金を配線溝１１５および接続孔１１４の
内部に一度に埋め込む。次に、図１６に示すように、Ｃ
ＭＰ法により配線溝１１５および接続孔１１４の内部以
外の部分のＡｌ合金膜１１７およびＴｉ／ＴｉＮ膜１１
６を除去することにより、溝配線を形成する。
として、デュアルダマシン（Dual Damascene）配線技術
がある。このデュアルダマシン配線技術について、次に
説明する。すなわち、図１４に示すように、まず、トラ
ンジスタなどの素子や素子分離領域（いずれも図示せ
ず）などが形成されているＳｉ基板１１０上にＳｉＯ2
膜１１１、エッチングストッパー層としてのＳｉＮ膜１
１２、およびＳｉＯ2 膜１１３を順次形成した後、これ
らのＳｉＯ2 膜１１１、ＳｉＮ膜１１２およびＳｉＯ2
膜１１３を貫通した接続孔１１４を形成し、さらにＳｉ
Ｏ2 膜１１３に配線溝１１５を形成する。次に、図１５
に示すように、全面に下地膜としてのＴｉ／ＴｉＮ膜１
１６を形成した後、ＳｉＯ2 膜１１３上にＡｌ合金膜１
１７を形成する。次に、このＡｌ合金膜１１７をリフロ
ーさせ、Ａｌ合金を配線溝１１５および接続孔１１４の
内部に一度に埋め込む。次に、図１６に示すように、Ｃ
ＭＰ法により配線溝１１５および接続孔１１４の内部以
外の部分のＡｌ合金膜１１７およびＴｉ／ＴｉＮ膜１１
６を除去することにより、溝配線を形成する。
【００１１】このデュアルダマシン配線技術を実現する
ためには、絶縁膜に狭くて深い、すなわちアスペクト比
の高い接続孔および配線溝を形成する技術と、配線材料
を狭くて深い、すなわちアスペクト比の高い接続孔およ
び配線溝に同時に埋め込む技術とが必要である。特に、
配線材料をアスペクト比の高い接続孔および配線溝に同
時に埋め込む技術については、その埋め込み能力を高め
なければならない。
ためには、絶縁膜に狭くて深い、すなわちアスペクト比
の高い接続孔および配線溝を形成する技術と、配線材料
を狭くて深い、すなわちアスペクト比の高い接続孔およ
び配線溝に同時に埋め込む技術とが必要である。特に、
配線材料をアスペクト比の高い接続孔および配線溝に同
時に埋め込む技術については、その埋め込み能力を高め
なければならない。
【００１２】このデュアルダマシン配線技術を実現する
ことができれば、接続孔への配線材料の充填と配線パタ
ーンの形成とを同時に行うことができるため、製造コス
トの大幅な削減と、ターンアラウンドタイムの短縮とを
図ることができる。したがって、最終的にこのデュアル
ダマシン配線技術に移行する可能性もある。
ことができれば、接続孔への配線材料の充填と配線パタ
ーンの形成とを同時に行うことができるため、製造コス
トの大幅な削減と、ターンアラウンドタイムの短縮とを
図ることができる。したがって、最終的にこのデュアル
ダマシン配線技術に移行する可能性もある。
【００１３】一方、配線ルールの微細化に伴い、リソグ
ラフィ工程およびエッチング工程による微細な接続孔の
形成も、素子全体の面積の縮小を制限する要因となって
いる。その上、図１７に示すように、従来は、リソグラ
フィ工程における合わせずれを考慮して、例えば、配線
パターン１２１、１２２の幅が０．３μｍである場合、
接続孔１２３、１２４の部分の配線パターン１２１、１
２２にそれぞれ０．１μｍ程度のマージンを持たせ、そ
の部分での配線間スペースの幅を０．３μｍとしてい
た。その結果、配線ピッチの縮小がさらに困難になって
いた。
ラフィ工程およびエッチング工程による微細な接続孔の
形成も、素子全体の面積の縮小を制限する要因となって
いる。その上、図１７に示すように、従来は、リソグラ
フィ工程における合わせずれを考慮して、例えば、配線
パターン１２１、１２２の幅が０．３μｍである場合、
接続孔１２３、１２４の部分の配線パターン１２１、１
２２にそれぞれ０．１μｍ程度のマージンを持たせ、そ
の部分での配線間スペースの幅を０．３μｍとしてい
た。その結果、配線ピッチの縮小がさらに困難になって
いた。
【００１４】そこで、最近は、図１８に示すように、リ
ソグラフィ工程による配線パターン１２５、１２６の接
続孔１２７、１２８の部分での合わせずれのマージンを
省いた、いわゆるボーダレス接続孔構造が検討されてい
る。このボーダレス接続孔構造には、例えば接続孔１２
７、１２８の部分に合わせずれが生じたときのエレクト
ロマイグレーション耐性の劣化などの信頼性の問題はあ
るが、配線パターンの接続孔の部分にマージンを持たせ
た場合に比べ、配線のピッチを縮小することができるの
で、素子内の電流密度が低い配線などのエレクトロマイ
グレーション耐性が問題にならないような配線では、今
後重要な技術となる。
ソグラフィ工程による配線パターン１２５、１２６の接
続孔１２７、１２８の部分での合わせずれのマージンを
省いた、いわゆるボーダレス接続孔構造が検討されてい
る。このボーダレス接続孔構造には、例えば接続孔１２
７、１２８の部分に合わせずれが生じたときのエレクト
ロマイグレーション耐性の劣化などの信頼性の問題はあ
るが、配線パターンの接続孔の部分にマージンを持たせ
た場合に比べ、配線のピッチを縮小することができるの
で、素子内の電流密度が低い配線などのエレクトロマイ
グレーション耐性が問題にならないような配線では、今
後重要な技術となる。
【００１５】したがって、このボーダレス接続孔構造
は、溝配線技術を開発する際にも、必ず実現しなければ
ならない構造と言える。
は、溝配線技術を開発する際にも、必ず実現しなければ
ならない構造と言える。
【００１６】ここで、このボーダレス接続孔構造を有す
る溝配線の形成方法について以下に具体的に説明する。
る溝配線の形成方法について以下に具体的に説明する。
【００１７】すなわち、まず、図１９に示すように、Ｓ
ｉ基板１３１上のＳｉＯ2 膜１３２に上述した溝配線技
術により配線溝１３３を形成し、ＴｉＮ／Ｔｉ膜１３４
を下地膜とした下層溝配線１３５を形成した後、ＳｉＯ
2 膜１３２および下層溝配線１３５上に、ＳｉＯ2 膜１
３６およびＳｉＮ膜１３７を順次形成する。次に、Ｓｉ
Ｎ膜１３７上にリソグラフィ工程により所定形状のレジ
ストパターン（図示せず）を形成した後、このレジスト
パターンをマスクとしてＲＩＥ法によりエッチングを行
い、下層溝配線１３５上に接続孔１３８を形成する。次
に、全面にＴｉＮ膜１３９を形成した後、タングステン
（Ｗ）を接続孔１３８の内部に埋め込み、Ｗプラグ１４
０を形成する。次に、ＣＭＰ法により接続孔１３８の内
部以外の部分のＷおよびＴｉＮ膜１３９をラッピングす
ることにより除去する。次に、図２０に示すように、Ｓ
ｉＯ2 膜１４１を形成した後、リソグラフィ工程および
エッチング工程により、ＳｉＯ2 膜１４１に配線溝１４
２を形成する。次に、図２１に示すように、全面にスパ
ッタリング法によりＴｉＮ膜１４３およびＡｌ合金膜を
形成した後、ＣＭＰ法によって配線溝１４２の内部以外
の部分に堆積したＡｌ合金膜およびＴｉＮ膜１４３を除
去し、上層溝配線１４４を形成する。
ｉ基板１３１上のＳｉＯ2 膜１３２に上述した溝配線技
術により配線溝１３３を形成し、ＴｉＮ／Ｔｉ膜１３４
を下地膜とした下層溝配線１３５を形成した後、ＳｉＯ
2 膜１３２および下層溝配線１３５上に、ＳｉＯ2 膜１
３６およびＳｉＮ膜１３７を順次形成する。次に、Ｓｉ
Ｎ膜１３７上にリソグラフィ工程により所定形状のレジ
ストパターン（図示せず）を形成した後、このレジスト
パターンをマスクとしてＲＩＥ法によりエッチングを行
い、下層溝配線１３５上に接続孔１３８を形成する。次
に、全面にＴｉＮ膜１３９を形成した後、タングステン
（Ｗ）を接続孔１３８の内部に埋め込み、Ｗプラグ１４
０を形成する。次に、ＣＭＰ法により接続孔１３８の内
部以外の部分のＷおよびＴｉＮ膜１３９をラッピングす
ることにより除去する。次に、図２０に示すように、Ｓ
ｉＯ2 膜１４１を形成した後、リソグラフィ工程および
エッチング工程により、ＳｉＯ2 膜１４１に配線溝１４
２を形成する。次に、図２１に示すように、全面にスパ
ッタリング法によりＴｉＮ膜１４３およびＡｌ合金膜を
形成した後、ＣＭＰ法によって配線溝１４２の内部以外
の部分に堆積したＡｌ合金膜およびＴｉＮ膜１４３を除
去し、上層溝配線１４４を形成する。
【００１８】
【発明が解決しようとする課題】しかしながら、このよ
うにしてボーダレス接続孔構造を有する溝配線を形成す
る場合には、合わせずれマージンを確保するための配線
パターンを省くことにより、次のような問題が生じる。
うにしてボーダレス接続孔構造を有する溝配線を形成す
る場合には、合わせずれマージンを確保するための配線
パターンを省くことにより、次のような問題が生じる。
【００１９】すなわち、図２２に示すように、下層溝配
線１３５に対する接続孔１３８の合わせずれは、下層溝
配線１３５とＷプラグ１４０との接触面積が極端に減少
しないため、接触抵抗の急激な増加をもたらさないが、
図２３に示すように、接続孔１３８に対する配線溝１４
２の合わせずれは、Ｗプラグ１４０と上層溝配線１４４
との接触面積の減少に直結するため、深刻な抵抗値の増
加につながる。
線１３５に対する接続孔１３８の合わせずれは、下層溝
配線１３５とＷプラグ１４０との接触面積が極端に減少
しないため、接触抵抗の急激な増加をもたらさないが、
図２３に示すように、接続孔１３８に対する配線溝１４
２の合わせずれは、Ｗプラグ１４０と上層溝配線１４４
との接触面積の減少に直結するため、深刻な抵抗値の増
加につながる。
【００２０】一方、デュアルダマシン配線技術を用いて
配線を形成する場合には、接続孔と配線溝とを形成して
から導電材料をそれらの内部に埋め込むため、接続孔に
埋め込まれた材料と溝配線との接触面積の問題は生じな
い。しかしながら、アスペクト比が高い接続孔および配
線溝の内部に導電材料を埋め込むためには、埋め込み能
力の優れたＣＶＤ法を用いる必要がある。ところが、溝
配線材料として適用することのできる材料、すなわちＡ
ｌ、Ａｌ合金、Ｃｕなどの低抵抗の導電材料を用いて、
ＣＶＤ法により膜を形成すると、この膜は、スパッタリ
ング法などの物理気相成長（ＰＶＤ）法によって形成さ
れた膜に比べて、不純物を多く含み、信頼性が低く、表
面の荒れが激しいといった問題があった。
配線を形成する場合には、接続孔と配線溝とを形成して
から導電材料をそれらの内部に埋め込むため、接続孔に
埋め込まれた材料と溝配線との接触面積の問題は生じな
い。しかしながら、アスペクト比が高い接続孔および配
線溝の内部に導電材料を埋め込むためには、埋め込み能
力の優れたＣＶＤ法を用いる必要がある。ところが、溝
配線材料として適用することのできる材料、すなわちＡ
ｌ、Ａｌ合金、Ｃｕなどの低抵抗の導電材料を用いて、
ＣＶＤ法により膜を形成すると、この膜は、スパッタリ
ング法などの物理気相成長（ＰＶＤ）法によって形成さ
れた膜に比べて、不純物を多く含み、信頼性が低く、表
面の荒れが激しいといった問題があった。
【００２１】したがって、この発明の目的は、リソグラ
フィ工程における接続孔に対する配線溝のマスクの合わ
せずれによって、形成される配線溝が接続孔からずれた
場合においても、配線溝に埋め込まれる配線材料と接続
孔に埋め込まれる導電材料との接触面積の減少を抑制す
るとともに、配線溝の内部に信頼性の高い配線材料を埋
め込むことができ、溝配線とその下方の接続孔に埋め込
まれる導電材料との接触抵抗が低く、溝配線の信頼性を
確保することができる半導体装置およびその製造方法を
提供することにある。
フィ工程における接続孔に対する配線溝のマスクの合わ
せずれによって、形成される配線溝が接続孔からずれた
場合においても、配線溝に埋め込まれる配線材料と接続
孔に埋め込まれる導電材料との接触面積の減少を抑制す
るとともに、配線溝の内部に信頼性の高い配線材料を埋
め込むことができ、溝配線とその下方の接続孔に埋め込
まれる導電材料との接触抵抗が低く、溝配線の信頼性を
確保することができる半導体装置およびその製造方法を
提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、接続孔および配線溝を有
し、接続孔および配線溝が導電材料で埋め込まれた半導
体装置の製造方法において、半導体基板上に絶縁膜を形
成する工程と、絶縁膜に接続孔を形成する工程と、接続
孔を配線溝の底面より低い高さまで第１の導電材料で埋
め込む工程と、接続孔を第１の導電材料で埋め込んだ
後、絶縁膜に配線溝を形成する工程と、接続孔の上部お
よび配線溝を第２の導電材料で埋め込む工程とを有する
ことを特徴とするものである。
に、この発明の第１の発明は、接続孔および配線溝を有
し、接続孔および配線溝が導電材料で埋め込まれた半導
体装置の製造方法において、半導体基板上に絶縁膜を形
成する工程と、絶縁膜に接続孔を形成する工程と、接続
孔を配線溝の底面より低い高さまで第１の導電材料で埋
め込む工程と、接続孔を第１の導電材料で埋め込んだ
後、絶縁膜に配線溝を形成する工程と、接続孔の上部お
よび配線溝を第２の導電材料で埋め込む工程とを有する
ことを特徴とするものである。
【００２３】この発明の第２の発明は、接続孔および配
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置の製造方法において、半導体基板上に絶
縁膜を形成する工程と、絶縁膜に接続孔を形成する工程
と、絶縁膜に配線溝を形成する工程と、配線溝を形成し
た後、接続孔を配線溝の底面より低い高さまで第１の導
電材料で埋め込む工程と、接続孔の上部および配線溝を
第２の導電材料で埋め込む工程とを有することを特徴と
するものである。
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置の製造方法において、半導体基板上に絶
縁膜を形成する工程と、絶縁膜に接続孔を形成する工程
と、絶縁膜に配線溝を形成する工程と、配線溝を形成し
た後、接続孔を配線溝の底面より低い高さまで第１の導
電材料で埋め込む工程と、接続孔の上部および配線溝を
第２の導電材料で埋め込む工程とを有することを特徴と
するものである。
【００２４】この発明の第３の発明は、接続孔および配
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置において、第１の導電材料が接続孔に配
線溝の底面より低い高さまで埋め込まれているととも
に、第２の導電材料が接続孔の上部の全体および配線溝
に埋め込まれていることを特徴とするものである。
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置において、第１の導電材料が接続孔に配
線溝の底面より低い高さまで埋め込まれているととも
に、第２の導電材料が接続孔の上部の全体および配線溝
に埋め込まれていることを特徴とするものである。
【００２５】この発明において、第１の導電材料の接続
孔への埋め込みをＣＶＤ法により行い、第２の導電材料
の接続孔の上部および配線溝への埋め込みをＰＶＤ法に
より行う。
孔への埋め込みをＣＶＤ法により行い、第２の導電材料
の接続孔の上部および配線溝への埋め込みをＰＶＤ法に
より行う。
【００２６】この発明において、典型的には、第１の導
電材料と第２の導電材料とは互いに異なる組成の導電材
料である。
電材料と第２の導電材料とは互いに異なる組成の導電材
料である。
【００２７】この発明において、絶縁膜は、具体的に
は、ＳｉＯ2 、ホウ素リンシリケートガラス（ＢＰＳ
Ｇ）、リンシリケートガラス（ＰＳＧ）、ホウ素シリケ
ートガラス（ＢＳＧ）、ヒ素シリケートガラス（ＡｓＳ
Ｇ）、窒素シリケートガラス（ＮＳＧ）、ＳＯＧ、Ｓｉ
Ｎ、窒化酸化シリコン（ＳｉＯＮ）、フッ化酸化シリコ
ン（ＳｉＯＦ）などのＳｉの化合物のうちで絶縁材料と
して知られているものからなる。また、絶縁膜の他の例
は、例えば、アモルファステフロン（ポリテトラフルオ
ロエチレン（Poly-tetra-fluoro-ethylene））、ベンゾ
シクロブテン（ＢＣＢ、Benzo-Cycro-Buthen）、パリレ
ン（Parylene）、フレア（Flare ）（フッ化アリレンエ
ーテル（Fluorinated-arylene-ether ））などの有機系
低誘電率材料、または、それらの積層膜であり、半導体
装置の製造プロセスにおける最高温度が耐熱性を満たす
範囲において用いられる。
は、ＳｉＯ2 、ホウ素リンシリケートガラス（ＢＰＳ
Ｇ）、リンシリケートガラス（ＰＳＧ）、ホウ素シリケ
ートガラス（ＢＳＧ）、ヒ素シリケートガラス（ＡｓＳ
Ｇ）、窒素シリケートガラス（ＮＳＧ）、ＳＯＧ、Ｓｉ
Ｎ、窒化酸化シリコン（ＳｉＯＮ）、フッ化酸化シリコ
ン（ＳｉＯＦ）などのＳｉの化合物のうちで絶縁材料と
して知られているものからなる。また、絶縁膜の他の例
は、例えば、アモルファステフロン（ポリテトラフルオ
ロエチレン（Poly-tetra-fluoro-ethylene））、ベンゾ
シクロブテン（ＢＣＢ、Benzo-Cycro-Buthen）、パリレ
ン（Parylene）、フレア（Flare ）（フッ化アリレンエ
ーテル（Fluorinated-arylene-ether ））などの有機系
低誘電率材料、または、それらの積層膜であり、半導体
装置の製造プロセスにおける最高温度が耐熱性を満たす
範囲において用いられる。
【００２８】また、この発明において、第１の導電材料
は、具体的には、Ｗ、Ａｌ、Ｃｕなどの単体金属、Ａｌ
−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ
（ゲルマニウム）、Ａｌ−Ｓｉ−Ｇｅ、Ａｌ−Ｇｅ−Ｃ
ｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｃ
（スカンジウム）およびＡｌ−Ｓｃ−ＣｕなどのＡｌ合
金、およびＣｕ−Ｔｉ、Ｃｕ−Ｚｒ（ジルコニウム）な
どのＣｕ合金であり、これらの単体金属や合金を、Ｔ
ｉ、ＴｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、
タンタル（Ｔａ）またはＴａＮなどからなる高融点金属
膜やそれらからなる化合物層を単独または複数含む積層
膜とともに用いることも可能である。これらの導電材料
のうち、Ａｌ、Ａｌ合金またはＣｕの接続孔への埋め込
みは、好適には、ＣＶＤ法、特に、選択ＣＶＤ法により
行われる。
は、具体的には、Ｗ、Ａｌ、Ｃｕなどの単体金属、Ａｌ
−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ
（ゲルマニウム）、Ａｌ−Ｓｉ−Ｇｅ、Ａｌ−Ｇｅ−Ｃ
ｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｃ
（スカンジウム）およびＡｌ−Ｓｃ−ＣｕなどのＡｌ合
金、およびＣｕ−Ｔｉ、Ｃｕ−Ｚｒ（ジルコニウム）な
どのＣｕ合金であり、これらの単体金属や合金を、Ｔ
ｉ、ＴｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、
タンタル（Ｔａ）またはＴａＮなどからなる高融点金属
膜やそれらからなる化合物層を単独または複数含む積層
膜とともに用いることも可能である。これらの導電材料
のうち、Ａｌ、Ａｌ合金またはＣｕの接続孔への埋め込
みは、好適には、ＣＶＤ法、特に、選択ＣＶＤ法により
行われる。
【００２９】また、この発明において、第２の導電材料
は、具体的には、ＡｌやＡｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ
−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ、Ａｌ−
Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａ
ｌ−ＳｃおよびＡｌ−Ｓｃ−ＣｕなどのＡｌ合金、Ｃｕ
やＣｕ−Ｔｉ、Ｃｕ−ＺｒなどのＣｕ合金およびＡｇで
あり、その下地金属膜は、Ｔｉ、ＴｉＮ、ＴｉＯＮ、
Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、Ｔａ、ＴａＮなどから構
成される高融点金属膜や、化合物層を単独または複数含
む積層膜で構成する。
は、具体的には、ＡｌやＡｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ
−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ、Ａｌ−
Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａ
ｌ−ＳｃおよびＡｌ−Ｓｃ−ＣｕなどのＡｌ合金、Ｃｕ
やＣｕ−Ｔｉ、Ｃｕ−ＺｒなどのＣｕ合金およびＡｇで
あり、その下地金属膜は、Ｔｉ、ＴｉＮ、ＴｉＯＮ、
Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、Ｔａ、ＴａＮなどから構
成される高融点金属膜や、化合物層を単独または複数含
む積層膜で構成する。
【００３０】上述のように構成されたこの発明において
は、接続孔を配線溝の底面より低い高さまで第１の導電
材料で埋め込み、絶縁膜に配線溝を形成し、接続孔の上
部の全体および配線溝を第２の導電材料で埋め込んでい
ることにより、リソグラフィ工程による接続孔に対する
上層の配線パターンのマスクの合わせずれが生じ、配線
溝が接続孔からずれて形成された場合においても、溝配
線に埋め込まれた配線材料と接続孔に埋め込まれた導電
材料との接触面積の減少を抑制することができる。ま
た、接続孔に埋め込む導電材料としての第１の導電材料
と、配線材料としての第２の導電材料とを分けているこ
とにより、それぞれの接続孔への埋め込みおよび配線溝
への埋め込みに最適な導電材料を使用することができ
る。
は、接続孔を配線溝の底面より低い高さまで第１の導電
材料で埋め込み、絶縁膜に配線溝を形成し、接続孔の上
部の全体および配線溝を第２の導電材料で埋め込んでい
ることにより、リソグラフィ工程による接続孔に対する
上層の配線パターンのマスクの合わせずれが生じ、配線
溝が接続孔からずれて形成された場合においても、溝配
線に埋め込まれた配線材料と接続孔に埋め込まれた導電
材料との接触面積の減少を抑制することができる。ま
た、接続孔に埋め込む導電材料としての第１の導電材料
と、配線材料としての第２の導電材料とを分けているこ
とにより、それぞれの接続孔への埋め込みおよび配線溝
への埋め込みに最適な導電材料を使用することができ
る。
【００３１】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００３２】まず、この発明の第１の実施形態による半
導体装置の製造方法について説明する。図１から図６は
この第１の実施形態による半導体装置の製造方法を示す
断面図である。
導体装置の製造方法について説明する。図１から図６は
この第１の実施形態による半導体装置の製造方法を示す
断面図である。
【００３３】この第１の実施形態においては、まず、図
１に示すように、例えばトランジスタなどの素子や素子
分離領域（いずれも図示せず）が形成されたＳｉ基板１
上に例えばＳｉＯ2 膜のような層間絶縁膜２を形成した
後、下層配線溝３を形成する。下層配線溝３の底部は例
えばＣＭＰ法によって平坦化されている。具体的には、
この下層配線溝３は次のように形成される。すなわち、
例えば、まず、下層配線溝３の底面までの高さを有する
層間絶縁膜を形成した後、この層間絶縁膜を例えばＣＭ
Ｐ法により平坦化する。ここで、このＣＭＰ法における
研磨の条件の一例を挙げると、ＮＨ4 ＯＨベースでヒュ
ームドシリカ含有のスラリーを用いて、研磨圧力を３０
０ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５
〜３０℃とし、回転数については定盤を３０ｒｐｍ、研
磨ヘッドを３０ｒｐｍとする。次に、平坦化された層間
絶縁膜の所定部分に接続孔（図示せず）を形成した後、
この接続孔に例えばブランケットＣＶＤ法により例えば
Ｗを埋め込み、エッチバックを行うことによりＷプラグ
を形成する。次に、Ｗプラグが形成された層間絶縁膜上
に例えばＳｉＯ2 膜のような層間絶縁膜を形成した後、
この層間絶縁膜上に所定形状のレジストパターンを形成
し、このレジストパターンをマスクとして例えばＲＩＥ
法によりエッチングすることによって下層配線溝３を形
成する。
１に示すように、例えばトランジスタなどの素子や素子
分離領域（いずれも図示せず）が形成されたＳｉ基板１
上に例えばＳｉＯ2 膜のような層間絶縁膜２を形成した
後、下層配線溝３を形成する。下層配線溝３の底部は例
えばＣＭＰ法によって平坦化されている。具体的には、
この下層配線溝３は次のように形成される。すなわち、
例えば、まず、下層配線溝３の底面までの高さを有する
層間絶縁膜を形成した後、この層間絶縁膜を例えばＣＭ
Ｐ法により平坦化する。ここで、このＣＭＰ法における
研磨の条件の一例を挙げると、ＮＨ4 ＯＨベースでヒュ
ームドシリカ含有のスラリーを用いて、研磨圧力を３０
０ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５
〜３０℃とし、回転数については定盤を３０ｒｐｍ、研
磨ヘッドを３０ｒｐｍとする。次に、平坦化された層間
絶縁膜の所定部分に接続孔（図示せず）を形成した後、
この接続孔に例えばブランケットＣＶＤ法により例えば
Ｗを埋め込み、エッチバックを行うことによりＷプラグ
を形成する。次に、Ｗプラグが形成された層間絶縁膜上
に例えばＳｉＯ2 膜のような層間絶縁膜を形成した後、
この層間絶縁膜上に所定形状のレジストパターンを形成
し、このレジストパターンをマスクとして例えばＲＩＥ
法によりエッチングすることによって下層配線溝３を形
成する。
【００３４】次に、スパッタリング法により全面に例え
ば膜厚が２０ｎｍのＴｉ膜および例えば膜厚が５０ｎｍ
のＴｉＮ膜を順次形成して、ＴｉＮ／Ｔｉ膜４を形成す
る。ここで、層間絶縁膜２上にＴｉＮ／Ｔｉ膜４を形成
するのは次のような理由による。すなわち、次の工程
で、層間絶縁膜２上にＡｌ合金膜を形成してこのＡｌ合
金膜を高圧でリフローさせるが、このＡｌ合金膜のリフ
ロー処理中にＡｌ合金膜が酸化されると、Ａｌ合金の下
層配線溝３への埋め込みが阻害される。特に、下層配線
溝３の内部に埋め込まれたＡｌ合金が下層配線溝３の側
壁で層間絶縁膜２に接触して酸化されると深刻な埋め込
み不良を引き起こす。そこで、層間絶縁膜２の表面をＴ
ｉＮ／Ｔｉ膜４で覆い、Ａｌ合金と層間絶縁膜２とが直
接に接触しないようにすることによってＡｌ合金の酸化
を防止する。
ば膜厚が２０ｎｍのＴｉ膜および例えば膜厚が５０ｎｍ
のＴｉＮ膜を順次形成して、ＴｉＮ／Ｔｉ膜４を形成す
る。ここで、層間絶縁膜２上にＴｉＮ／Ｔｉ膜４を形成
するのは次のような理由による。すなわち、次の工程
で、層間絶縁膜２上にＡｌ合金膜を形成してこのＡｌ合
金膜を高圧でリフローさせるが、このＡｌ合金膜のリフ
ロー処理中にＡｌ合金膜が酸化されると、Ａｌ合金の下
層配線溝３への埋め込みが阻害される。特に、下層配線
溝３の内部に埋め込まれたＡｌ合金が下層配線溝３の側
壁で層間絶縁膜２に接触して酸化されると深刻な埋め込
み不良を引き起こす。そこで、層間絶縁膜２の表面をＴ
ｉＮ／Ｔｉ膜４で覆い、Ａｌ合金と層間絶縁膜２とが直
接に接触しないようにすることによってＡｌ合金の酸化
を防止する。
【００３５】また、ＴｉＮ／Ｔｉ膜４の形成におけるス
パッタリング法としては、スパッタ装置内でスパッタタ
ーゲットとＳｉ基板１との間の距離を、通常７ｃｍ程度
のところを１５ｃｍ以上と長くし、スパッタ粒子のＳｉ
基板１への垂直入射成分を増やした方法を用いる（この
ようなスパッタリング法は、ＬＤ（Long Distance ）ス
パッタリング法、またはロングスロースパッタリング法
と呼ばれる）。ここで、Ｔｉ膜の形成におけるスパッタ
条件の一例を挙げると、例えば、雰囲気ガスとしてＡｒ
の不活性ガスを用い、その流量を１００ｓｃｃｍ、圧力
を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４
００℃とする。また、このＴｉＮ膜の形成におけるスパ
ッタ条件の一例を挙げると、例えば、雰囲気ガスとして
Ａｒと窒素（Ｎ2 ）との混合ガスを用い、それらの流量
をそれぞれ２０ｓｃｃｍ、７０ｓｃｃｍとし、圧力を
０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度を４
００℃とする。
パッタリング法としては、スパッタ装置内でスパッタタ
ーゲットとＳｉ基板１との間の距離を、通常７ｃｍ程度
のところを１５ｃｍ以上と長くし、スパッタ粒子のＳｉ
基板１への垂直入射成分を増やした方法を用いる（この
ようなスパッタリング法は、ＬＤ（Long Distance ）ス
パッタリング法、またはロングスロースパッタリング法
と呼ばれる）。ここで、Ｔｉ膜の形成におけるスパッタ
条件の一例を挙げると、例えば、雰囲気ガスとしてＡｒ
の不活性ガスを用い、その流量を１００ｓｃｃｍ、圧力
を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４
００℃とする。また、このＴｉＮ膜の形成におけるスパ
ッタ条件の一例を挙げると、例えば、雰囲気ガスとして
Ａｒと窒素（Ｎ2 ）との混合ガスを用い、それらの流量
をそれぞれ２０ｓｃｃｍ、７０ｓｃｃｍとし、圧力を
０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度を４
００℃とする。
【００３６】次に、例えばスパッタリング法によりＴｉ
Ｎ／Ｔｉ膜４上にＣｕを０．５％含んだＡｌ合金膜を形
成する。このＡｌ合金膜の膜厚は例えば８００ｎｍであ
る。ここで、このＡｌ合金膜の形成におけるスパッタ条
件の一例を挙げると、例えば、雰囲気ガスとしてＡｒの
不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧
力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板加熱温度
を４００℃とする。次に、Ｓｉ基板１をリフロー炉内に
入れた後、雰囲気ガスとして例えばＡｒなどの不活性ガ
スを、例えば１０6 Ｐａ以上の高圧で炉内に導入し、４
５０℃の温度でほぼ２分間の高圧リフローを行う。これ
によって、Ａｌ合金膜がリフローして下層配線溝３にＡ
ｌ合金が充填される。
Ｎ／Ｔｉ膜４上にＣｕを０．５％含んだＡｌ合金膜を形
成する。このＡｌ合金膜の膜厚は例えば８００ｎｍであ
る。ここで、このＡｌ合金膜の形成におけるスパッタ条
件の一例を挙げると、例えば、雰囲気ガスとしてＡｒの
不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧
力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板加熱温度
を４００℃とする。次に、Ｓｉ基板１をリフロー炉内に
入れた後、雰囲気ガスとして例えばＡｒなどの不活性ガ
スを、例えば１０6 Ｐａ以上の高圧で炉内に導入し、４
５０℃の温度でほぼ２分間の高圧リフローを行う。これ
によって、Ａｌ合金膜がリフローして下層配線溝３にＡ
ｌ合金が充填される。
【００３７】次に、例えばＣＭＰ法により、層間絶縁膜
２が露出するまで下層配線溝３の内部以外の部分のＡｌ
合金膜およびＴｉＮ／Ｔｉ膜４をラッピングすることに
より除去する。ここで、このＣＭＰ法による研磨の条件
の一例を挙げると、Ｈ2 Ｏ2ベースでアルミナ（Ａｌ2
Ｏ3 ）含有のスラリーを用いて、研磨圧力を１００ｇ／
ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０
℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッ
ドを３０ｒｐｍとする。以上のようにして、層間絶縁膜
２に下層溝配線５が形成される。
２が露出するまで下層配線溝３の内部以外の部分のＡｌ
合金膜およびＴｉＮ／Ｔｉ膜４をラッピングすることに
より除去する。ここで、このＣＭＰ法による研磨の条件
の一例を挙げると、Ｈ2 Ｏ2ベースでアルミナ（Ａｌ2
Ｏ3 ）含有のスラリーを用いて、研磨圧力を１００ｇ／
ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０
℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッ
ドを３０ｒｐｍとする。以上のようにして、層間絶縁膜
２に下層溝配線５が形成される。
【００３８】次に、層間絶縁膜２および下層溝配線５上
に例えばＥＣＲプラズマＣＶＤ法により例えばＳｉＯＮ
膜からなる反射防止膜６を形成する。この反射防止膜６
の膜厚は例えば２４ｎｍである。ここで、反射防止膜６
の形成におけるＣＶＤ条件の一例を挙げると、反応ガス
としてシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）と
の混合ガスを用い、それらの流量をそれぞれ５０ｓｃｃ
ｍ、２５ｓｃｃｍとし、圧力を３３０Ｐａ、ＲＦパワー
を８００Ｗ、基板加熱温度を３６０℃とする。
に例えばＥＣＲプラズマＣＶＤ法により例えばＳｉＯＮ
膜からなる反射防止膜６を形成する。この反射防止膜６
の膜厚は例えば２４ｎｍである。ここで、反射防止膜６
の形成におけるＣＶＤ条件の一例を挙げると、反応ガス
としてシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）と
の混合ガスを用い、それらの流量をそれぞれ５０ｓｃｃ
ｍ、２５ｓｃｃｍとし、圧力を３３０Ｐａ、ＲＦパワー
を８００Ｗ、基板加熱温度を３６０℃とする。
【００３９】次に、反射防止膜６上に例えばプラズマＣ
ＶＤ法によりＳｉＯ2 膜からなる層間絶縁膜７を形成す
る。ここで、層間絶縁膜７の形成におけるＣＶＤ条件の
一例を挙げると、反応ガスとして、テトラエトキシシラ
ン（ＴＥＯＳ、Ｓｉ（Ｏ−Ｃ2 Ｈ5 ）4 ）を用い、その
流量を５０ｓｃｃｍとし、圧力を３３３Ｐａ、ＲＦパワ
ーを１９０Ｗ、基板加熱温度を４００℃とする。
ＶＤ法によりＳｉＯ2 膜からなる層間絶縁膜７を形成す
る。ここで、層間絶縁膜７の形成におけるＣＶＤ条件の
一例を挙げると、反応ガスとして、テトラエトキシシラ
ン（ＴＥＯＳ、Ｓｉ（Ｏ−Ｃ2 Ｈ5 ）4 ）を用い、その
流量を５０ｓｃｃｍとし、圧力を３３３Ｐａ、ＲＦパワ
ーを１９０Ｗ、基板加熱温度を４００℃とする。
【００４０】次に、例えばプラズマＣＶＤ法により層間
絶縁膜７上に例えばＳｉＮ膜からなるエッチングストッ
パー層８を形成する。このエッチングストッパー層８の
膜厚は例えば５０ｎｍである。ここで、エッチングスト
ッパー層８の形成におけるＣＶＤ条件の一例を挙げる
と、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の混合
ガスを用い、それらの流量をそれぞれ１８０ｓｃｃｍ、
５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧力を７０
０Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度を２５０
℃とする。
絶縁膜７上に例えばＳｉＮ膜からなるエッチングストッ
パー層８を形成する。このエッチングストッパー層８の
膜厚は例えば５０ｎｍである。ここで、エッチングスト
ッパー層８の形成におけるＣＶＤ条件の一例を挙げる
と、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の混合
ガスを用い、それらの流量をそれぞれ１８０ｓｃｃｍ、
５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧力を７０
０Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度を２５０
℃とする。
【００４１】次に、エッチングストッパー層８上に例え
ばプラズマＣＶＤ法により例えばＳｉＯ2 膜からなる層
間絶縁膜９を形成する。ここで、層間絶縁膜９の形成に
おけるＣＶＤ条件の一例を挙げると、反応ガスとして、
ＴＥＯＳを用い、その流量を５０ｓｃｃｍとし、圧力を
３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度を４
００℃とする。
ばプラズマＣＶＤ法により例えばＳｉＯ2 膜からなる層
間絶縁膜９を形成する。ここで、層間絶縁膜９の形成に
おけるＣＶＤ条件の一例を挙げると、反応ガスとして、
ＴＥＯＳを用い、その流量を５０ｓｃｃｍとし、圧力を
３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度を４
００℃とする。
【００４２】また、以上のように形成された反射防止膜
６、層間絶縁膜７、エッチングストッパー層８および層
間絶縁膜９の全体の膜厚は例えば１１００ｎｍである。
６、層間絶縁膜７、エッチングストッパー層８および層
間絶縁膜９の全体の膜厚は例えば１１００ｎｍである。
【００４３】次に、図２に示すように、リソグラフィ工
程により層間絶縁膜９上に所定形状のレジストパターン
（図示せず）を形成した後、このレジストパターンをマ
スクとして、例えばＲＩＥ法により下層溝配線５の上面
が露出するまで３段階に分けてエッチングすることによ
り、接続孔１０を形成する。すなわち、まず、レジスト
パターン（図示せず）をマスクとして、エッチングスト
ッパー層８に達するまで層間絶縁膜９のエッチングを行
う。この層間絶縁膜９のエッチングにおけるエッチング
条件は、エッチングガスとして、八フッ化四炭素（Ｃ4
Ｆ8 ）、一酸化炭素（ＣＯ）およびＡｒの混合ガスを用
い、それらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃ
ｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパ
ワーを１６００Ｗ、基板温度を２０℃とする。次に、同
じレジストパターンをマスクとしてエッチングストッパ
ー層８のエッチングを行う。エッチングストッパー層８
のエッチングにおけるエッチング条件は、層間絶縁膜９
のエッチング条件において、さらにＯ2 ガスを添加した
ものである。具体的には、エッチングガスとして、Ｃ4
Ｆ8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それら
の流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２０
ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、Ｒ
Ｆパワーを１６００Ｗ、基板温度を２０℃とする。次
に、層間絶縁膜９のエッチングと同様にして層間絶縁膜
７および反射防止膜６のエッチングを、下層溝配線５の
上面が露出するまで行う。その後、レジストパターンを
除去する。以上のようにして形成された接続孔１０の径
は例えば０．３７μｍであり、アスペクト比は例えば
３．０である。
程により層間絶縁膜９上に所定形状のレジストパターン
（図示せず）を形成した後、このレジストパターンをマ
スクとして、例えばＲＩＥ法により下層溝配線５の上面
が露出するまで３段階に分けてエッチングすることによ
り、接続孔１０を形成する。すなわち、まず、レジスト
パターン（図示せず）をマスクとして、エッチングスト
ッパー層８に達するまで層間絶縁膜９のエッチングを行
う。この層間絶縁膜９のエッチングにおけるエッチング
条件は、エッチングガスとして、八フッ化四炭素（Ｃ4
Ｆ8 ）、一酸化炭素（ＣＯ）およびＡｒの混合ガスを用
い、それらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃ
ｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパ
ワーを１６００Ｗ、基板温度を２０℃とする。次に、同
じレジストパターンをマスクとしてエッチングストッパ
ー層８のエッチングを行う。エッチングストッパー層８
のエッチングにおけるエッチング条件は、層間絶縁膜９
のエッチング条件において、さらにＯ2 ガスを添加した
ものである。具体的には、エッチングガスとして、Ｃ4
Ｆ8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それら
の流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２０
ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、Ｒ
Ｆパワーを１６００Ｗ、基板温度を２０℃とする。次
に、層間絶縁膜９のエッチングと同様にして層間絶縁膜
７および反射防止膜６のエッチングを、下層溝配線５の
上面が露出するまで行う。その後、レジストパターンを
除去する。以上のようにして形成された接続孔１０の径
は例えば０．３７μｍであり、アスペクト比は例えば
３．０である。
【００４４】ここで、リソグラフィ工程における合わせ
ずれを考慮した、図１７に示したような配線パターンの
マージンは配置しない。これは配線ピッチの縮小のため
である。このように配線パターンにマージンを配置しな
いため、接続孔１０が下層溝配線５の位置からずれ、接
続孔１０の一部が下層溝配線５からはみ出してしまう場
合があるが、すでに述べたように、接続孔１０の内部に
導電材料を埋め込んでしまえば、この埋め込まれた導電
材料と下層溝配線５との接触面積を十分に確保すること
ができるので、電気的特性に問題は生じない。
ずれを考慮した、図１７に示したような配線パターンの
マージンは配置しない。これは配線ピッチの縮小のため
である。このように配線パターンにマージンを配置しな
いため、接続孔１０が下層溝配線５の位置からずれ、接
続孔１０の一部が下層溝配線５からはみ出してしまう場
合があるが、すでに述べたように、接続孔１０の内部に
導電材料を埋め込んでしまえば、この埋め込まれた導電
材料と下層溝配線５との接触面積を十分に確保すること
ができるので、電気的特性に問題は生じない。
【００４５】次に、層間絶縁膜９の表面のクリーニング
を行った後、図３に示すように、例えば選択ＣＶＤ法に
より例えばＡｌなどの導電材料を接続孔１０の内部にの
み埋め込み、コンタクトプラグ１１を形成する。ここ
で、コンタクトプラグ１１の上面はエッチングストッパ
ー層８より、すなわち上層配線溝１２の底面より低くな
るようにし、具体的には、導電材料を下層溝配線５の上
面から５００ｎｍの高さにまで埋め込む。また、このコ
ンタクトプラグ１１の形成におけるＣＶＤ条件の一例を
挙げると、反応ガスとしてジメチルアルミニウムハイド
ライド（DimethylAluminum Hydride 、ＤＭＡＨ、Ａｌ
（ＣＨ3 ）2 Ｈ）を用い、その流量を０．１１ｇ／ｍｉ
ｎとし、また、キャリアガスとしてＨ2 ガスを用い、そ
の流量を６５０ｓｃｃｍとし、圧力を２６６Ｐａ、基板
加熱温度を２００℃とする。
を行った後、図３に示すように、例えば選択ＣＶＤ法に
より例えばＡｌなどの導電材料を接続孔１０の内部にの
み埋め込み、コンタクトプラグ１１を形成する。ここ
で、コンタクトプラグ１１の上面はエッチングストッパ
ー層８より、すなわち上層配線溝１２の底面より低くな
るようにし、具体的には、導電材料を下層溝配線５の上
面から５００ｎｍの高さにまで埋め込む。また、このコ
ンタクトプラグ１１の形成におけるＣＶＤ条件の一例を
挙げると、反応ガスとしてジメチルアルミニウムハイド
ライド（DimethylAluminum Hydride 、ＤＭＡＨ、Ａｌ
（ＣＨ3 ）2 Ｈ）を用い、その流量を０．１１ｇ／ｍｉ
ｎとし、また、キャリアガスとしてＨ2 ガスを用い、そ
の流量を６５０ｓｃｃｍとし、圧力を２６６Ｐａ、基板
加熱温度を２００℃とする。
【００４６】次に、図４に示すように、リソグラフィ工
程により層間絶縁膜９上に所定形状のレジストパターン
（図示せず）を形成した後、このレジストパターンをマ
スクとして例えばＲＩＥ法により層間絶縁膜９をエッチ
ングストッパー層８までエッチングすることによって、
上層配線溝１２を形成する。ここで、この上層配線溝１
２の形成におけるエッチング条件の一例を挙げると、エ
ッチングガスとしてＣ4 Ｆ8 、ＣＯおよびＡｒの混合ガ
スを用い、それらの流量をそれぞれ１０ｓｃｃｍ、１０
０ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、
ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。
程により層間絶縁膜９上に所定形状のレジストパターン
（図示せず）を形成した後、このレジストパターンをマ
スクとして例えばＲＩＥ法により層間絶縁膜９をエッチ
ングストッパー層８までエッチングすることによって、
上層配線溝１２を形成する。ここで、この上層配線溝１
２の形成におけるエッチング条件の一例を挙げると、エ
ッチングガスとしてＣ4 Ｆ8 、ＣＯおよびＡｒの混合ガ
スを用い、それらの流量をそれぞれ１０ｓｃｃｍ、１０
０ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、
ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。
【００４７】次に、層間絶縁膜９の表面の約１分間のス
パッタエッチクリーニング処理を行う。このスパッタエ
ッチクリーニング処理条件の一例を挙げると、雰囲気ガ
スとして、Ａｒの不活性ガスを用い、その流量を１００
ｓｃｃｍとし、圧力を０．４Ｐａ、ＲＦバイアスを１０
００Ｖ、基板加熱温度を４００℃とする。
パッタエッチクリーニング処理を行う。このスパッタエ
ッチクリーニング処理条件の一例を挙げると、雰囲気ガ
スとして、Ａｒの不活性ガスを用い、その流量を１００
ｓｃｃｍとし、圧力を０．４Ｐａ、ＲＦバイアスを１０
００Ｖ、基板加熱温度を４００℃とする。
【００４８】次に、図５に示すように、例えばＬＤスパ
ッタリング法により全面にＴｉ膜およびＴｉＮ膜を順次
形成することによりＴｉＮ／Ｔｉ膜１３を形成する。こ
のＴｉ膜およびＴｉＮ膜の膜厚は、例えばそれぞれ２０
ｎｍおよび５０ｎｍである。ここで、Ｔｉ膜の形成にお
けるスパッタ条件の一例を挙げると、雰囲気ガスとして
Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱
温度を４００℃とする。また、ＴｉＮ膜の形成における
スパッタ条件の一例を挙げると、雰囲気ガスとして、Ａ
ｒおよびＮ2 の混合ガスを用い、それらの流量をそれぞ
れ２０ｓｃｃｍおよび７０ｓｃｃｍとし、ＤＣパワーを
１２ｋＷ、基板加熱温度を４００℃とする。
ッタリング法により全面にＴｉ膜およびＴｉＮ膜を順次
形成することによりＴｉＮ／Ｔｉ膜１３を形成する。こ
のＴｉ膜およびＴｉＮ膜の膜厚は、例えばそれぞれ２０
ｎｍおよび５０ｎｍである。ここで、Ｔｉ膜の形成にお
けるスパッタ条件の一例を挙げると、雰囲気ガスとして
Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱
温度を４００℃とする。また、ＴｉＮ膜の形成における
スパッタ条件の一例を挙げると、雰囲気ガスとして、Ａ
ｒおよびＮ2 の混合ガスを用い、それらの流量をそれぞ
れ２０ｓｃｃｍおよび７０ｓｃｃｍとし、ＤＣパワーを
１２ｋＷ、基板加熱温度を４００℃とする。
【００４９】次に、例えばスパッタリング法により、Ｔ
ｉＮ／Ｔｉ膜１３上にＣｕを０．５％含んだＡｌ合金膜
１４を形成する。このＡｌ合金膜１４の膜厚は例えば８
００ｎｍである。ここで、Ａｌ合金膜１４の形成におけ
るスパッタ条件の一例を挙げると、例えば、雰囲気ガス
としてＡｒの不活性ガスを用い、その流量を１００ｓｃ
ｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、
基板加熱温度を４００℃とする。
ｉＮ／Ｔｉ膜１３上にＣｕを０．５％含んだＡｌ合金膜
１４を形成する。このＡｌ合金膜１４の膜厚は例えば８
００ｎｍである。ここで、Ａｌ合金膜１４の形成におけ
るスパッタ条件の一例を挙げると、例えば、雰囲気ガス
としてＡｒの不活性ガスを用い、その流量を１００ｓｃ
ｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、
基板加熱温度を４００℃とする。
【００５０】ここで、基板加熱温度を４００℃と高温に
するのは、次の理由による。すなわち、Ａｌ合金膜１４
の一部は、次の工程で行われる高圧リフローによって配
線溝１２の内部に押し込まれる。この高圧リフロー法に
よるＡｌ合金の配線溝１２への押し込みの効果を十分な
ものとするためには、Ａｌ合金膜１４を形成した際に配
線溝１２の内部にボイド１５が残るようにし、いわゆる
ブリッジ形状を形成する必要がある。そこで、このブリ
ッジ形状を形成しやすくするために、Ａｌ合金膜１４の
形成における基板加熱温度を高くし、表面張力によりＡ
ｌ合金膜１４が変形しやすくする効果を助長させる。
するのは、次の理由による。すなわち、Ａｌ合金膜１４
の一部は、次の工程で行われる高圧リフローによって配
線溝１２の内部に押し込まれる。この高圧リフロー法に
よるＡｌ合金の配線溝１２への押し込みの効果を十分な
ものとするためには、Ａｌ合金膜１４を形成した際に配
線溝１２の内部にボイド１５が残るようにし、いわゆる
ブリッジ形状を形成する必要がある。そこで、このブリ
ッジ形状を形成しやすくするために、Ａｌ合金膜１４の
形成における基板加熱温度を高くし、表面張力によりＡ
ｌ合金膜１４が変形しやすくする効果を助長させる。
【００５１】次に、Ｓｉ基板１をリフロー炉内に入れ、
Ａｌ合金膜１４を高圧でリフローさせる。すなわち、炉
内における雰囲気ガスとして例えばＡｒなどの不活性ガ
スを、例えば１０6 Ｐａ以上の高圧で導入し、ほぼ４５
０℃の温度でほぼ２分間の高圧リフローを行う。これに
よって、Ａｌ合金膜１４がリフローして上層配線溝１２
の内部と接続孔１０の一部にＡｌ合金が充填されるとと
もに、Ａｌ合金膜１４上面の表面平坦化が行われる。
Ａｌ合金膜１４を高圧でリフローさせる。すなわち、炉
内における雰囲気ガスとして例えばＡｒなどの不活性ガ
スを、例えば１０6 Ｐａ以上の高圧で導入し、ほぼ４５
０℃の温度でほぼ２分間の高圧リフローを行う。これに
よって、Ａｌ合金膜１４がリフローして上層配線溝１２
の内部と接続孔１０の一部にＡｌ合金が充填されるとと
もに、Ａｌ合金膜１４上面の表面平坦化が行われる。
【００５２】次に、図６に示すように、例えばＣＭＰ法
により、層間絶縁膜９の面が露出するまでＡｌ合金膜１
４およびＴｉＮ／Ｔｉ膜１３をラッピングすることによ
り除去する。このＣＭＰ法による研磨の条件の一例を挙
げると、Ｈ2 Ｏ2 ベースでアルミナ（Ａｌ2 Ｏ3 ）含有
のスラリーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流
量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回
転数については定盤を３０ｒｐｍ、研磨ヘッドを３０ｒ
ｐｍとする。
により、層間絶縁膜９の面が露出するまでＡｌ合金膜１
４およびＴｉＮ／Ｔｉ膜１３をラッピングすることによ
り除去する。このＣＭＰ法による研磨の条件の一例を挙
げると、Ｈ2 Ｏ2 ベースでアルミナ（Ａｌ2 Ｏ3 ）含有
のスラリーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流
量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回
転数については定盤を３０ｒｐｍ、研磨ヘッドを３０ｒ
ｐｍとする。
【００５３】以上の工程を経て、コンタクトプラグ１１
上に上層溝配線１６が形成される。そして、選択ＣＶＤ
法によりＡｌが接続孔１０に上層配線溝１２の底面より
低い高さまで埋め込まれているとともに、配線材料とし
ての、Ｃｕを０．５％含んだＡｌ合金が接続孔１０の上
部および上層配線溝１２に埋め込まれた半導体装置が完
成される。
上に上層溝配線１６が形成される。そして、選択ＣＶＤ
法によりＡｌが接続孔１０に上層配線溝１２の底面より
低い高さまで埋め込まれているとともに、配線材料とし
ての、Ｃｕを０．５％含んだＡｌ合金が接続孔１０の上
部および上層配線溝１２に埋め込まれた半導体装置が完
成される。
【００５４】以上説明したように、この第１の実施形態
によれば、層間絶縁膜の部分に接続孔１０を形成し、上
層配線溝１２の底面より低い高さまでＡｌなどの導電材
料を埋め込み、コンタクトプラグ１１を形成した後、接
続孔１０の上部と上層配線溝１２とにＡｌ合金を埋め込
んで上層溝配線１６を形成していることにより、リソグ
ラフィ工程におけるマスクの合わせずれなどによって、
上層配線溝１２と接続孔１０とがずれ、上層配線溝１２
の一部が接続孔１０からはみ出した場合においても、コ
ンタクトプラグ１１の上面の全ての部分および側壁の部
分で上層溝配線１６と接触させることができるようにな
るので、コンタクトプラグ１１と上層溝配線１６との間
のコンタクト抵抗の極端な上昇を回避することができ
る。また、Ａｌなどの導電材料の接続孔１０への埋め込
みを、埋め込み能力の優れた選択ＣＶＤ法により行って
いることにより、導電材料を接続孔１０の内部へ制御性
よく埋め込むことができる。このようなＣＶＤ法により
埋め込まれたＡｌは信頼性に乏しいが、このＡｌを用い
ているのはコンタクトプラグ１１のみであり、上層溝配
線１６は、信頼性の高い、スパッタリング法などにより
埋め込まれたＡｌ合金から形成されているため、溝配線
全体の信頼性の劣化を抑制することができる。
によれば、層間絶縁膜の部分に接続孔１０を形成し、上
層配線溝１２の底面より低い高さまでＡｌなどの導電材
料を埋め込み、コンタクトプラグ１１を形成した後、接
続孔１０の上部と上層配線溝１２とにＡｌ合金を埋め込
んで上層溝配線１６を形成していることにより、リソグ
ラフィ工程におけるマスクの合わせずれなどによって、
上層配線溝１２と接続孔１０とがずれ、上層配線溝１２
の一部が接続孔１０からはみ出した場合においても、コ
ンタクトプラグ１１の上面の全ての部分および側壁の部
分で上層溝配線１６と接触させることができるようにな
るので、コンタクトプラグ１１と上層溝配線１６との間
のコンタクト抵抗の極端な上昇を回避することができ
る。また、Ａｌなどの導電材料の接続孔１０への埋め込
みを、埋め込み能力の優れた選択ＣＶＤ法により行って
いることにより、導電材料を接続孔１０の内部へ制御性
よく埋め込むことができる。このようなＣＶＤ法により
埋め込まれたＡｌは信頼性に乏しいが、このＡｌを用い
ているのはコンタクトプラグ１１のみであり、上層溝配
線１６は、信頼性の高い、スパッタリング法などにより
埋め込まれたＡｌ合金から形成されているため、溝配線
全体の信頼性の劣化を抑制することができる。
【００５５】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。図７〜図９はこ
の第２の実施形態による半導体装置の製造方法を示す断
面図である。
導体装置の製造方法について説明する。図７〜図９はこ
の第２の実施形態による半導体装置の製造方法を示す断
面図である。
【００５６】この第２の実施形態においては、まず、第
１の実施形態と同様にして、図２に示すように接続孔１
０まで形成する。
１の実施形態と同様にして、図２に示すように接続孔１
０まで形成する。
【００５７】次に、図７に示すように、層間絶縁膜９上
に所定形状のレジストパターン（図示せず）を形成した
後、このレジストパターンをマスクとして例えばＲＩＥ
法によりエッチングストッパー層８までエッチングする
ことにより、上層配線溝１２を形成する。その後、レジ
ストパターンを除去する。
に所定形状のレジストパターン（図示せず）を形成した
後、このレジストパターンをマスクとして例えばＲＩＥ
法によりエッチングストッパー層８までエッチングする
ことにより、上層配線溝１２を形成する。その後、レジ
ストパターンを除去する。
【００５８】次に、層間絶縁膜９の表面のクリーニング
を行った後、図８に示すように、例えば選択ＣＶＤ法に
より例えばＡｌなどの導電材料を接続孔１０の内部にの
み埋め込み、コンタクトプラグ１１を形成する。ここ
で、コンタクトプラグ１１の上面はエッチングストッパ
ー層８、すなわち上層配線溝１２の底面より低くなるよ
うにし、具体的には、導電材料を下層溝配線５の上面か
ら例えば５００ｎｍの高さにまで埋め込む。このコンタ
クトプラグ１１の形成におけるＣＶＤ条件の一例を挙げ
ると、反応ガスとしてＤＭＡＨを用い、その流量を０．
１１ｇ／ｍｉｎとし、また、キャリアガスとしてＨ2 ガ
スを用い、その流量を６５０ｓｃｃｍとし、圧力を２６
６Ｐａ、基板加熱温度を２００℃とする。
を行った後、図８に示すように、例えば選択ＣＶＤ法に
より例えばＡｌなどの導電材料を接続孔１０の内部にの
み埋め込み、コンタクトプラグ１１を形成する。ここ
で、コンタクトプラグ１１の上面はエッチングストッパ
ー層８、すなわち上層配線溝１２の底面より低くなるよ
うにし、具体的には、導電材料を下層溝配線５の上面か
ら例えば５００ｎｍの高さにまで埋め込む。このコンタ
クトプラグ１１の形成におけるＣＶＤ条件の一例を挙げ
ると、反応ガスとしてＤＭＡＨを用い、その流量を０．
１１ｇ／ｍｉｎとし、また、キャリアガスとしてＨ2 ガ
スを用い、その流量を６５０ｓｃｃｍとし、圧力を２６
６Ｐａ、基板加熱温度を２００℃とする。
【００５９】次に、層間絶縁膜９の表面のスパッタエッ
チクリーニング処理をほぼ１分間行う。ここで、このス
パッタエッチクリーニング処理条件の一例を挙げると、
雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を
１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＲＦバイアス
を１０００Ｖ、基板加熱温度を２００℃とする。
チクリーニング処理をほぼ１分間行う。ここで、このス
パッタエッチクリーニング処理条件の一例を挙げると、
雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を
１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＲＦバイアス
を１０００Ｖ、基板加熱温度を２００℃とする。
【００６０】その後、図９に示すように、第１の実施形
態と同様にして、例えばＬＤスパッタリング法によりＴ
ｉＮ／Ｔｉ膜１３を形成する。このＴｉ膜およびＴｉＮ
膜の膜厚はそれぞれ例えば２０ｎｍおよび５０ｎｍであ
る。ここで、Ｔｉ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとしてＡｒの不活性ガスを用
い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを６ｋＷ、基板加熱温度を２００℃とす
る。また、ＴｉＮ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合
ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよ
び７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを
１２ｋＷ、基板加熱温度を２００℃とする。続いて、真
空中で連続的に、例えばスパッタリング法によりＣｕ膜
を形成する。このＣｕ膜の膜厚は例えば８００ｎｍであ
る。ここで、このＣｕ膜の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを
用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを１５ｋＷ、基板加熱温度を２５０℃と
する。なお、次の工程で行われるリフローは通常のリフ
ロー法であり、高圧リフローではないため、第１の実施
形態とは異なり、上層配線溝１２の開口部分にブリッジ
形状を形成する必要がない。そのため、この第２の実施
形態におけるＣｕ膜の形成の際の基板加熱温度は、第１
の実施形態におけるＡｌ合金膜１４の形成の際の基板加
熱温度に比べて低く設定されている。
態と同様にして、例えばＬＤスパッタリング法によりＴ
ｉＮ／Ｔｉ膜１３を形成する。このＴｉ膜およびＴｉＮ
膜の膜厚はそれぞれ例えば２０ｎｍおよび５０ｎｍであ
る。ここで、Ｔｉ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとしてＡｒの不活性ガスを用
い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを６ｋＷ、基板加熱温度を２００℃とす
る。また、ＴｉＮ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合
ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよ
び７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを
１２ｋＷ、基板加熱温度を２００℃とする。続いて、真
空中で連続的に、例えばスパッタリング法によりＣｕ膜
を形成する。このＣｕ膜の膜厚は例えば８００ｎｍであ
る。ここで、このＣｕ膜の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを
用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを１５ｋＷ、基板加熱温度を２５０℃と
する。なお、次の工程で行われるリフローは通常のリフ
ロー法であり、高圧リフローではないため、第１の実施
形態とは異なり、上層配線溝１２の開口部分にブリッジ
形状を形成する必要がない。そのため、この第２の実施
形態におけるＣｕ膜の形成の際の基板加熱温度は、第１
の実施形態におけるＡｌ合金膜１４の形成の際の基板加
熱温度に比べて低く設定されている。
【００６１】次に、Ｓｉ基板１をリフロー炉内に入れ、
Ｃｕ膜の約１０分間のリフロー処理を行う。具体的に
は、例えばＡｒの不活性ガス雰囲気中において、Ｃｕ膜
を、再結晶温度以上の温度で加熱することにより流動性
を高め、上層配線溝１２の内部および接続孔１０の上部
に流し込む。ここで、このＣｕ膜のリフローにおけるリ
フロー条件の一例を挙げると、Ａｒガスの圧力を０．４
Ｐａ、基板加熱温度を４５０℃とする。
Ｃｕ膜の約１０分間のリフロー処理を行う。具体的に
は、例えばＡｒの不活性ガス雰囲気中において、Ｃｕ膜
を、再結晶温度以上の温度で加熱することにより流動性
を高め、上層配線溝１２の内部および接続孔１０の上部
に流し込む。ここで、このＣｕ膜のリフローにおけるリ
フロー条件の一例を挙げると、Ａｒガスの圧力を０．４
Ｐａ、基板加熱温度を４５０℃とする。
【００６２】次に、例えばＣＭＰ法により、層間絶縁膜
９の面が露出するまでＣｕ膜およびＴｉＮ／Ｔｉ膜１３
をラッピングすることにより除去する。ここで、このＣ
ＭＰ法による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベ
ースでＡｌ2 Ｏ3 含有のスラリーを用いて、研磨圧力を
１００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を
２５〜３０℃とし、回転数については定盤を３０ｒｐ
ｍ、研磨ヘッドを３０ｒｐｍとする。また、上層配線溝
１２の内部以外の部分のＣｕ膜およびＴｉＮ／Ｔｉ膜１
３のラッピングによる除去が終了した後、必要に応じ
て、上層配線溝に埋め込まれたＣｕの酸化を防止するた
めに、全面に、例えばＳｉＮ膜などの構成元素としてＯ
を含まない材料からなるキャップ層（図示せず）を形成
する。
９の面が露出するまでＣｕ膜およびＴｉＮ／Ｔｉ膜１３
をラッピングすることにより除去する。ここで、このＣ
ＭＰ法による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベ
ースでＡｌ2 Ｏ3 含有のスラリーを用いて、研磨圧力を
１００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を
２５〜３０℃とし、回転数については定盤を３０ｒｐ
ｍ、研磨ヘッドを３０ｒｐｍとする。また、上層配線溝
１２の内部以外の部分のＣｕ膜およびＴｉＮ／Ｔｉ膜１
３のラッピングによる除去が終了した後、必要に応じ
て、上層配線溝に埋め込まれたＣｕの酸化を防止するた
めに、全面に、例えばＳｉＮ膜などの構成元素としてＯ
を含まない材料からなるキャップ層（図示せず）を形成
する。
【００６３】以上の工程を経て、コンタクトプラグ１１
上に上層溝配線１７が形成される。そして、選択ＣＶＤ
法によりＡｌが接続孔１０に上層配線溝１２の底面より
低い高さまで埋め込まれているとともに、配線材料のＣ
ｕが接続孔１０の上部および上層配線溝１２に埋め込ま
れた半導体装置が完成される。
上に上層溝配線１７が形成される。そして、選択ＣＶＤ
法によりＡｌが接続孔１０に上層配線溝１２の底面より
低い高さまで埋め込まれているとともに、配線材料のＣ
ｕが接続孔１０の上部および上層配線溝１２に埋め込ま
れた半導体装置が完成される。
【００６４】以上説明したように、この第２の実施形態
によれば、第１の実施形態と同様の効果を得ることがで
きるとともに、配線材料としてＣｕを用い、このＣｕを
例えばスパッタリング法などのＰＶＤ法により上層配線
溝１２に埋め込んで溝配線１７を形成していることによ
り、より信頼性の高い溝配線を得ることができる。
によれば、第１の実施形態と同様の効果を得ることがで
きるとともに、配線材料としてＣｕを用い、このＣｕを
例えばスパッタリング法などのＰＶＤ法により上層配線
溝１２に埋め込んで溝配線１７を形成していることによ
り、より信頼性の高い溝配線を得ることができる。
【００６５】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００６６】例えば、上述の実施形態において挙げた数
値、材料はあくまでも例に過ぎず、必要に応じてこれと
異なる数値、材料を用いてもよい。
値、材料はあくまでも例に過ぎず、必要に応じてこれと
異なる数値、材料を用いてもよい。
【００６７】また、例えば上述の第１の実施形態におい
ては、層間絶縁膜９からの脱ガスによりＡｌ合金膜１４
が酸化されるのを防止するために、層間絶縁膜９の表面
のスパッタエッチクリーニング処理を行う前に、高圧リ
フロー法における基板加熱温度より高い温度（例えば、
５００℃）でＳｉ基板１を加熱し、層間絶縁膜９の脱ガ
スを行うようにしてもよい。
ては、層間絶縁膜９からの脱ガスによりＡｌ合金膜１４
が酸化されるのを防止するために、層間絶縁膜９の表面
のスパッタエッチクリーニング処理を行う前に、高圧リ
フロー法における基板加熱温度より高い温度（例えば、
５００℃）でＳｉ基板１を加熱し、層間絶縁膜９の脱ガ
スを行うようにしてもよい。
【００６８】また、例えば上述の第２の実施形態におい
ては、基板加熱温度を４５０℃としてＣｕ膜のリフロー
を行っているが、低温でのＣｕ膜のリフロー処理は時間
がかかるため、まとめてバッチ処理を行うようにしても
よい。また、例えば上述の第２の実施形態においては、
真空中で連続的にスパッタリング法によりＣｕ膜の形成
を行っているが、Ｃｕ膜が一度大気に触れた場合にはＣ
ｕ膜の表面に酸化膜が形成されてしまうため、Ｈ2 ガス
などを添加した還元雰囲気中で熱処理を行い、Ｃｕ膜の
リフロー処理を、Ｃｕ膜の表面に形成された酸化膜を還
元しながら行うようにしてもよい。
ては、基板加熱温度を４５０℃としてＣｕ膜のリフロー
を行っているが、低温でのＣｕ膜のリフロー処理は時間
がかかるため、まとめてバッチ処理を行うようにしても
よい。また、例えば上述の第２の実施形態においては、
真空中で連続的にスパッタリング法によりＣｕ膜の形成
を行っているが、Ｃｕ膜が一度大気に触れた場合にはＣ
ｕ膜の表面に酸化膜が形成されてしまうため、Ｈ2 ガス
などを添加した還元雰囲気中で熱処理を行い、Ｃｕ膜の
リフロー処理を、Ｃｕ膜の表面に形成された酸化膜を還
元しながら行うようにしてもよい。
【００６９】
【発明の効果】以上説明したように、この発明によれ
ば、接続孔を配線溝の底面より低い高さまで第１の導電
材料で埋め込み、絶縁膜に配線溝を形成し、接続孔の上
部および配線溝を第２の導電材料で埋め込んでいること
により、リソグラフィ工程におけるマスクの合わせずれ
に起因して、接続孔の位置と配線溝の位置とにずれが生
じた場合においても、接続孔に埋め込む第１の導電材料
と、配線溝に埋め込む第２の導電材料との接触面積を十
分に確保することができ、接触抵抗の上昇を防ぐことが
できる。また、接続孔に埋め込む導電材料と、配線溝お
よび接続孔の上部に埋め込む導電材料とを分けているこ
とにより、接続孔に埋め込む第１の導電材料の信頼性が
不十分であっても、第２の導電材料として配線信頼性に
優れた導電材料を選び、この導電材料を配線溝および接
続孔の上部に埋め込むことができるので、配線信頼性の
高い溝配線を有する半導体装置を得ることができる。
ば、接続孔を配線溝の底面より低い高さまで第１の導電
材料で埋め込み、絶縁膜に配線溝を形成し、接続孔の上
部および配線溝を第２の導電材料で埋め込んでいること
により、リソグラフィ工程におけるマスクの合わせずれ
に起因して、接続孔の位置と配線溝の位置とにずれが生
じた場合においても、接続孔に埋め込む第１の導電材料
と、配線溝に埋め込む第２の導電材料との接触面積を十
分に確保することができ、接触抵抗の上昇を防ぐことが
できる。また、接続孔に埋め込む導電材料と、配線溝お
よび接続孔の上部に埋め込む導電材料とを分けているこ
とにより、接続孔に埋め込む第１の導電材料の信頼性が
不十分であっても、第２の導電材料として配線信頼性に
優れた導電材料を選び、この導電材料を配線溝および接
続孔の上部に埋め込むことができるので、配線信頼性の
高い溝配線を有する半導体装置を得ることができる。
【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図７】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図８】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図９】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１０】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１１】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１２】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１３】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１４】従来の技術におけるデュアルダマシン構造を
説明するための断面図である。
説明するための断面図である。
【図１５】従来の技術におけるデュアルダマシン構造を
説明するための断面図である。
説明するための断面図である。
【図１６】従来の技術におけるデュアルダマシン構造を
説明するための断面図である。
説明するための断面図である。
【図１７】従来の技術における配線および接続孔を示す
平面図である。
平面図である。
【図１８】従来の技術におけるボーダレス接続孔構造を
示す平面図である。
示す平面図である。
【図１９】従来の技術におけるボーダレス接続孔構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図２０】従来の技術におけるボーダレス接続孔構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図２１】従来の技術におけるボーダレス接続孔構造の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図２２】従来の技術におけるボーダレス接続孔構造の
形成方法の問題点を説明するための断面図である。
形成方法の問題点を説明するための断面図である。
【図２３】従来の技術におけるボーダレス接続孔構造の
形成方法の問題点を説明するための断面図である。
形成方法の問題点を説明するための断面図である。
２、７、９・・・層間絶縁膜、３・・・下層配線溝、５
・・・下層溝配線、１０・・・接続孔、１１・・・コン
タクトプラグ、１２・・・上層配線溝、１６、１７・・
・上層溝配線
・・・下層溝配線、１０・・・接続孔、１１・・・コン
タクトプラグ、１２・・・上層配線溝、１６、１７・・
・上層溝配線
Claims (10)
- 【請求項１】 接続孔および配線溝を有し、上記接続孔
および上記配線溝が導電材料で埋め込まれた半導体装置
の製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜に上記接続孔を形成する工程と、 上記接続孔を上記配線溝の底面より低い高さまで第１の
導電材料で埋め込む工程と、 上記接続孔を上記第１の導電材料で埋め込んだ後、上記
絶縁膜に上記配線溝を形成する工程と、 上記接続孔の上部および上記配線溝を第２の導電材料で
埋め込む工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 上記第１の導電材料がタングステン、ア
ルミニウム、アルミニウム合金、銅または銅合金である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 上記第１の導電材料の上記接続孔への埋
め込みを化学気相成長法により行い、上記第２の導電材
料の上記接続孔の上部および上記配線溝への埋め込みを
物理気相成長法により行うようにしたことを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項４】 接続孔および配線溝を有し、上記接続孔
および上記配線溝が導電材料で埋め込まれた半導体装置
の製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜に上記接続孔を形成する工程と、 上記絶縁膜に上記配線溝を形成する工程と、 上記配線溝を形成した後、上記接続孔を上記配線溝の底
面より低い高さまで第１の導電材料で埋め込む工程と、 上記接続孔の上部および上記配線溝を第２の導電材料で
埋め込む工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項５】 上記第１の導電材料がタングステン、ア
ルミニウム、アルミニウム合金、銅または銅合金である
ことを特徴とする請求項４記載の半導体装置の製造方
法。 - 【請求項６】 上記第１の導電材料の上記接続孔への埋
め込みを化学気相成長法により行い、上記第２の導電材
料の上記接続孔の上部および上記配線溝への埋め込みを
物理気相成長法により行うようにしたことを特徴とする
請求項４記載の半導体装置の製造方法。 - 【請求項７】 接続孔および配線溝を有し、上記接続孔
および上記配線溝が導電材料で埋め込まれた半導体装置
において、 第１の導電材料が上記接続孔に上記配線溝の底面より低
い高さまで埋め込まれているとともに、第２の導電材料
が上記接続孔の上部の全体および上記配線溝に埋め込ま
れていることを特徴とする半導体装置。 - 【請求項８】 上記第１の導電材料と上記第２の導電材
料とが互いに異なる組成の材料であることを特徴とする
請求項７記載の半導体装置。 - 【請求項９】 上記第１の導電材料がタングステン、ア
ルミニウム、アルミニウム合金、銅または銅合金である
ことを特徴とする請求項７記載の半導体装置。 - 【請求項１０】 上記第２の導電材料がアルミニウム、
アルミニウム合金、銅、銅合金または銀であることを特
徴とする請求項７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20481997A JPH1154612A (ja) | 1997-07-30 | 1997-07-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20481997A JPH1154612A (ja) | 1997-07-30 | 1997-07-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154612A true JPH1154612A (ja) | 1999-02-26 |
Family
ID=16496915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20481997A Pending JPH1154612A (ja) | 1997-07-30 | 1997-07-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154612A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091682A1 (ja) * | 2006-02-09 | 2007-08-16 | Tokyo Electron Limited | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| JP2013534370A (ja) * | 2010-08-20 | 2013-09-02 | マイクロン テクノロジー， インク． | 半導体構造ならびに導電性材料を開口内に提供するための方法 |
-
1997
- 1997-07-30 JP JP20481997A patent/JPH1154612A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091682A1 (ja) * | 2006-02-09 | 2007-08-16 | Tokyo Electron Limited | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| JP2007214387A (ja) * | 2006-02-09 | 2007-08-23 | Tokyo Electron Ltd | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| US8026176B2 (en) | 2006-02-09 | 2011-09-27 | Tokyo Electron Limited | Film forming method, plasma film forming apparatus and storage medium |
| JP2013534370A (ja) * | 2010-08-20 | 2013-09-02 | マイクロン テクノロジー， インク． | 半導体構造ならびに導電性材料を開口内に提供するための方法 |
| US9177917B2 (en) | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| US10121697B2 (en) | 2010-08-20 | 2018-11-06 | Micron Technology, Inc. | Semiconductor constructions; and methods for providing electrically conductive material within openings |
| US10879113B2 (en) | 2010-08-20 | 2020-12-29 | Micron Technology, Inc. | Semiconductor constructions; and methods for providing electrically conductive material within openings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11682624B2 (en) | Method of forming an interconnect structure having an air gap and structure thereof | |
| US5981377A (en) | Semiconductor device with improved trench interconnected to connection plug mating and method of making same | |
| EP1869700B1 (en) | Interconnect structure and method of fabrication of same | |
| JP4266502B2 (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| JP3870031B2 (ja) | キャパシタ構造およびその製造方法 | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| US6495448B1 (en) | Dual damascene process | |
| US20030064582A1 (en) | Mask layer and interconnect structure for dual damascene semiconductor manufacturing | |
| US20070222076A1 (en) | Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment | |
| JPH10261707A (ja) | 半導体装置の製造方法 | |
| US20170148735A1 (en) | Interconnect Structure for Semiconductor Devices | |
| JP2006019401A (ja) | 半導体装置及びその製造方法 | |
| JPH1154621A (ja) | 半導体装置およびその製造方法 | |
| JPH1154612A (ja) | 半導体装置およびその製造方法 | |
| JP3661362B2 (ja) | 半導体装置の製造方法 | |
| US6403471B1 (en) | Method of forming a dual damascene structure including smoothing the top part of a via | |
| US7662711B2 (en) | Method of forming dual damascene pattern | |
| KR100541012B1 (ko) | 반도체 소자 제조 방법 | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
| JPH11163127A (ja) | 多層配線およびその製造方法 | |
| JP3778508B2 (ja) | 集積回路の製造方法 | |
| KR100784105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060118257A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050106 |
|
| A521 | Written amendment |
Effective date: 20050107 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20060221 Free format text: JAPANESE INTERMEDIATE CODE: A02 |