JP2004221498A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004221498A JP2004221498A JP2003010133A JP2003010133A JP2004221498A JP 2004221498 A JP2004221498 A JP 2004221498A JP 2003010133 A JP2003010133 A JP 2003010133A JP 2003010133 A JP2003010133 A JP 2003010133A JP 2004221498 A JP2004221498 A JP 2004221498A
- Authority
- JP
- Japan
- Prior art keywords
- film
- porous film
- porous
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】配線間容量を低減し、ポーラス膜（層間絶縁膜）に信頼性の高いデュアルダマシン構造の配線を形成する。
【解決手段】半導体基板上の絶縁膜に下層配線を形成する、保護膜を形成し、保護膜に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜、第２非ポーラス膜の多層構造膜を形成する、レジストマスクを用いて多層構造膜をドライエッチングしてビアホール、配線溝を形成する、レジストマスクを除去する、ビアホール底に露出した保護膜を除去する、ビアホール、配線溝にデュアルダマシン構造の上層配線を形成する、工程を含み、第１非ポーラス膜は少なくとも２つの層を有し、第１ポーラス膜側に位置する第１層が保護膜に対してエッチング選択比の高い材料、この第１層より第２ポーラス膜側に位置する第２層がレジストマスクと第２ポーラス膜に対してエッチング選択比の高い材料、からなる積層膜を用いる。
【選択図】 図５
【解決手段】半導体基板上の絶縁膜に下層配線を形成する、保護膜を形成し、保護膜に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜、第２非ポーラス膜の多層構造膜を形成する、レジストマスクを用いて多層構造膜をドライエッチングしてビアホール、配線溝を形成する、レジストマスクを除去する、ビアホール底に露出した保護膜を除去する、ビアホール、配線溝にデュアルダマシン構造の上層配線を形成する、工程を含み、第１非ポーラス膜は少なくとも２つの層を有し、第１ポーラス膜側に位置する第１層が保護膜に対してエッチング選択比の高い材料、この第１層より第２ポーラス膜側に位置する第２層がレジストマスクと第２ポーラス膜に対してエッチング選択比の高い材料、からなる積層膜を用いる。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシンプロセスを用いて多層配線を形成する半導体装置の製造方法および半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高性能化のために配線抵抗と配線間容量を低減する技術が開発されている。配線抵抗を低減する技術の一つには、ダマシンプロセスによる銅配線の形成が知られている。特に、配線とビアプラグを同時に形成する、いわゆるデュアルダマシンプロセスは配線抵抗の低減に非常に有効である。
【０００３】
前記配線は、層間絶縁膜に形成されるため、配線容量の低減には低誘電率の層間絶縁膜が用いられている。最近では、例えば比誘電率２．５以下の低誘電率絶縁膜が求められている。具体的には、多孔質材料膜、すなわちポーラス膜を用いたデュアルダマシンプロセスが開発されている。
【０００４】
しかしながら、ポーラス膜はドライエッチング処理において膜が変質する、非ポーラス膜と比較してエッチングレートが高い、という性質を有する。このため、エッチング制御が非常に困難である。その結果、ポーラス膜からなる層間絶縁膜をデュアルダマシンプロセスに用いた場合、配線形状に加工するエッチング工程において、特に配線の底に位置するポーラス膜部分が変質する。また、ポーラス膜が必要以上にエッチングされることにより、所望の特性を持つ多層配線の形成が困難になる。
【０００５】
前記問題を解決する手段としては、非特許文献１にはビアプラグが位置するポーラス膜と配線が位置するポーラス膜の間にそれらポーラス膜に対してエッチング選択比が高い非ポーラス膜をエッチングストッパ膜として配置する方法が記載されている。このエッチングストッパ膜は、前記ポーラス膜のエッチング制御を容易にし、ポーラス膜の変質を防止する。また、エッチングストッパ膜は前記配線の底に位置するポーラス膜が必要以上にエッチングされるのを保護する。このようなエッチングストッパ膜は、ＳｉＣＨ膜、ＳｉＣＮ膜、有機膜が用いられる。
【０００６】
しかしながら、前記各膜はレジストマスク、またはデュアルダマシン構造の多層配線直下の配線（例えば埋め込み配線）表面に形成されるパッシベーション膜（保護膜）と組成が近似している。このため、レジストマスクの除去工程、ビアホール底の前記パッシベーション膜の除去工程において、前記エッチングストッパ膜もエッチングされ、配線底にポーラス膜が露出して設計寸法のビアプラグを形成することが困難になる。
【０００７】
このようなことから、前記エッチングストッパ膜の厚さを厚くして前記各部材の除去工程の後でもそのエッチングストッパ膜が十分な厚さで残るようにしている。しかしながら、前記エッチングストッパ膜に用いられるＳｉＣＨ膜、ＳｉＣＮ膜、有機膜はポーラス膜に比べて誘電率が高い。このため、厚いエッチングストッパ膜の使用は配線間容量の増大を招く。
【０００８】
【非特許文献１】
‘Ｃｏｐｐｅｒ Ｄｕａｌ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｗｉｔｈ Ｌｏｗ−Ｋ （Ｋｅｆｆ＜ ３．０） Ｄｉｅｌｅｃｔｒｉｃｓ Ｕｓｉｎｇ ＦＬＡＲＥ ａｎｄ Ｏｒｇａｎｏ−Ｓｉｌｉｃａｔｅ Ｈａｒｄ Ｍａｓｋ’ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ （ＩＥＤＭ） １９９９ ｐ．ｐ．６２３
【０００９】
【発明が解決しようとする課題】
本発明は、配線間容量を低減しつつ、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を形成することが可能な半導体装置の製造方法を提供しようとするものである。
【００１０】
本発明は、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を有し、配線間容量を低減した半導体装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
本発明の一態様よると、半導体基板上の絶縁膜に下層配線をその表面の一部が露出するように形成する工程と、
前記下層配線の露出部を含む前記絶縁膜表面に保護膜を形成する工程と
前記保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する工程と、
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する工程と、
前記レジストマスクを除去する工程と、
前記レジストマスクを除去した後に前記ビアホール底に露出した前記保護膜を除去する工程と、
前記ビアホールおよび配線溝に配線材料を埋め込むことにより前記下層配線と接続されるデュアルダマシン構造の上層配線を形成する工程と
を含む半導体装置の製造にあたり、
前記第１非ポーラス膜として、少なくとも２つの層を有し、前記第１ポーラス膜側に位置する第１層が前記保護膜に対してエッチング選択比の高い材料からなり、この第１層より前記第２ポーラス膜側に位置する第２層が前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる積層膜を用いることを特徴とする半導体装置の製造方法が提供される。
【００１２】
また本発明の他の態様によると、半導体基板上の絶縁膜に下層配線をその表面の一部が露出するように形成する工程と、
前記下層配線の露出部を含む前記絶縁膜表面に保護膜を形成する工程と
前記保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する工程と、
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する工程と、
前記ビアホール底に露出した前記保護膜を除去する工程と、
前記保護膜を除去した後に前記レジストマスクを除去する工程と、
前記ビアホールおよび配線溝に配線材料を埋め込むことにより前記下層配線と接続されるデュアルダマシン構造の上層配線を形成する工程と
を含む半導体装置の製造にあたり、
前記第１非ポーラス膜として、少なくとも２つの層を有し、前記第１ポーラス膜側に位置する第１層が前記レジストマスクに対してエッチング選択比の高い材料からなり、この第１層より前記第２ポーラス膜側に位置する第２層が前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる積層膜を用いることを特徴とする半導体装置の製造方法が提供される。
【００１３】
さらに本発明の別の態様によると、半導体基板上に絶縁膜を介して形成された下層配線と、
前記下層配線上を含む前記絶縁膜表面に形成された保護膜と、
前記保護膜表面に少なくとも第１ポーラス膜、第１非ポーラス膜および第２ポーラス膜をこの順序で積層した多層構造膜と、
前記保護膜および多層構造膜に形成され、前記第１非ポーラス膜を境にして前記下層配線と接続されビアプラグ部と、このビアプラグと接続された配線部とを有するデュアルダマシン構造の上層配線と
を備えた半導体装置であって、
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜で、いずれかの層が前記保護膜に対してエッチング選択比の高い材料からなり、前記第１ポーラス膜側に位置する層が前記第２ポーラス膜側に位置する層に対してエッチング選択比の高い材料からなり、かつ前記第２ポーラス膜側に位置する層が前記第２ポーラス膜に対してエッチング選択比の高い材料からなることを特徴とする半導体装置が提供される。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を詳細に説明する。
【００１５】
（第１実施形態）
（第１工程）
半導体基板上の絶縁膜に埋め込み配線（下層配線）をその表面の一部が露出するように形成する。
【００１６】
前記絶縁膜としては、例えばシリコン酸化膜、ボロンリン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラス膜（ＰＳＧ膜）、ＳｉＯＦ、有機スピンオングラス、ポリイミド、ポーラス膜等を用いることができる。
【００１７】
前記埋め込み配線材料としては、例えばＣｕもしくはＣｕ−Ｓｉ合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−Ａｇ合金のようなＣｕ合金、またはＡｌもしくはＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金のようなＡｌ合金等を用いることができる。配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記埋め込み配線を導電性バリア膜で包み込むように前記絶縁膜に形成することが好ましい。前記導電性バリア膜としては、例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等を用いることができる。
【００１８】
前記埋め込み配線は、例えば絶縁膜に配線溝を形成し、この配線溝に配線材料を埋め込んだ後、余剰な配線材料を化学機械研磨（ＣＭＰ）の処理によって除去することにより形成される。
【００１９】
（第２工程）
前記配線の露出部を含む前記絶縁膜表面に保護膜を形成する。つづいて、この保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する。
【００２０】
前記保護膜は、前記第１ポーラス膜を後述するようにエッチングする際、この保護膜直下の埋め込み配線をエッチング雰囲気から遮断する。その結果、前記絶縁膜から露出する埋め込み配線表面の荒れを防止して後述するビアプラグとの電気的接続性を良好にする。また、前記保護膜はこの直上の第１ポーラス膜を後述するようにエッチングする際のエッチングストッパとしての役目をなす。
【００２１】
前記保護膜は、前記第１ポーラス膜に対してエッチング選択比の高い材料からなり、例えばＳｉＣＨ、ＳｉＣＮ、ＳｉＣＯおよびＳｉＮから選ばれる１層または２層の膜から形成される。
【００２２】
前記第１、第２のポーラス膜は、比誘電率が２．５以下の低誘電率であることが好ましく、例えば多孔質メチルシロキサン膜のような多孔質有機シロキサン膜、多孔質無機シロキサン膜または多孔質ポリアリーレンエーテル膜が用いられる。
【００２３】
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜からなる。勿論、３つ以上の層を有する積層膜から第１非ポーラス膜を構成してもよい。第１層は、前記第１ポーラス膜側（下層側）に位置する。この第１層は、前記保護膜に対してエッチング選択比の高い材料からなる。第２層は、この第１層より前記第２ポーラス膜側（上層側）に位置する。この第２層は、多層構造膜を後述するようにエッチングする際の前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。
【００２４】
前記第１層は、例えばポリアリーレンエーテル膜が用いられる。このポリアリーレンエーテル膜は、比誘電率が４．０前後で、窒化膜等の非ポーラス膜に比べて誘電率が低く、配線間容量を低減できるために有用である。
【００２５】
前記第２層は、例えばＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、有機シロキサン膜、または無機シロキサン膜が用いられる。
【００２６】
前記積層膜の総厚さは、配線間容量を低減できるために２０〜５０ｎｍにすることが好ましい。
【００２７】
前記第２非ポーラス膜は、後述するレジストマスクを除去するためのドライエッチング工程および後述する余剰の配線材料を除去するための化学機械研磨（ＣＭＰ）工程においてその下の第２ポーラス膜を保護する役目をなす。この第２非ポーラス膜は、例えば有機シロキサン膜、または無機シロキサン膜が用いられる。
【００２８】
（第３工程）
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する。
【００２９】
前記ビアホールおよび配線溝の形成は、具体的には次に説明する２通りの方法によりなされる。
【００３０】
（１）前記多層構造膜表面にビアホール予定部が開口されたレジストマスクを形成する。第１ドライエッチング処理によって前記レジストマスクから露出する前記多層構造膜を選択的にエッチング除去して底部が前記保護膜まで達するビアホール形状の孔を開口する。
【００３１】
次いで、前記レジストマスクを除去する。前記多層構造膜表面に配線溝予定部が開口されたレジストマスクを形成する。第２ドライエッチング処理によって前記レジストマスクから露出する前記多層構造膜を選択的にエッチング除去する。この時、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層は、前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。このため、前記第２ドライエッチング処理において前記第２層がその下方の第１ポーラス膜に対するエッチングストッパとして作用する。その結果、前記第１ポーラス膜がエッチングされることなく、前記第２非ポーラス膜および第２ポーラス膜のみが配線溝形状に選択的にエッチング除去される。
【００３２】
このような２回のドライエッチング処理により前記第１ポーラス膜および第１非ポーラス膜にビアホールが形成され、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝が形成される。
【００３３】
（２）前記多層構造膜表面に配線溝予定部が開口されたレジストマスクを形成する。第１ドライエッチング処理によって前記レジストマスクから露出する前記多層構造膜を選択的にエッチング除去する。この時、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層は、前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。このため、前記第１ドライエッチング処理において前記第２層がその下方の第１ポーラス膜に対するエッチングストッパとして作用する。その結果、前記第１ポーラス膜がエッチングされることなく、前記第２非ポーラス膜および第２ポーラス膜のみが配線溝形状に選択的にエッチング除去される。
【００３４】
次いで、前記レジストマスクを除去する。この時、配線溝の底に露出した前記第１非ポーラス膜の第２層はエッチングストッパとして作用する。前記配線溝を含む前記多層構造膜表面にビアホール予定部が開口されたレジストマスクを形成する。第２ドライエッチング処理によって前記レジストマスクから露出する第１非ポーラス膜および第１ポーラス膜を選択的にエッチング除去して底部が前記保護膜まで達するビアホールを開口する。
【００３５】
このような２回のドライエッチング処理により前記（１）の方法と同様、前記第１ポーラス膜および第１非ポーラス膜にビアホールが形成され、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝が形成される。
【００３６】
前記２回のドライエッチング処理によるビアホールおよび配線溝の形成において、前記絶縁膜の埋め込み配線の表面は前記保護膜で覆われる。このため、前記埋め込み配線の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線表面の荒れを防ぐことが可能になる。
【００３７】
また、前記２回のドライエッチング処理において第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜が変質、エッチングされるのを防止することが可能になる。
【００３８】
（第４工程）
前記レジストマスクを例えば酸素を含むプラズマ中でドライエッチング処理して除去する。この時、前記配線溝の底に位置する前記第１非ポーラス膜の第２層は、前記レジストマスクに対してエッチング選択比の高い材料からなるため、前記レジストマスクの除去時に前記第２層がエッチングストッパとして作用する。その結果、前記第２層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記レジストマスクが除去される。
【００３９】
前記レジストマスクの除去において、前記絶縁膜の埋め込み配線の表面は前記保護膜で覆われている。このため、前記埋め込み配線の表面がドライエッチング処理のエッチングガス（例えば酸素含有ガス）の雰囲気に曝されるのを防止し、埋め込み配線表面の荒れを防ぐことが可能になる。
【００４０】
（第５工程）
前記ビアホール底に露出した前記保護膜をドライエッチング処理により除去して前記ビアホールの底を前記埋め込み配線と連通させる。この時、前記配線溝の底に位置する前記第１非ポーラス膜は前記第２層より前記第１ポーラス膜側（下層側）に位置し、前記保護膜に対してエッチング選択比の高い材料からなる第１層を有する。このため、前記保護膜の除去時に前記配線溝の底に露出する前記第２層がエッチングされても、その下の第１層がエッチングストッパとして作用する。その結果、前記第１層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記保護膜が選択的に除去される。
【００４１】
前記第４工程および第５工程でのドライエッチング処理において、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜の表面が変質、エッチングされるのを防止することが可能になる。
【００４２】
（第６工程）
前記ビアホールおよび配線溝に配線材料を埋め込み、余剰な配線材料を化学機械研磨処理によって除去することにより前記埋め込み配線と接続されるデュアルダマシン構造の上層配線を形成し、半導体装置を製造する。この時、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、前記第２ポーラス膜の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することが可能になる。なお、ここでの化学機械研磨処理において、配線間容量を低減するため、多層構造膜における前記第２非ポーラス膜が除去されるまで処理を続けることもできる。
【００４３】
前記配線材料としては、例えばＣｕもしくはＣｕ−Ｓｉ合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−Ａｇ合金のようなＣｕ合金、またはＡｌもしくはＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金のようなＡｌ合金等を用いることができる。配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記上層配線を導電性バリア膜で包み込むように前記ビアホールおよび配線溝に形成することが好ましい。前記導電性バリア膜としては、例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等を用いることができる。
【００４４】
前記ビアホールおよび配線溝に前記配線材料を埋め込む方法としては、例えばスパッタ法、メッキ法等を採用することができる。
【００４５】
以上、前述した第１実施形態によれば次のような作用、効果を奏する。
【００４６】
１）配線溝を形成するためのドライエッチング処理において、第１非ポーラス膜の上層の第２層を第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、第２非ポーラス膜および前記第２ポーラス膜をドライエッチングして配線溝を選択的に形成する際、前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００４７】
第１、第２のポーラス膜を層間絶縁膜として用い、これらの層間絶縁膜にビアホールおよび配線溝を形成するために用いられたレジストマスクを除去するためのドライエッチング処理において、前記第１非ポーラス膜の上層の第２層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。また、ビアホールの底に露出する保護膜を除去するためのドライエッチング処理において、前記第１非ポーラス膜の下層の第１層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、前記２つのドライエッチング処理において前記第１ポーラス膜がエッチングガスに曝されるのを防止できるため、前記配線溝の底に位置する前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００４８】
また、レジストマスクおよびビアホールの底に露出する保護膜を除去するためのドライエッチング処理において、第２非ポーラス膜で第２ポーラス膜の表面を覆うことによって、それらドライエッチング処理時のエッチングガスにより前記第２ポーラス膜の表面が変質、エッチングされるのを防止することができる。
【００４９】
さらに、ビアホールおよび配線溝内に配線材料を埋め込み、余剰な配線材料を化学機械研磨処理より除去してデュアルダマシン構造の上層配線を形成する工程において、第２非ポーラス膜で第２ポーラス膜の表面を覆うことによって、前記第２ポーラス膜の表面が直接化学機械研磨処理されるのを防ぐことができるため、その表面の変質、荒れを防止することが可能になる。
【００５０】
したがって、変質され易い脆弱な第１、第２のポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の多層配線が形成された半導体装置を製造することができる。
【００５１】
２）一般に非ポーラス膜は、ポーラス膜より誘電率が高いため、配線間容量の増大を招く。前記第１非ポーラス膜は、前述したエッチング選択比を有する材料からなる第１、第２の層で少なくとも構成することによって、それら第１、第２の層の和である前記第１非ポーラス膜の膜厚がレジストマスクや保護膜の膜厚より薄くても配線溝の底に位置する第１ポーラス膜が露出せず、所望のデュアルダマシン構造の上層配線を形成することができる。したがって、少なくとも前記第１、第２の層の積層膜からなる第１非ポーラス膜はその総厚さを１層の非ポーラス膜をエッチングストッパとして用いる場合に比べて薄くすることができるため、配線間容量を効果的に低減された半導体装置を製造することができる。特に、前記第１非ポーラス膜の第１層を比誘電率が４．０前後と低誘電率のポリアリーレンエーテルで作ることによって、より一層の配線間容量の低減が可能になる。
【００５２】
３）ビアホールおよび配線溝を形成するためのドライエッチング処理において絶縁膜の埋め込み配線の表面を保護膜で覆うことによって、前記埋め込み配線の表面がエッチングガスに曝されるのを防止できる。その結果、前記埋め込み配線表面の荒れを防止できる。
【００５３】
また、前記レジストマスクをドライエッチング処理により除去する際、絶縁膜の埋め込み配線の表面を前記保護膜で覆うことによって、前記埋め込み配線の表面がエッチングガスに曝されるのを防止できる。その結果、前記埋め込み配線表面の荒れを防止できる。
【００５４】
したがって、前記埋め込み配線（下層配線）に対して上層配線のビアプラグが良好に電気的接続された半導体装置を製造することができる。
【００５５】
（第２実施形態）
（第１工程）
半導体基板上の絶縁膜に埋め込み配線（下層配線）をその表面の一部が露出するように形成する。
【００５６】
前記絶縁膜および前記埋め込み配線材料は、前記第１実施形態で説明したのと同様のものが用いられる。前記配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記埋め込み配線を例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜のような導電性バリア膜で包み込むように前記絶縁膜に形成することが好ましい。
【００５７】
前記埋め込み配線は、例えば絶縁膜に配線溝を形成し、この配線溝に配線材料を埋め込んだ後、余剰な配線材料を化学機械研磨（ＣＭＰ）の処理によって除去することにより形成される。
【００５８】
（第２工程）
前記配線の露出部を含む前記絶縁膜表面に保護膜を形成する。つづいて、この保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する。
【００５９】
前記保護膜は、前記第１実施形態で説明したのと同様な役目をなす。
【００６０】
前記保護膜、前記第１、第２のポーラス膜は、前記第１実施形態で説明したのと同様の材料から作られる。
【００６１】
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜からなる。勿論、３つ以上の層を有する積層膜から第１非ポーラス膜を構成してもよい。第１層は、前記第１ポーラス膜側に位置する。この第１層は、後述するレジストマスクに対してエッチング選択比の高い材料からなる。第２層は、前記第１層より前記第２ポーラス膜側（上層側）に位置する。この第２層は、前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。
【００６２】
前記第１層は、例えばＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、有機シロキサン膜、または無機シロキサン膜が用いられる。
【００６３】
前記第２層は、例えばポリアリーレンエーテル膜が用いられる。このポリアリーレンエーテル膜は、比誘電率が４．０前後で、窒化膜等の非ポーラス膜に比べて誘電率が低く、配線間容量を低減できるために有用である。ただし、この第２層直上に位置する前記第２ポーラス膜として多孔質ポリアリーレンエーテル膜を選択すると、それら第２層および第２ポーラス膜との間で十分なエッチング選択比を取ることが困難になる。この場合、前記第２ポーラス膜として多孔質ポリアリーレンエーテル膜以外の例えば多孔質メチルシロキサン膜のような多孔質有機シロキサン膜、多孔質無機シロキサン膜を選択する。
【００６４】
前記積層膜の総厚さは、配線間容量を低減できるために２０〜５０ｎｍにすることが好ましい。
【００６５】
前記第２非ポーラス膜は、前記第１実施形態で説明したのと同様な材料から作られる。
【００６６】
（第３工程）
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する。
【００６７】
前記ビアホールおよび配線溝の形成は、具体的には前記第１実施形態で説明した２通りの方法のうちの（１）の方法によりなされる。これは、前記第１実施形態で説明した（２）の方法によると、配線溝の形成時に使用されたレジストマスクを除去する際に、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層がエッチングガスに曝され、エッチングされる虞があるからである。この方法において、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層は、前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。このため、ドライエッチング処理により配線溝を形成する工程において前記第２層がその下方の第１ポーラス膜に対するエッチングストッパとして作用する。その結果、前記第１ポーラス膜がエッチングされることなく、前記第２ポーラス膜のみが配線溝形状に選択的にエッチング除去される。
【００６８】
前記方法において、２回のドライエッチング処理によるビアホールおよび配線溝の形成時に、前記絶縁膜の埋め込み配線の表面は前記保護膜で覆われる。このため、前記埋め込み配線の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線表面の荒れを防ぐことが可能になる。
【００６９】
また、前記２回のドライエッチング処理において第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜が変質、エッチングされるのを防止することが可能になる。
【００７０】
（第４工程）
前記レジストマスクを残存させた状態で、前記ビアホール底に露出した前記保護膜を除去して前記ビアホールの底を前記埋め込み配線と連通させる。この時、前記配線溝の底に前記第１非ポーラス膜の第２層が露出していても、その第２層は前記保護膜に対してエッチング選択比の高い材料からなるため、前記保護膜の除去時に前記第２層がエッチングストッパとして作用する。その結果、前記第２層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記保護膜が選択的に除去される。
【００７１】
（第５工程）
前記レジストマスクをドライエッチング処理して除去する。この時、前記配線溝の底に位置する前記第１非ポーラス膜は前記第２層より前記第１ポーラス膜側（下層側）に位置し、前記レジストマスクに対してエッチング選択比の高い材料からなる第１層を有する。このため、前記レジストマスクの除去時に前記配線溝の底に露出する前記第２層がエッチングされても、その下の第１層がエッチングストッパとして作用する。その結果、前記第１層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記レジストマスクが除去される。
【００７２】
前記レジストマスクの除去工程でのドライエッチング処理は、窒素、水素、アンモニアおよびこれらの組み合わせから選択されるエッチングガスを用いることが好ましい。このようなドライエッチング処理によって、レジストマスクの除去工程で前記絶縁膜の埋め込み配線表面が荒れるのを防止できる。
【００７３】
すなわち、前記レジストマスクの除去工程では前記ビアホール底に露出した前記保護膜が既に除去され、前記埋め込み配線の表面が露出されている。このため、前記埋め込み配線の表面がエッチングガスの雰囲気に曝されて埋め込み配線表面が荒れる虞がある。このようなことから、窒素、水素、アンモニアまたはこれらを組み合わせたエッチングガスを用いるドライエッチング処理によりレジストマスクの除去を行なうことによって、埋め込み配線表面が荒れるのを防止できる。
【００７４】
前記第４工程および第５工程でのドライエッチング処理において、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜の表面が変質、エッチングされるのを防止することが可能になる。
【００７５】
（第６工程）
前記ビアホールおよび配線溝に配線材料を埋め込み、余剰な配線材料を化学機械研磨処理によって除去することにより前記埋め込み配線と接続されるデュアルダマシン構造の上層配線を形成し、半導体装置を製造する。この時、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、前記第２ポーラス膜の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することが可能になる。なおここでも、多層構造膜における前記第２非ポーラス膜が除去されるまで前記化学機械研磨処理を続けることもできる。
【００７６】
前記配線材料としては、前記記第１実施形態で説明したのと同様の材料が用いられる。前記配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記上層配線を例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜のような導電性バリア膜で包み込むように前記ビアホールおよび配線溝に形成することが好ましい。
【００７７】
前記ビアホールおよび配線溝に前記配線材料を埋め込む方法としては、例えばスパッタ法、メッキ法等を採用することができる。
【００７８】
以上、第２実施形態によれば次のような作用、効果を奏する。
【００７９】
１）配線溝を形成するためのドライエッチング処理において、第１非ポーラス膜の上層の第２層を第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、第２非ポーラス膜および前記第２ポーラス膜をドライエッチングして配線溝を選択的に形成する際、前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００８０】
第１、第２のポーラス膜を層間絶縁膜として用い、これらの層間絶縁膜にビアホールおよび配線溝を形成した後にビアホールの底に露出する保護膜を除去するためのドライエッチング処理において、前記第１非ポーラス膜の上層の第２層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。また、レジストマスクを除去するためのドライエッチング処理において、前記第１非ポーラス膜の下層の第１層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、前記２つのドライエッチング処理において前記第１ポーラス膜がエッチングガスに曝されるのを防止できるため、前記配線溝の底に位置する前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００８１】
また、前述した第１実施形態と同様、レジストマスクおよびビアホールの底に露出する保護膜を除去するためのドライエッチング処理、デュアルダマシン構造の上層配線を形成するための余剰な配線材料の化学機械研磨処理において、第２ポーラス膜の表面の変質、エッチング、荒れを防止することができる。
【００８２】
したがって、変質され易い脆弱な第１、第２のポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の多層配線が形成された半導体装置を製造することができる。
【００８３】
２）前述した第１実施形態の作用、効果の２）項と同様、配線間容量を効果的に低減された半導体装置を製造することができる。特に、前記第１非ポーラス膜の第２層を比誘電率が４．０前後と低誘電率のポリアリーレンエーテルで作ることによって、より一層の配線間容量の低減が可能になる。
【００８４】
３）ビアホールおよび配線溝を形成するためのドライエッチング処理において絶縁膜の埋め込み配線の表面を保護膜で覆うことによって、前記埋め込み配線の表面がエッチングガスに曝されるのを防止できる。その結果、前記埋め込み配線表面の荒れを防止できる。
【００８５】
ビアホール底に露出した保護膜が既に除去され、前記埋め込み配線の表面が露出された状態でのレジストマスクの除去工程において、ドライエッチング処理として窒素、水素、アンモニア、またはこれらを組み合わせたエッチングガスを用いることによって、埋め込み配線表面が荒れるのを防止できる。
【００８６】
したがって、前記埋め込み配線（下層配線）に対して上層配線のビアプラグが良好に電気的接続された半導体装置を製造することができる。
【００８７】
（第３実施形態）
本発明の実施形態に係る半導体装置は、半導体基板に絶縁膜を介して形成され、表面の一部が露出した下層配線を備える。保護膜は、前記配線の露出部を含む前記絶縁膜表面に形成されている。第１ポーラス膜、第１非ポーラス膜および第２ポーラス膜、さらに必要に応じて第２非ポーラス膜は、前記保護膜表面にこの順序で積層され、多層構造膜を構成している。
【００８８】
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜からなる。いずれかの層は、前記保護膜に対してエッチング選択比の高い材料からなる。前記第１ポーラス膜側に位置する下層側の層は、前記第２ポーラス膜側に位置する上層側の層に対してエッチング選択比の高い材料からなる。また、前記第２ポーラス膜側に位置する層は前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。
【００８９】
デュアルダマシン構造の上層配線は、前記多層構造膜および保護膜に形成され、ビアプラグ部および配線部から構成されている。前記ビアプラグ部は、前記第１非ポーラス膜を境にして前記保護膜および第１ポーラス膜のビアホール内に形成され、前記下層配線と接続されている。前記配線部は、前記第１非ポーラス膜を境にして前記第２ポーラス膜および第２非ポーラス膜の配線溝内に形成され、前記ビアプラグ部と接続されている。
【００９０】
前記保護膜、前記第１、第２のポーラス膜、第２非ポーラス膜は、前記第１実施形態で説明したのと同様なから作ることができる。
【００９１】
前記第１非ポーラス膜は、具体的には次のような２つの形態を採用できる。
【００９２】
（１）前記第２ポーラス膜に対してエッチング選択比の高い材料からなる上層をこの上層および前記保護膜に対してエッチング選択比の高い材料からなる下層の上に積層した積層膜。
【００９３】
前記保護膜に対してエッチング選択比の高い材料としては、例えばポリアリーレンエーテル等を挙げられる。
【００９４】
前記第２ポーラス膜に対してエッチング選択比の高い材料としては、例えばＳｉＣＨ、ＳｉＣＮ、ＳｉＣＯ，ＳｉＮ、有機シロキサン、または無機シロキサン等を挙げることができる。
【００９５】
（２）前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる上層をこの上層に対してエッチング選択比の高い材料からなる下層の上に積層した積層膜。
【００９６】
前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料としては、例えばポリアリーレンエーテル等を挙げられる。
【００９７】
前記第上層に対してエッチング選択比の高い材料としては、例えばＳｉＣＨ、ＳｉＣＮ、ＳｉＣＯ，ＳｉＮ、有機シロキサン、または無機シロキサン等を挙げることができる。
【００９８】
以上、第３実施形態によれば変質され易い脆弱な第１、第２のポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の上層配線を有し、かつ第１非ポーラス膜に起因する配線間容量が低減された半導体装置を提供できる。
【００９９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【０１００】
（実施例１）
（第１工程）
図１の（ａ）に示すように半導体基板１上の例えばＳｉＯ２からなる絶縁膜２表面に導電性バリア膜であるＴｉＮ膜３で包み込まれた埋め込み銅配線（下層配線）４を形成した。この埋め込み銅配線４は、表面の一部が露出している。
【０１０１】
（第２工程）
図１の（ｂ）に示すように前記埋め込み銅配線４を含む前記絶縁膜２表面に厚さ５０ｎｍのＳｉＣＮ膜（保護膜）５を形成した後、この保護膜５表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第１ポーラス膜）６を形成した。つづいて、図１の（ｃ）に示すように前記第１ポーラス膜６表面に第１非ポーラス膜７を形成した。この第１非ポーラス膜７は、前記第１ポーラス膜６表面に厚さ３０ｎｍで形成され、前記保護膜５に対してエッチング選択比の高い材料、例えばポリアリーレンエーテルからなる第１層（下層）８と、この第１層８上に厚さ１０ｎｍで積層され、後述するレジストマスクおよび第２ポーラス膜に対してエッチング選択比の高い材料、例えばＳｉＣＨからなる第２層（上層）９との積層膜である。すなわち、前記第１非ポーラス膜７は４０ｎｍの総厚さとした。ひきつづき、図２の（ｄ）に示すように前記第１非ポーラス膜７の第２層９表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第２ポーラス膜）１０を形成した。この後、図２の（ｅ）に示すようにこの第２ポーラス膜１０表面に厚さ２００ｎｍの有機シロキサン膜（第２非ポーラス膜）１１を形成した。このような第１ポーラス膜６、第１非ポーラス膜７、第２ポーラス膜１０および第２非ポーラス膜１１の積層により多層構造膜を形成した。
【０１０２】
（第３工程）
前記多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術によりビアホール予定部が開口されたレジストマスク１２を形成した。つづいて、ドライエッチング処理によって前記レジストマスク１２から露出する前記多層構造膜を選択的にエッチング除去することにより、図３の（ｆ）に示す底部が前記保護膜５まで達するビアホール形状の孔１３を開口した。このドライエッチング処理において、前記第１、第２の非ポーラス膜７，１１、第１、第２のポーラス膜６，１０のエッチング時にはフルオロカーボン系のエッチングガスを用いた。なお、第１、第２のポーラス膜６，１０のエッチング時と、前記第１、第２の非ポーラス膜７，１１のエッチング時とではエッチング条件を変更した。
【０１０３】
次いで、前記レジストマスク１２を酸素プラズマによるドライエッチング処理により除去した。このドライエッチング処理時において、前記第２非ポーラス膜１１によりその下の第２ポーラス膜１０表面を保護することができた。つづいて、前記多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術により配線溝予定部が開口されたレジストマスク１４を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク１４から露出する前記多層構造膜を選択的にエッチング除去した。この時、前記第２ポーラス膜１０側に位置する前記第１非ポーラス膜７の上層の第２層９は、前記レジストマスク１４および前記第２ポーラス膜１０に対してエッチング選択比の高いＳｉＣＨからなる。このため、前記第２ドライエッチング処理において前記第２層９がその下方の第１ポーラス膜６に対するエッチングストッパとして作用した。その結果、前記第１ポーラス膜６がエッチングガスに曝されて変質、エッチングされることなく、前記第２非ポーラス膜１１および第２ポーラス膜１０が配線溝形状に選択的にエッチング除去された。この工程により、図３の（ｇ）に示すように前記第１ポーラス膜６および第１非ポーラス膜７側にビアホール１５が形成され、前記第２ポーラス膜１０および第２非ポーラス膜１１側にこのビアホール１５と連通する配線溝１６が形成された。なお、前記ドライエッチング処理において、前記第２非ポーラス膜１１、第２ポーラス膜１０のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、第２非ポーラス膜１１のエッチング時と第２ポーラス膜１０のエッチング時とではエッチング条件を変更した。
【０１０４】
前記２回のドライエッチング処理によるビアホール１５および配線溝１６の形成において、前記絶縁膜２の埋め込み配線４の表面は前記保護膜５で覆われる。このため、前記埋め込み配線４の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線４表面の荒れを防ぐことができた。
【０１０５】
また、前記２回のドライエッチング処理において第２ポーラス膜１０の表面は第２非ポーラス膜１１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜１０が変質、エッチングされるのを防止することができた。
【０１０６】
（第４工程）
前記レジストマスク１４を酸素プラズマによるドライエッチング処理により除去した。この時、前記配線溝１６の底に露出する前記第１非ポーラス膜７の上層の第２層９は、前記レジストマスク１４に対してエッチング選択比の高いＳｉＣＨからなるため、前記レジストマスク１４の除去時に前記第２層９がエッチングストッパとして作用する。その結果、図４の（ｈ）に示すように前記第２層９を有する前記第１非ポーラス膜７下の第１ポーラス膜６がエッチングガスに曝されて変質、エッチングされることなく、前記レジストマスク１４を除去できた。
【０１０７】
前記レジストマスク１４の除去において、前記絶縁膜２の埋め込み配線４の表面は前記保護膜５で覆われている。このため、前記埋め込み配線４の表面がドライエッチング処理の酸素プラズマに曝されるのを防止し、埋め込み配線４表面の荒れを防ぐことができた。
【０１０８】
（第５工程）
フルオロカーボン系のエッチングガスを用いたドライエッチング処理により前記ビアホール１５底に露出した前記保護膜５を除去した。この時、前記配線溝１６の底に位置する前記第１非ポーラス膜７は前記保護膜５に対してエッチング選択比の高いポリアリーレンエーテルからなる第１層８およびこの第１層８上に積層されたレジストマスクおよび第２ポーラス膜１０に対してエッチング選択比の高いＳｉＣＨからなる第２層９との積層構造を有する。このため、前記保護膜５の除去時に前記配線溝１６の底に露出した前記第２層９がエッチングされるものの、その下の第１層８がエッチングストッパとして作用する。その結果、前記第１層８を有する前記第１非ポーラス膜７下の第１ポーラス膜６が変質、エッチングされることなく、前記保護膜５が選択的に除去された。この工程により、図４の（ｉ）に示すように前記ビアホール１５の底を前記埋め込み配線４と連通させるための窓１７が開口された。
【０１０９】
前記第４工程および第５工程でのドライエッチング処理において、前記第２ポーラス膜１０の表面は第２非ポーラス膜１１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜１０の表面が変質、エッチングされるのを防止できた。
【０１１０】
（第６工程）
前記ビアホール１５および配線溝１６の内面に導電性バリア膜であるＴｉＮ膜を形成した後、スパッタ法とメッキ法によりＣｕ（配線材料）を埋め込んだ。この後、化学機械研磨処理により余剰なＣｕおよび第２非ポーラス膜１１表面のＴｉＮ膜を除去することによって、図５の（ｊ）に示すように前記保護膜５および多層構造膜にデュアルダマシン構造の上層配線を形成して半導体装置を製造した。このデュアルダマシン構造の上層配線は、前記第１非ポーラス膜７を境にして前記保護膜５および前記多層構造膜の第１ポーラス膜６に形成され、前記埋め込み配線（下層配線）４と接続されたビアプラグ部１８と、前記第１非ポーラス膜７を境にして前記第２ポーラス膜１０および第２非ポーラス膜１１に形成され、前記ビアプラグ部１８と接続された配線部１９と、これらビアプラグ部１８，配線部１９を包み込むＴｉＮ膜２０とを有する。
【０１１１】
前記上層配線を形成する際、第２ポーラス膜１０の表面は第２非ポーラス膜１１で覆われているため、前記第２ポーラス膜１０の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することができた。
【０１１２】
このような実施例１によれば、変質され易い脆弱な第１、第２のポーラス膜６，１０からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の上層配線が形成され、かつエッチングストッパとして機能する第１非ポーラス膜７に起因する配線間容量が低減された半導体装置を製造することができた。
【０１１３】
なお、前述した実施例１ではドライエッチング処理によりビアホール形状の孔を開口した後、ドライエッチング処理により配線溝を形成したが、次に説明するように配線溝の形成後にビアホールを開口してもよい。
【０１１４】
すなわち、多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術により配線溝予定部が開口されたレジストマスク２１を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク２１から露出する前記多層構造膜を選択的にエッチング除去した。この時、前記第２ポーラス膜１０側に位置する前記第１非ポーラス膜７の第２層９は、前記レジストマスク２１および前記第２ポーラス膜１０に対してエッチング選択比の高いＳｉＣＨからなる。このため、前記ドライエッチング処理において前記第２層９がその下方の第１ポーラス膜６に対するエッチングストッパとして作用した。その結果、図６の（ａ）に示すように前記第１ポーラス膜６がエッチングガスに曝されて変質、エッチングされることなく、前記第２非ポーラス膜１１および第２ポーラス膜１０のみが選択的にエッチング除去されて配線溝１６が形成された。なお、前記ドライエッチング処理において、前記第２非ポーラス膜１１、第２ポーラス膜１０のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、第２非ポーラス膜１１のエッチング時と第２ポーラス膜１０のエッチング時とではエッチング条件を変更した。
【０１１５】
次いで、前記レジストマスク２１を酸素プラズマによるドライエッチング処理により除去した。このドライエッチング処理時において、前記第１非ポーラス膜７の第２層９がエッチングストッパとして作用するとともに、前記第２非ポーラス膜１１によりその下の第２ポーラス膜１０表面を保護することができた。つづいて、前記配線溝１６を含む前記多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術によりビアホール予定部が開口されたレジストマスク２２を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク２２から露出する前記第１非ポーラス膜７および第１ポーラス膜６を選択的にエッチング除去することにより、図６の（ｂ）に示すように前記第１ポーラス膜６および第１非ポーラス膜７側にビアホール１５、前記第２ポーラス膜１０および第２非ポーラス膜１１側にこのビアホール１５と連通する配線溝１６が形成された。なお、このドライエッチング処理において、前記第１非ポーラス膜７、第１ポーラス膜６のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、前記第１非ポーラス膜７のエッチング時と第１ポーラス膜６のエッチング時とではエッチング条件を変更した。
【０１１６】
（実施例２）
（第１工程）
半導体基板３１上の例えばＳｉＯ２からなる絶縁膜３２表面に導電性バリア膜であるＴｉＮ膜３３で包み込まれた埋め込み銅配線（下層配線）３４を形成した。この埋め込み銅配線４は、表面の一部が露出している。前記埋め込み銅配線３４を含む前記絶縁膜３２表面に厚さ５０ｎｍのＳｉＣＮ膜（保護膜）３５を形成した後、この保護膜３５表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第１ポーラス膜）３６を形成した。つづいて、前記第１ポーラス膜３６表面に第１非ポーラス膜３７を形成した（図７の（ａ）図示）。この第１非ポーラス膜３７は、前記第１ポーラス膜３６表面に厚さ１０ｎｍで形成され、レジストマスクに対してエッチング選択比の高い材料、例えばＳｉＣＨからなる第１層（下層）３８と、この第１層３８上に厚さ３０ｎｍで積層され前記保護膜３５および後述する第２ポーラス膜に対してエッチング選択比の高い材料、例えばポリアリーレンエーテルからなる第２層（上層）３９との積層膜である。すなわち、前記第１非ポーラス膜３７は４０ｎｍの総厚さとした。
【０１１７】
次いで、前記第１非ポーラス膜３７の第２層３９表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第２ポーラス膜）４０を形成した。この後、この第２ポーラス膜４０表面に厚さ２００ｎｍの有機シロキサン膜（第２非ポーラス膜）４１を形成した（図７の（ｂ）図示）。このような第１ポーラス膜３６、第１非ポーラス膜３７、第２ポーラス膜４０および第２非ポーラス膜４１の積層により多層構造膜を形成した。
【０１１８】
（第２工程）
前記多層構造膜の第２非ポーラス膜４１表面にフォトエッチング技術によりビアホール予定部が開口されたレジストマスク４２を形成した。つづいて、ドライエッチング処理によって前記レジストマスク４２から露出する前記多層構造膜を選択的にエッチング除去することにより、図８の（ｃ）に示すように底部が前記保護膜３５まで達するビアホール形状の孔４３を開口した。このドライエッチング処理において、前記第１、第２の非ポーラス膜３７，４１、第１、第２のポーラス膜３６，４０のエッチング時にはフルオロカーボン系のエッチングガスを用いた。なお、前記第１、第２の非ポーラス膜３７，４１のエッチング時と第１、第２のポーラス膜３６，４０のエッチング時とではエッチング条件を変更した。
【０１１９】
次いで、前記レジストマスク４２を酸素プラズマによるドライエッチング処理により除去した。このドライエッチング処理時において、前記第２非ポーラス膜４１によりその下の第２ポーラス膜４０表面を保護することができた。つづいて、前記多層構造膜の第２非ポーラス膜４１表面にフォトエッチング技術により配線溝予定部が開口されたレジストマスク４４を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク４４から露出する前記多層構造膜を選択的にエッチング除去した。この時、前記第２ポーラス膜４０側に位置する前記第１非ポーラス膜３７の上層の第２層３９は、前記保護膜３５および第２ポーラス膜４０に対してエッチング選択比の高いポリアリーレンエーテルからなる。このため、前記ドライエッチング処理において前記第２層３９がその下方の第１ポーラス膜３６に対するエッチングストッパとして作用した。その結果、前記第１ポーラス膜３６がエッチングガスに曝されて変質、エッチングされることなく、前記第２非ポーラス膜４１および第２ポーラス膜４０が配線溝形状に選択的にエッチング除去された。この工程により、図８の（ｄ）に示すように前記第１ポーラス膜３６および第１非ポーラス膜３７にビアホール４５、前記第２ポーラス膜４０および第２非ポーラス膜４１にこのビアホール４５と連通する配線溝４６が形成された。なお、前記ドライエッチング処理において、前記第２非ポーラス膜４１、第２ポーラス膜４０のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、第２非ポーラス膜４１のエッチング時と第２ポーラス膜４０のエッチング時とではエッチング条件を変更した。
【０１２０】
前記２回のドライエッチング処理によるビアホール４５および配線溝４６の形成において、前記絶縁膜３２の埋め込み配線３４の表面は前記保護膜３５で覆われる。このため、前記埋め込み配線３４の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線３４表面の荒れを防ぐことができた。
【０１２１】
また、前記２回のドライエッチング処理において第２ポーラス膜４０の表面は第２非ポーラス膜４１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜４０が変質、エッチングされるのを防止することができた。
【０１２２】
（第３工程）
前記レジストマスク４４を残した状態で、フルオロカーボン系のエッチングガスを用いたドライエッチング処理により前記ビアホール４５底に露出した前記保護膜３５を除去した。この時、前記配線溝４６の底に位置する前記第１非ポーラス膜３７はレジストマスクに対してエッチング選択比の高いＳｉＣＨからなる第１層（下層）３８と、この第１層３８上に積層され、前記保護膜３５および第２ポーラス膜４０に対してエッチング選択比の高いポリアリーレンエーテルからなる第２層（上層）３９との積層構造を有する。このため、前記保護膜３５の除去時に前記第２層３９がエッチングストッパとして作用する。その結果、前記第２層３９を有する前記第１非ポーラス膜３７下の第１ポーラス膜３６が変質、エッチングされることなく、前記保護膜３５が選択的に除去され、図９の（ｅ）に示すように前記ビアホール４５の底を前記埋め込み配線３４と連通させるための窓４７が開口された。
【０１２３】
（第４工程）
前記レジストマスク４４をアンモニア１００体積％からなるエッチングガスを用いるドライエッチング処理により除去した。この時、前記配線溝４６の底に露出する前記第１非ポーラス膜３７の第１層３８は、前記レジストマスク４４に対してエッチング選択比の高いＳｉＣＨからなるため、前記レジストマスク４４の除去時に前記配線溝４６の底に露出する上層の第２層３９がエッチングされるものの、下層の第１層３８がエッチングストッパとして作用する。その結果、図９の（ｆ）に示すように前記第１層３８を有する前記第１非ポーラス膜３７下の第１ポーラス膜３６がエッチングガスに曝されて変質、エッチングされることなく、前記レジストマスク４４を除去できた。
【０１２４】
なお、前記アンモニアからなるエッチングガスを用いるドライエッチング処理により前記レジストマスク４４を除去することによって、前記第３工程で開口した窓４７から露出した埋め込み配線３４の表面の荒れを防ぐことができた。
【０１２５】
前記第３工程および第４工程でのドライエッチング処理において、前記第２ポーラス膜４０の表面は第２非ポーラス膜４１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜４０の表面が変質、エッチングされるのを防止できた。
【０１２６】
（第５工程）
前記ビアホール４５および配線溝４６の内面に導電性バリア膜であるＴｉＮ膜を形成した後、スパッタ法とメッキ法によりＣｕ（配線材料）を埋め込んだ。この後、化学機械研磨処理により余剰なＣｕおよび第２非ポーラス膜４１表面のＴｉＮ膜を除去することによって、図１０の（ｇ）に示すように前記保護膜３５および多層構造膜にデュアルダマシン構造の上層配線を形成して半導体装置の製造した。このデュアルダマシン構造の上層配線は、前記第１非ポーラス膜３７を境にして前記保護膜３５および前記多層構造膜の第１ポーラス膜３６に形成され、前記埋め込み配線（下層配線）３４と接続されたビアプラグ部４８と、前記第１非ポーラス膜３７を境にして前記第２ポーラス膜４０および第２非ポーラス膜４１に形成され、前記ビアプラグ部４８と接続された配線部４９と、これらビアプラグ部４８，配線部４９を包み込むＴｉＮ膜５０とを有する。
【０１２７】
前記多層配線を形成する際、第２ポーラス膜４０の表面は第２非ポーラス膜４１で覆われているため、前記第２ポーラス膜４０の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することができた。
【０１２８】
このような実施例２によれば、変質され易い脆弱な第１、第２のポーラス膜３６，４０からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の上層配線が形成され、かつエッチングストッパとして機能する第１非ポーラス膜３７に起因する配線間容量が低減された半導体装置を製造することができた。
【０１２９】
なお、前記実施例１，２では単層の保護膜および第２非ポーラス膜を用いたが、異なる２種類以上の積層膜であってもよい。
【０１３０】
さらに、前記実施例１，２では第１非ポーラス膜は２層構造にしたが、３層以上の積層構造であってもよい。ただし、中間ストッパ膜を構成する第１非ポーラス膜の膜数増加は、中間ストッパ膜の膜厚の増加による配線間容量の増加、中間ストッパ膜形成と上層配線形状の加工における工程数の増加、中間ストッパ膜間の界面制御の複雑化を伴うため、中間ストッパ膜を構成する第１非ポーラス膜の膜数は少ない方が望ましい。
【０１３１】
【発明の効果】
以上詳述したように本発明によれば、配線間容量を低減しつつ、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を形成することが可能な半導体装置の製造方法を提供できる。
【０１３２】
本発明によれば、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を有し、配線間容量を低減した半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図２】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図３】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図４】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図５】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図６】本発明の実施例１における別のビアホールおよび配線溝の形成工程を示す断面図。
【図７】本発明の実施例２における半導体装置の製造工程を示す断面図。
【図８】本発明の実施例２における半導体装置の製造工程を示す断面図。
【図９】本発明の実施例２における半導体装置の製造工程を示す断面図。
【図１０】本発明の実施例２における半導体装置の製造工程を示す断面図。
【符号の説明】
１，３１…半導体基板、２，３２…絶縁膜、４，３４…埋め込み配線、５，３５…保護膜（ＳｉＣＮ膜）、６，３６…第１ポーラス膜（多孔質有機シロキサン膜）、７，３７…第１非ポーラス膜、８…第１層（ポリアリーレンエーテル）、９…第２層（ＳｉＣＨ）、１０，４０…第２ポーラス膜（多孔質有機シロキサン膜）、１１，４１…第２非ポーラス膜（有機シロキサン膜）、１２、１４、２１、２２，４２，４３…レジストマスク、１５，４５…ビアホ−ル、１６，４６…配線溝、１８，４８…ビアプラグ部、１９，４９…配線部、３８…第１層（ＳｉＣＨ）、３９…第２層（ポリアリーレンエーテル）。
【発明の属する技術分野】
本発明は、デュアルダマシンプロセスを用いて多層配線を形成する半導体装置の製造方法および半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高性能化のために配線抵抗と配線間容量を低減する技術が開発されている。配線抵抗を低減する技術の一つには、ダマシンプロセスによる銅配線の形成が知られている。特に、配線とビアプラグを同時に形成する、いわゆるデュアルダマシンプロセスは配線抵抗の低減に非常に有効である。
【０００３】
前記配線は、層間絶縁膜に形成されるため、配線容量の低減には低誘電率の層間絶縁膜が用いられている。最近では、例えば比誘電率２．５以下の低誘電率絶縁膜が求められている。具体的には、多孔質材料膜、すなわちポーラス膜を用いたデュアルダマシンプロセスが開発されている。
【０００４】
しかしながら、ポーラス膜はドライエッチング処理において膜が変質する、非ポーラス膜と比較してエッチングレートが高い、という性質を有する。このため、エッチング制御が非常に困難である。その結果、ポーラス膜からなる層間絶縁膜をデュアルダマシンプロセスに用いた場合、配線形状に加工するエッチング工程において、特に配線の底に位置するポーラス膜部分が変質する。また、ポーラス膜が必要以上にエッチングされることにより、所望の特性を持つ多層配線の形成が困難になる。
【０００５】
前記問題を解決する手段としては、非特許文献１にはビアプラグが位置するポーラス膜と配線が位置するポーラス膜の間にそれらポーラス膜に対してエッチング選択比が高い非ポーラス膜をエッチングストッパ膜として配置する方法が記載されている。このエッチングストッパ膜は、前記ポーラス膜のエッチング制御を容易にし、ポーラス膜の変質を防止する。また、エッチングストッパ膜は前記配線の底に位置するポーラス膜が必要以上にエッチングされるのを保護する。このようなエッチングストッパ膜は、ＳｉＣＨ膜、ＳｉＣＮ膜、有機膜が用いられる。
【０００６】
しかしながら、前記各膜はレジストマスク、またはデュアルダマシン構造の多層配線直下の配線（例えば埋め込み配線）表面に形成されるパッシベーション膜（保護膜）と組成が近似している。このため、レジストマスクの除去工程、ビアホール底の前記パッシベーション膜の除去工程において、前記エッチングストッパ膜もエッチングされ、配線底にポーラス膜が露出して設計寸法のビアプラグを形成することが困難になる。
【０００７】
このようなことから、前記エッチングストッパ膜の厚さを厚くして前記各部材の除去工程の後でもそのエッチングストッパ膜が十分な厚さで残るようにしている。しかしながら、前記エッチングストッパ膜に用いられるＳｉＣＨ膜、ＳｉＣＮ膜、有機膜はポーラス膜に比べて誘電率が高い。このため、厚いエッチングストッパ膜の使用は配線間容量の増大を招く。
【０００８】
【非特許文献１】
‘Ｃｏｐｐｅｒ Ｄｕａｌ Ｄａｍａｓｃｅｎｅ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｗｉｔｈ Ｌｏｗ−Ｋ （Ｋｅｆｆ＜ ３．０） Ｄｉｅｌｅｃｔｒｉｃｓ Ｕｓｉｎｇ ＦＬＡＲＥ ａｎｄ Ｏｒｇａｎｏ−Ｓｉｌｉｃａｔｅ Ｈａｒｄ Ｍａｓｋ’ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ （ＩＥＤＭ） １９９９ ｐ．ｐ．６２３
【０００９】
【発明が解決しようとする課題】
本発明は、配線間容量を低減しつつ、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を形成することが可能な半導体装置の製造方法を提供しようとするものである。
【００１０】
本発明は、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を有し、配線間容量を低減した半導体装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
本発明の一態様よると、半導体基板上の絶縁膜に下層配線をその表面の一部が露出するように形成する工程と、
前記下層配線の露出部を含む前記絶縁膜表面に保護膜を形成する工程と
前記保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する工程と、
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する工程と、
前記レジストマスクを除去する工程と、
前記レジストマスクを除去した後に前記ビアホール底に露出した前記保護膜を除去する工程と、
前記ビアホールおよび配線溝に配線材料を埋め込むことにより前記下層配線と接続されるデュアルダマシン構造の上層配線を形成する工程と
を含む半導体装置の製造にあたり、
前記第１非ポーラス膜として、少なくとも２つの層を有し、前記第１ポーラス膜側に位置する第１層が前記保護膜に対してエッチング選択比の高い材料からなり、この第１層より前記第２ポーラス膜側に位置する第２層が前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる積層膜を用いることを特徴とする半導体装置の製造方法が提供される。
【００１２】
また本発明の他の態様によると、半導体基板上の絶縁膜に下層配線をその表面の一部が露出するように形成する工程と、
前記下層配線の露出部を含む前記絶縁膜表面に保護膜を形成する工程と
前記保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する工程と、
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する工程と、
前記ビアホール底に露出した前記保護膜を除去する工程と、
前記保護膜を除去した後に前記レジストマスクを除去する工程と、
前記ビアホールおよび配線溝に配線材料を埋め込むことにより前記下層配線と接続されるデュアルダマシン構造の上層配線を形成する工程と
を含む半導体装置の製造にあたり、
前記第１非ポーラス膜として、少なくとも２つの層を有し、前記第１ポーラス膜側に位置する第１層が前記レジストマスクに対してエッチング選択比の高い材料からなり、この第１層より前記第２ポーラス膜側に位置する第２層が前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる積層膜を用いることを特徴とする半導体装置の製造方法が提供される。
【００１３】
さらに本発明の別の態様によると、半導体基板上に絶縁膜を介して形成された下層配線と、
前記下層配線上を含む前記絶縁膜表面に形成された保護膜と、
前記保護膜表面に少なくとも第１ポーラス膜、第１非ポーラス膜および第２ポーラス膜をこの順序で積層した多層構造膜と、
前記保護膜および多層構造膜に形成され、前記第１非ポーラス膜を境にして前記下層配線と接続されビアプラグ部と、このビアプラグと接続された配線部とを有するデュアルダマシン構造の上層配線と
を備えた半導体装置であって、
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜で、いずれかの層が前記保護膜に対してエッチング選択比の高い材料からなり、前記第１ポーラス膜側に位置する層が前記第２ポーラス膜側に位置する層に対してエッチング選択比の高い材料からなり、かつ前記第２ポーラス膜側に位置する層が前記第２ポーラス膜に対してエッチング選択比の高い材料からなることを特徴とする半導体装置が提供される。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を詳細に説明する。
【００１５】
（第１実施形態）
（第１工程）
半導体基板上の絶縁膜に埋め込み配線（下層配線）をその表面の一部が露出するように形成する。
【００１６】
前記絶縁膜としては、例えばシリコン酸化膜、ボロンリン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラス膜（ＰＳＧ膜）、ＳｉＯＦ、有機スピンオングラス、ポリイミド、ポーラス膜等を用いることができる。
【００１７】
前記埋め込み配線材料としては、例えばＣｕもしくはＣｕ−Ｓｉ合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−Ａｇ合金のようなＣｕ合金、またはＡｌもしくはＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金のようなＡｌ合金等を用いることができる。配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記埋め込み配線を導電性バリア膜で包み込むように前記絶縁膜に形成することが好ましい。前記導電性バリア膜としては、例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等を用いることができる。
【００１８】
前記埋め込み配線は、例えば絶縁膜に配線溝を形成し、この配線溝に配線材料を埋め込んだ後、余剰な配線材料を化学機械研磨（ＣＭＰ）の処理によって除去することにより形成される。
【００１９】
（第２工程）
前記配線の露出部を含む前記絶縁膜表面に保護膜を形成する。つづいて、この保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する。
【００２０】
前記保護膜は、前記第１ポーラス膜を後述するようにエッチングする際、この保護膜直下の埋め込み配線をエッチング雰囲気から遮断する。その結果、前記絶縁膜から露出する埋め込み配線表面の荒れを防止して後述するビアプラグとの電気的接続性を良好にする。また、前記保護膜はこの直上の第１ポーラス膜を後述するようにエッチングする際のエッチングストッパとしての役目をなす。
【００２１】
前記保護膜は、前記第１ポーラス膜に対してエッチング選択比の高い材料からなり、例えばＳｉＣＨ、ＳｉＣＮ、ＳｉＣＯおよびＳｉＮから選ばれる１層または２層の膜から形成される。
【００２２】
前記第１、第２のポーラス膜は、比誘電率が２．５以下の低誘電率であることが好ましく、例えば多孔質メチルシロキサン膜のような多孔質有機シロキサン膜、多孔質無機シロキサン膜または多孔質ポリアリーレンエーテル膜が用いられる。
【００２３】
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜からなる。勿論、３つ以上の層を有する積層膜から第１非ポーラス膜を構成してもよい。第１層は、前記第１ポーラス膜側（下層側）に位置する。この第１層は、前記保護膜に対してエッチング選択比の高い材料からなる。第２層は、この第１層より前記第２ポーラス膜側（上層側）に位置する。この第２層は、多層構造膜を後述するようにエッチングする際の前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。
【００２４】
前記第１層は、例えばポリアリーレンエーテル膜が用いられる。このポリアリーレンエーテル膜は、比誘電率が４．０前後で、窒化膜等の非ポーラス膜に比べて誘電率が低く、配線間容量を低減できるために有用である。
【００２５】
前記第２層は、例えばＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、有機シロキサン膜、または無機シロキサン膜が用いられる。
【００２６】
前記積層膜の総厚さは、配線間容量を低減できるために２０〜５０ｎｍにすることが好ましい。
【００２７】
前記第２非ポーラス膜は、後述するレジストマスクを除去するためのドライエッチング工程および後述する余剰の配線材料を除去するための化学機械研磨（ＣＭＰ）工程においてその下の第２ポーラス膜を保護する役目をなす。この第２非ポーラス膜は、例えば有機シロキサン膜、または無機シロキサン膜が用いられる。
【００２８】
（第３工程）
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する。
【００２９】
前記ビアホールおよび配線溝の形成は、具体的には次に説明する２通りの方法によりなされる。
【００３０】
（１）前記多層構造膜表面にビアホール予定部が開口されたレジストマスクを形成する。第１ドライエッチング処理によって前記レジストマスクから露出する前記多層構造膜を選択的にエッチング除去して底部が前記保護膜まで達するビアホール形状の孔を開口する。
【００３１】
次いで、前記レジストマスクを除去する。前記多層構造膜表面に配線溝予定部が開口されたレジストマスクを形成する。第２ドライエッチング処理によって前記レジストマスクから露出する前記多層構造膜を選択的にエッチング除去する。この時、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層は、前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。このため、前記第２ドライエッチング処理において前記第２層がその下方の第１ポーラス膜に対するエッチングストッパとして作用する。その結果、前記第１ポーラス膜がエッチングされることなく、前記第２非ポーラス膜および第２ポーラス膜のみが配線溝形状に選択的にエッチング除去される。
【００３２】
このような２回のドライエッチング処理により前記第１ポーラス膜および第１非ポーラス膜にビアホールが形成され、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝が形成される。
【００３３】
（２）前記多層構造膜表面に配線溝予定部が開口されたレジストマスクを形成する。第１ドライエッチング処理によって前記レジストマスクから露出する前記多層構造膜を選択的にエッチング除去する。この時、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層は、前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。このため、前記第１ドライエッチング処理において前記第２層がその下方の第１ポーラス膜に対するエッチングストッパとして作用する。その結果、前記第１ポーラス膜がエッチングされることなく、前記第２非ポーラス膜および第２ポーラス膜のみが配線溝形状に選択的にエッチング除去される。
【００３４】
次いで、前記レジストマスクを除去する。この時、配線溝の底に露出した前記第１非ポーラス膜の第２層はエッチングストッパとして作用する。前記配線溝を含む前記多層構造膜表面にビアホール予定部が開口されたレジストマスクを形成する。第２ドライエッチング処理によって前記レジストマスクから露出する第１非ポーラス膜および第１ポーラス膜を選択的にエッチング除去して底部が前記保護膜まで達するビアホールを開口する。
【００３５】
このような２回のドライエッチング処理により前記（１）の方法と同様、前記第１ポーラス膜および第１非ポーラス膜にビアホールが形成され、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝が形成される。
【００３６】
前記２回のドライエッチング処理によるビアホールおよび配線溝の形成において、前記絶縁膜の埋め込み配線の表面は前記保護膜で覆われる。このため、前記埋め込み配線の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線表面の荒れを防ぐことが可能になる。
【００３７】
また、前記２回のドライエッチング処理において第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜が変質、エッチングされるのを防止することが可能になる。
【００３８】
（第４工程）
前記レジストマスクを例えば酸素を含むプラズマ中でドライエッチング処理して除去する。この時、前記配線溝の底に位置する前記第１非ポーラス膜の第２層は、前記レジストマスクに対してエッチング選択比の高い材料からなるため、前記レジストマスクの除去時に前記第２層がエッチングストッパとして作用する。その結果、前記第２層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記レジストマスクが除去される。
【００３９】
前記レジストマスクの除去において、前記絶縁膜の埋め込み配線の表面は前記保護膜で覆われている。このため、前記埋め込み配線の表面がドライエッチング処理のエッチングガス（例えば酸素含有ガス）の雰囲気に曝されるのを防止し、埋め込み配線表面の荒れを防ぐことが可能になる。
【００４０】
（第５工程）
前記ビアホール底に露出した前記保護膜をドライエッチング処理により除去して前記ビアホールの底を前記埋め込み配線と連通させる。この時、前記配線溝の底に位置する前記第１非ポーラス膜は前記第２層より前記第１ポーラス膜側（下層側）に位置し、前記保護膜に対してエッチング選択比の高い材料からなる第１層を有する。このため、前記保護膜の除去時に前記配線溝の底に露出する前記第２層がエッチングされても、その下の第１層がエッチングストッパとして作用する。その結果、前記第１層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記保護膜が選択的に除去される。
【００４１】
前記第４工程および第５工程でのドライエッチング処理において、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜の表面が変質、エッチングされるのを防止することが可能になる。
【００４２】
（第６工程）
前記ビアホールおよび配線溝に配線材料を埋め込み、余剰な配線材料を化学機械研磨処理によって除去することにより前記埋め込み配線と接続されるデュアルダマシン構造の上層配線を形成し、半導体装置を製造する。この時、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、前記第２ポーラス膜の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することが可能になる。なお、ここでの化学機械研磨処理において、配線間容量を低減するため、多層構造膜における前記第２非ポーラス膜が除去されるまで処理を続けることもできる。
【００４３】
前記配線材料としては、例えばＣｕもしくはＣｕ−Ｓｉ合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−Ａｇ合金のようなＣｕ合金、またはＡｌもしくはＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金のようなＡｌ合金等を用いることができる。配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記上層配線を導電性バリア膜で包み込むように前記ビアホールおよび配線溝に形成することが好ましい。前記導電性バリア膜としては、例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等を用いることができる。
【００４４】
前記ビアホールおよび配線溝に前記配線材料を埋め込む方法としては、例えばスパッタ法、メッキ法等を採用することができる。
【００４５】
以上、前述した第１実施形態によれば次のような作用、効果を奏する。
【００４６】
１）配線溝を形成するためのドライエッチング処理において、第１非ポーラス膜の上層の第２層を第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、第２非ポーラス膜および前記第２ポーラス膜をドライエッチングして配線溝を選択的に形成する際、前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００４７】
第１、第２のポーラス膜を層間絶縁膜として用い、これらの層間絶縁膜にビアホールおよび配線溝を形成するために用いられたレジストマスクを除去するためのドライエッチング処理において、前記第１非ポーラス膜の上層の第２層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。また、ビアホールの底に露出する保護膜を除去するためのドライエッチング処理において、前記第１非ポーラス膜の下層の第１層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、前記２つのドライエッチング処理において前記第１ポーラス膜がエッチングガスに曝されるのを防止できるため、前記配線溝の底に位置する前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００４８】
また、レジストマスクおよびビアホールの底に露出する保護膜を除去するためのドライエッチング処理において、第２非ポーラス膜で第２ポーラス膜の表面を覆うことによって、それらドライエッチング処理時のエッチングガスにより前記第２ポーラス膜の表面が変質、エッチングされるのを防止することができる。
【００４９】
さらに、ビアホールおよび配線溝内に配線材料を埋め込み、余剰な配線材料を化学機械研磨処理より除去してデュアルダマシン構造の上層配線を形成する工程において、第２非ポーラス膜で第２ポーラス膜の表面を覆うことによって、前記第２ポーラス膜の表面が直接化学機械研磨処理されるのを防ぐことができるため、その表面の変質、荒れを防止することが可能になる。
【００５０】
したがって、変質され易い脆弱な第１、第２のポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の多層配線が形成された半導体装置を製造することができる。
【００５１】
２）一般に非ポーラス膜は、ポーラス膜より誘電率が高いため、配線間容量の増大を招く。前記第１非ポーラス膜は、前述したエッチング選択比を有する材料からなる第１、第２の層で少なくとも構成することによって、それら第１、第２の層の和である前記第１非ポーラス膜の膜厚がレジストマスクや保護膜の膜厚より薄くても配線溝の底に位置する第１ポーラス膜が露出せず、所望のデュアルダマシン構造の上層配線を形成することができる。したがって、少なくとも前記第１、第２の層の積層膜からなる第１非ポーラス膜はその総厚さを１層の非ポーラス膜をエッチングストッパとして用いる場合に比べて薄くすることができるため、配線間容量を効果的に低減された半導体装置を製造することができる。特に、前記第１非ポーラス膜の第１層を比誘電率が４．０前後と低誘電率のポリアリーレンエーテルで作ることによって、より一層の配線間容量の低減が可能になる。
【００５２】
３）ビアホールおよび配線溝を形成するためのドライエッチング処理において絶縁膜の埋め込み配線の表面を保護膜で覆うことによって、前記埋め込み配線の表面がエッチングガスに曝されるのを防止できる。その結果、前記埋め込み配線表面の荒れを防止できる。
【００５３】
また、前記レジストマスクをドライエッチング処理により除去する際、絶縁膜の埋め込み配線の表面を前記保護膜で覆うことによって、前記埋め込み配線の表面がエッチングガスに曝されるのを防止できる。その結果、前記埋め込み配線表面の荒れを防止できる。
【００５４】
したがって、前記埋め込み配線（下層配線）に対して上層配線のビアプラグが良好に電気的接続された半導体装置を製造することができる。
【００５５】
（第２実施形態）
（第１工程）
半導体基板上の絶縁膜に埋め込み配線（下層配線）をその表面の一部が露出するように形成する。
【００５６】
前記絶縁膜および前記埋め込み配線材料は、前記第１実施形態で説明したのと同様のものが用いられる。前記配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記埋め込み配線を例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜のような導電性バリア膜で包み込むように前記絶縁膜に形成することが好ましい。
【００５７】
前記埋め込み配線は、例えば絶縁膜に配線溝を形成し、この配線溝に配線材料を埋め込んだ後、余剰な配線材料を化学機械研磨（ＣＭＰ）の処理によって除去することにより形成される。
【００５８】
（第２工程）
前記配線の露出部を含む前記絶縁膜表面に保護膜を形成する。つづいて、この保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する。
【００５９】
前記保護膜は、前記第１実施形態で説明したのと同様な役目をなす。
【００６０】
前記保護膜、前記第１、第２のポーラス膜は、前記第１実施形態で説明したのと同様の材料から作られる。
【００６１】
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜からなる。勿論、３つ以上の層を有する積層膜から第１非ポーラス膜を構成してもよい。第１層は、前記第１ポーラス膜側に位置する。この第１層は、後述するレジストマスクに対してエッチング選択比の高い材料からなる。第２層は、前記第１層より前記第２ポーラス膜側（上層側）に位置する。この第２層は、前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。
【００６２】
前記第１層は、例えばＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、有機シロキサン膜、または無機シロキサン膜が用いられる。
【００６３】
前記第２層は、例えばポリアリーレンエーテル膜が用いられる。このポリアリーレンエーテル膜は、比誘電率が４．０前後で、窒化膜等の非ポーラス膜に比べて誘電率が低く、配線間容量を低減できるために有用である。ただし、この第２層直上に位置する前記第２ポーラス膜として多孔質ポリアリーレンエーテル膜を選択すると、それら第２層および第２ポーラス膜との間で十分なエッチング選択比を取ることが困難になる。この場合、前記第２ポーラス膜として多孔質ポリアリーレンエーテル膜以外の例えば多孔質メチルシロキサン膜のような多孔質有機シロキサン膜、多孔質無機シロキサン膜を選択する。
【００６４】
前記積層膜の総厚さは、配線間容量を低減できるために２０〜５０ｎｍにすることが好ましい。
【００６５】
前記第２非ポーラス膜は、前記第１実施形態で説明したのと同様な材料から作られる。
【００６６】
（第３工程）
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する。
【００６７】
前記ビアホールおよび配線溝の形成は、具体的には前記第１実施形態で説明した２通りの方法のうちの（１）の方法によりなされる。これは、前記第１実施形態で説明した（２）の方法によると、配線溝の形成時に使用されたレジストマスクを除去する際に、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層がエッチングガスに曝され、エッチングされる虞があるからである。この方法において、前記第２ポーラス膜側に位置する前記第１非ポーラス膜の第２層は、前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。このため、ドライエッチング処理により配線溝を形成する工程において前記第２層がその下方の第１ポーラス膜に対するエッチングストッパとして作用する。その結果、前記第１ポーラス膜がエッチングされることなく、前記第２ポーラス膜のみが配線溝形状に選択的にエッチング除去される。
【００６８】
前記方法において、２回のドライエッチング処理によるビアホールおよび配線溝の形成時に、前記絶縁膜の埋め込み配線の表面は前記保護膜で覆われる。このため、前記埋め込み配線の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線表面の荒れを防ぐことが可能になる。
【００６９】
また、前記２回のドライエッチング処理において第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜が変質、エッチングされるのを防止することが可能になる。
【００７０】
（第４工程）
前記レジストマスクを残存させた状態で、前記ビアホール底に露出した前記保護膜を除去して前記ビアホールの底を前記埋め込み配線と連通させる。この時、前記配線溝の底に前記第１非ポーラス膜の第２層が露出していても、その第２層は前記保護膜に対してエッチング選択比の高い材料からなるため、前記保護膜の除去時に前記第２層がエッチングストッパとして作用する。その結果、前記第２層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記保護膜が選択的に除去される。
【００７１】
（第５工程）
前記レジストマスクをドライエッチング処理して除去する。この時、前記配線溝の底に位置する前記第１非ポーラス膜は前記第２層より前記第１ポーラス膜側（下層側）に位置し、前記レジストマスクに対してエッチング選択比の高い材料からなる第１層を有する。このため、前記レジストマスクの除去時に前記配線溝の底に露出する前記第２層がエッチングされても、その下の第１層がエッチングストッパとして作用する。その結果、前記第１層を有する前記第１非ポーラス膜下の第１ポーラス膜が変質、エッチングされることなく、前記レジストマスクが除去される。
【００７２】
前記レジストマスクの除去工程でのドライエッチング処理は、窒素、水素、アンモニアおよびこれらの組み合わせから選択されるエッチングガスを用いることが好ましい。このようなドライエッチング処理によって、レジストマスクの除去工程で前記絶縁膜の埋め込み配線表面が荒れるのを防止できる。
【００７３】
すなわち、前記レジストマスクの除去工程では前記ビアホール底に露出した前記保護膜が既に除去され、前記埋め込み配線の表面が露出されている。このため、前記埋め込み配線の表面がエッチングガスの雰囲気に曝されて埋め込み配線表面が荒れる虞がある。このようなことから、窒素、水素、アンモニアまたはこれらを組み合わせたエッチングガスを用いるドライエッチング処理によりレジストマスクの除去を行なうことによって、埋め込み配線表面が荒れるのを防止できる。
【００７４】
前記第４工程および第５工程でのドライエッチング処理において、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜の表面が変質、エッチングされるのを防止することが可能になる。
【００７５】
（第６工程）
前記ビアホールおよび配線溝に配線材料を埋め込み、余剰な配線材料を化学機械研磨処理によって除去することにより前記埋め込み配線と接続されるデュアルダマシン構造の上層配線を形成し、半導体装置を製造する。この時、前記第２ポーラス膜の表面は第２非ポーラス膜で覆われているため、前記第２ポーラス膜の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することが可能になる。なおここでも、多層構造膜における前記第２非ポーラス膜が除去されるまで前記化学機械研磨処理を続けることもできる。
【００７６】
前記配線材料としては、前記記第１実施形態で説明したのと同様の材料が用いられる。前記配線材料としてＣｕもしくはＣｕ合金を用いた場合、前記上層配線を例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜のような導電性バリア膜で包み込むように前記ビアホールおよび配線溝に形成することが好ましい。
【００７７】
前記ビアホールおよび配線溝に前記配線材料を埋め込む方法としては、例えばスパッタ法、メッキ法等を採用することができる。
【００７８】
以上、第２実施形態によれば次のような作用、効果を奏する。
【００７９】
１）配線溝を形成するためのドライエッチング処理において、第１非ポーラス膜の上層の第２層を第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、第２非ポーラス膜および前記第２ポーラス膜をドライエッチングして配線溝を選択的に形成する際、前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００８０】
第１、第２のポーラス膜を層間絶縁膜として用い、これらの層間絶縁膜にビアホールおよび配線溝を形成した後にビアホールの底に露出する保護膜を除去するためのドライエッチング処理において、前記第１非ポーラス膜の上層の第２層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。また、レジストマスクを除去するためのドライエッチング処理において、前記第１非ポーラス膜の下層の第１層を前記配線溝の底の第１ポーラス膜に対してエッチングストッパとして作用させることができる。その結果、前記２つのドライエッチング処理において前記第１ポーラス膜がエッチングガスに曝されるのを防止できるため、前記配線溝の底に位置する前記第１ポーラス膜の変質、および必要以上のエッチングを回避できる。
【００８１】
また、前述した第１実施形態と同様、レジストマスクおよびビアホールの底に露出する保護膜を除去するためのドライエッチング処理、デュアルダマシン構造の上層配線を形成するための余剰な配線材料の化学機械研磨処理において、第２ポーラス膜の表面の変質、エッチング、荒れを防止することができる。
【００８２】
したがって、変質され易い脆弱な第１、第２のポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の多層配線が形成された半導体装置を製造することができる。
【００８３】
２）前述した第１実施形態の作用、効果の２）項と同様、配線間容量を効果的に低減された半導体装置を製造することができる。特に、前記第１非ポーラス膜の第２層を比誘電率が４．０前後と低誘電率のポリアリーレンエーテルで作ることによって、より一層の配線間容量の低減が可能になる。
【００８４】
３）ビアホールおよび配線溝を形成するためのドライエッチング処理において絶縁膜の埋め込み配線の表面を保護膜で覆うことによって、前記埋め込み配線の表面がエッチングガスに曝されるのを防止できる。その結果、前記埋め込み配線表面の荒れを防止できる。
【００８５】
ビアホール底に露出した保護膜が既に除去され、前記埋め込み配線の表面が露出された状態でのレジストマスクの除去工程において、ドライエッチング処理として窒素、水素、アンモニア、またはこれらを組み合わせたエッチングガスを用いることによって、埋め込み配線表面が荒れるのを防止できる。
【００８６】
したがって、前記埋め込み配線（下層配線）に対して上層配線のビアプラグが良好に電気的接続された半導体装置を製造することができる。
【００８７】
（第３実施形態）
本発明の実施形態に係る半導体装置は、半導体基板に絶縁膜を介して形成され、表面の一部が露出した下層配線を備える。保護膜は、前記配線の露出部を含む前記絶縁膜表面に形成されている。第１ポーラス膜、第１非ポーラス膜および第２ポーラス膜、さらに必要に応じて第２非ポーラス膜は、前記保護膜表面にこの順序で積層され、多層構造膜を構成している。
【００８８】
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜からなる。いずれかの層は、前記保護膜に対してエッチング選択比の高い材料からなる。前記第１ポーラス膜側に位置する下層側の層は、前記第２ポーラス膜側に位置する上層側の層に対してエッチング選択比の高い材料からなる。また、前記第２ポーラス膜側に位置する層は前記第２ポーラス膜に対してエッチング選択比の高い材料からなる。
【００８９】
デュアルダマシン構造の上層配線は、前記多層構造膜および保護膜に形成され、ビアプラグ部および配線部から構成されている。前記ビアプラグ部は、前記第１非ポーラス膜を境にして前記保護膜および第１ポーラス膜のビアホール内に形成され、前記下層配線と接続されている。前記配線部は、前記第１非ポーラス膜を境にして前記第２ポーラス膜および第２非ポーラス膜の配線溝内に形成され、前記ビアプラグ部と接続されている。
【００９０】
前記保護膜、前記第１、第２のポーラス膜、第２非ポーラス膜は、前記第１実施形態で説明したのと同様なから作ることができる。
【００９１】
前記第１非ポーラス膜は、具体的には次のような２つの形態を採用できる。
【００９２】
（１）前記第２ポーラス膜に対してエッチング選択比の高い材料からなる上層をこの上層および前記保護膜に対してエッチング選択比の高い材料からなる下層の上に積層した積層膜。
【００９３】
前記保護膜に対してエッチング選択比の高い材料としては、例えばポリアリーレンエーテル等を挙げられる。
【００９４】
前記第２ポーラス膜に対してエッチング選択比の高い材料としては、例えばＳｉＣＨ、ＳｉＣＮ、ＳｉＣＯ，ＳｉＮ、有機シロキサン、または無機シロキサン等を挙げることができる。
【００９５】
（２）前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる上層をこの上層に対してエッチング選択比の高い材料からなる下層の上に積層した積層膜。
【００９６】
前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料としては、例えばポリアリーレンエーテル等を挙げられる。
【００９７】
前記第上層に対してエッチング選択比の高い材料としては、例えばＳｉＣＨ、ＳｉＣＮ、ＳｉＣＯ，ＳｉＮ、有機シロキサン、または無機シロキサン等を挙げることができる。
【００９８】
以上、第３実施形態によれば変質され易い脆弱な第１、第２のポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の上層配線を有し、かつ第１非ポーラス膜に起因する配線間容量が低減された半導体装置を提供できる。
【００９９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【０１００】
（実施例１）
（第１工程）
図１の（ａ）に示すように半導体基板１上の例えばＳｉＯ２からなる絶縁膜２表面に導電性バリア膜であるＴｉＮ膜３で包み込まれた埋め込み銅配線（下層配線）４を形成した。この埋め込み銅配線４は、表面の一部が露出している。
【０１０１】
（第２工程）
図１の（ｂ）に示すように前記埋め込み銅配線４を含む前記絶縁膜２表面に厚さ５０ｎｍのＳｉＣＮ膜（保護膜）５を形成した後、この保護膜５表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第１ポーラス膜）６を形成した。つづいて、図１の（ｃ）に示すように前記第１ポーラス膜６表面に第１非ポーラス膜７を形成した。この第１非ポーラス膜７は、前記第１ポーラス膜６表面に厚さ３０ｎｍで形成され、前記保護膜５に対してエッチング選択比の高い材料、例えばポリアリーレンエーテルからなる第１層（下層）８と、この第１層８上に厚さ１０ｎｍで積層され、後述するレジストマスクおよび第２ポーラス膜に対してエッチング選択比の高い材料、例えばＳｉＣＨからなる第２層（上層）９との積層膜である。すなわち、前記第１非ポーラス膜７は４０ｎｍの総厚さとした。ひきつづき、図２の（ｄ）に示すように前記第１非ポーラス膜７の第２層９表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第２ポーラス膜）１０を形成した。この後、図２の（ｅ）に示すようにこの第２ポーラス膜１０表面に厚さ２００ｎｍの有機シロキサン膜（第２非ポーラス膜）１１を形成した。このような第１ポーラス膜６、第１非ポーラス膜７、第２ポーラス膜１０および第２非ポーラス膜１１の積層により多層構造膜を形成した。
【０１０２】
（第３工程）
前記多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術によりビアホール予定部が開口されたレジストマスク１２を形成した。つづいて、ドライエッチング処理によって前記レジストマスク１２から露出する前記多層構造膜を選択的にエッチング除去することにより、図３の（ｆ）に示す底部が前記保護膜５まで達するビアホール形状の孔１３を開口した。このドライエッチング処理において、前記第１、第２の非ポーラス膜７，１１、第１、第２のポーラス膜６，１０のエッチング時にはフルオロカーボン系のエッチングガスを用いた。なお、第１、第２のポーラス膜６，１０のエッチング時と、前記第１、第２の非ポーラス膜７，１１のエッチング時とではエッチング条件を変更した。
【０１０３】
次いで、前記レジストマスク１２を酸素プラズマによるドライエッチング処理により除去した。このドライエッチング処理時において、前記第２非ポーラス膜１１によりその下の第２ポーラス膜１０表面を保護することができた。つづいて、前記多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術により配線溝予定部が開口されたレジストマスク１４を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク１４から露出する前記多層構造膜を選択的にエッチング除去した。この時、前記第２ポーラス膜１０側に位置する前記第１非ポーラス膜７の上層の第２層９は、前記レジストマスク１４および前記第２ポーラス膜１０に対してエッチング選択比の高いＳｉＣＨからなる。このため、前記第２ドライエッチング処理において前記第２層９がその下方の第１ポーラス膜６に対するエッチングストッパとして作用した。その結果、前記第１ポーラス膜６がエッチングガスに曝されて変質、エッチングされることなく、前記第２非ポーラス膜１１および第２ポーラス膜１０が配線溝形状に選択的にエッチング除去された。この工程により、図３の（ｇ）に示すように前記第１ポーラス膜６および第１非ポーラス膜７側にビアホール１５が形成され、前記第２ポーラス膜１０および第２非ポーラス膜１１側にこのビアホール１５と連通する配線溝１６が形成された。なお、前記ドライエッチング処理において、前記第２非ポーラス膜１１、第２ポーラス膜１０のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、第２非ポーラス膜１１のエッチング時と第２ポーラス膜１０のエッチング時とではエッチング条件を変更した。
【０１０４】
前記２回のドライエッチング処理によるビアホール１５および配線溝１６の形成において、前記絶縁膜２の埋め込み配線４の表面は前記保護膜５で覆われる。このため、前記埋め込み配線４の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線４表面の荒れを防ぐことができた。
【０１０５】
また、前記２回のドライエッチング処理において第２ポーラス膜１０の表面は第２非ポーラス膜１１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜１０が変質、エッチングされるのを防止することができた。
【０１０６】
（第４工程）
前記レジストマスク１４を酸素プラズマによるドライエッチング処理により除去した。この時、前記配線溝１６の底に露出する前記第１非ポーラス膜７の上層の第２層９は、前記レジストマスク１４に対してエッチング選択比の高いＳｉＣＨからなるため、前記レジストマスク１４の除去時に前記第２層９がエッチングストッパとして作用する。その結果、図４の（ｈ）に示すように前記第２層９を有する前記第１非ポーラス膜７下の第１ポーラス膜６がエッチングガスに曝されて変質、エッチングされることなく、前記レジストマスク１４を除去できた。
【０１０７】
前記レジストマスク１４の除去において、前記絶縁膜２の埋め込み配線４の表面は前記保護膜５で覆われている。このため、前記埋め込み配線４の表面がドライエッチング処理の酸素プラズマに曝されるのを防止し、埋め込み配線４表面の荒れを防ぐことができた。
【０１０８】
（第５工程）
フルオロカーボン系のエッチングガスを用いたドライエッチング処理により前記ビアホール１５底に露出した前記保護膜５を除去した。この時、前記配線溝１６の底に位置する前記第１非ポーラス膜７は前記保護膜５に対してエッチング選択比の高いポリアリーレンエーテルからなる第１層８およびこの第１層８上に積層されたレジストマスクおよび第２ポーラス膜１０に対してエッチング選択比の高いＳｉＣＨからなる第２層９との積層構造を有する。このため、前記保護膜５の除去時に前記配線溝１６の底に露出した前記第２層９がエッチングされるものの、その下の第１層８がエッチングストッパとして作用する。その結果、前記第１層８を有する前記第１非ポーラス膜７下の第１ポーラス膜６が変質、エッチングされることなく、前記保護膜５が選択的に除去された。この工程により、図４の（ｉ）に示すように前記ビアホール１５の底を前記埋め込み配線４と連通させるための窓１７が開口された。
【０１０９】
前記第４工程および第５工程でのドライエッチング処理において、前記第２ポーラス膜１０の表面は第２非ポーラス膜１１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜１０の表面が変質、エッチングされるのを防止できた。
【０１１０】
（第６工程）
前記ビアホール１５および配線溝１６の内面に導電性バリア膜であるＴｉＮ膜を形成した後、スパッタ法とメッキ法によりＣｕ（配線材料）を埋め込んだ。この後、化学機械研磨処理により余剰なＣｕおよび第２非ポーラス膜１１表面のＴｉＮ膜を除去することによって、図５の（ｊ）に示すように前記保護膜５および多層構造膜にデュアルダマシン構造の上層配線を形成して半導体装置を製造した。このデュアルダマシン構造の上層配線は、前記第１非ポーラス膜７を境にして前記保護膜５および前記多層構造膜の第１ポーラス膜６に形成され、前記埋め込み配線（下層配線）４と接続されたビアプラグ部１８と、前記第１非ポーラス膜７を境にして前記第２ポーラス膜１０および第２非ポーラス膜１１に形成され、前記ビアプラグ部１８と接続された配線部１９と、これらビアプラグ部１８，配線部１９を包み込むＴｉＮ膜２０とを有する。
【０１１１】
前記上層配線を形成する際、第２ポーラス膜１０の表面は第２非ポーラス膜１１で覆われているため、前記第２ポーラス膜１０の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することができた。
【０１１２】
このような実施例１によれば、変質され易い脆弱な第１、第２のポーラス膜６，１０からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の上層配線が形成され、かつエッチングストッパとして機能する第１非ポーラス膜７に起因する配線間容量が低減された半導体装置を製造することができた。
【０１１３】
なお、前述した実施例１ではドライエッチング処理によりビアホール形状の孔を開口した後、ドライエッチング処理により配線溝を形成したが、次に説明するように配線溝の形成後にビアホールを開口してもよい。
【０１１４】
すなわち、多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術により配線溝予定部が開口されたレジストマスク２１を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク２１から露出する前記多層構造膜を選択的にエッチング除去した。この時、前記第２ポーラス膜１０側に位置する前記第１非ポーラス膜７の第２層９は、前記レジストマスク２１および前記第２ポーラス膜１０に対してエッチング選択比の高いＳｉＣＨからなる。このため、前記ドライエッチング処理において前記第２層９がその下方の第１ポーラス膜６に対するエッチングストッパとして作用した。その結果、図６の（ａ）に示すように前記第１ポーラス膜６がエッチングガスに曝されて変質、エッチングされることなく、前記第２非ポーラス膜１１および第２ポーラス膜１０のみが選択的にエッチング除去されて配線溝１６が形成された。なお、前記ドライエッチング処理において、前記第２非ポーラス膜１１、第２ポーラス膜１０のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、第２非ポーラス膜１１のエッチング時と第２ポーラス膜１０のエッチング時とではエッチング条件を変更した。
【０１１５】
次いで、前記レジストマスク２１を酸素プラズマによるドライエッチング処理により除去した。このドライエッチング処理時において、前記第１非ポーラス膜７の第２層９がエッチングストッパとして作用するとともに、前記第２非ポーラス膜１１によりその下の第２ポーラス膜１０表面を保護することができた。つづいて、前記配線溝１６を含む前記多層構造膜の第２非ポーラス膜１１表面にフォトエッチング技術によりビアホール予定部が開口されたレジストマスク２２を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク２２から露出する前記第１非ポーラス膜７および第１ポーラス膜６を選択的にエッチング除去することにより、図６の（ｂ）に示すように前記第１ポーラス膜６および第１非ポーラス膜７側にビアホール１５、前記第２ポーラス膜１０および第２非ポーラス膜１１側にこのビアホール１５と連通する配線溝１６が形成された。なお、このドライエッチング処理において、前記第１非ポーラス膜７、第１ポーラス膜６のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、前記第１非ポーラス膜７のエッチング時と第１ポーラス膜６のエッチング時とではエッチング条件を変更した。
【０１１６】
（実施例２）
（第１工程）
半導体基板３１上の例えばＳｉＯ２からなる絶縁膜３２表面に導電性バリア膜であるＴｉＮ膜３３で包み込まれた埋め込み銅配線（下層配線）３４を形成した。この埋め込み銅配線４は、表面の一部が露出している。前記埋め込み銅配線３４を含む前記絶縁膜３２表面に厚さ５０ｎｍのＳｉＣＮ膜（保護膜）３５を形成した後、この保護膜３５表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第１ポーラス膜）３６を形成した。つづいて、前記第１ポーラス膜３６表面に第１非ポーラス膜３７を形成した（図７の（ａ）図示）。この第１非ポーラス膜３７は、前記第１ポーラス膜３６表面に厚さ１０ｎｍで形成され、レジストマスクに対してエッチング選択比の高い材料、例えばＳｉＣＨからなる第１層（下層）３８と、この第１層３８上に厚さ３０ｎｍで積層され前記保護膜３５および後述する第２ポーラス膜に対してエッチング選択比の高い材料、例えばポリアリーレンエーテルからなる第２層（上層）３９との積層膜である。すなわち、前記第１非ポーラス膜３７は４０ｎｍの総厚さとした。
【０１１７】
次いで、前記第１非ポーラス膜３７の第２層３９表面に厚さ１００ｎｍの多孔質有機シロキサン膜（第２ポーラス膜）４０を形成した。この後、この第２ポーラス膜４０表面に厚さ２００ｎｍの有機シロキサン膜（第２非ポーラス膜）４１を形成した（図７の（ｂ）図示）。このような第１ポーラス膜３６、第１非ポーラス膜３７、第２ポーラス膜４０および第２非ポーラス膜４１の積層により多層構造膜を形成した。
【０１１８】
（第２工程）
前記多層構造膜の第２非ポーラス膜４１表面にフォトエッチング技術によりビアホール予定部が開口されたレジストマスク４２を形成した。つづいて、ドライエッチング処理によって前記レジストマスク４２から露出する前記多層構造膜を選択的にエッチング除去することにより、図８の（ｃ）に示すように底部が前記保護膜３５まで達するビアホール形状の孔４３を開口した。このドライエッチング処理において、前記第１、第２の非ポーラス膜３７，４１、第１、第２のポーラス膜３６，４０のエッチング時にはフルオロカーボン系のエッチングガスを用いた。なお、前記第１、第２の非ポーラス膜３７，４１のエッチング時と第１、第２のポーラス膜３６，４０のエッチング時とではエッチング条件を変更した。
【０１１９】
次いで、前記レジストマスク４２を酸素プラズマによるドライエッチング処理により除去した。このドライエッチング処理時において、前記第２非ポーラス膜４１によりその下の第２ポーラス膜４０表面を保護することができた。つづいて、前記多層構造膜の第２非ポーラス膜４１表面にフォトエッチング技術により配線溝予定部が開口されたレジストマスク４４を形成した。ひきつづき、ドライエッチング処理によって前記レジストマスク４４から露出する前記多層構造膜を選択的にエッチング除去した。この時、前記第２ポーラス膜４０側に位置する前記第１非ポーラス膜３７の上層の第２層３９は、前記保護膜３５および第２ポーラス膜４０に対してエッチング選択比の高いポリアリーレンエーテルからなる。このため、前記ドライエッチング処理において前記第２層３９がその下方の第１ポーラス膜３６に対するエッチングストッパとして作用した。その結果、前記第１ポーラス膜３６がエッチングガスに曝されて変質、エッチングされることなく、前記第２非ポーラス膜４１および第２ポーラス膜４０が配線溝形状に選択的にエッチング除去された。この工程により、図８の（ｄ）に示すように前記第１ポーラス膜３６および第１非ポーラス膜３７にビアホール４５、前記第２ポーラス膜４０および第２非ポーラス膜４１にこのビアホール４５と連通する配線溝４６が形成された。なお、前記ドライエッチング処理において、前記第２非ポーラス膜４１、第２ポーラス膜４０のエッチング時にはフルオロカーボン系のエッチングガスを用いたが、第２非ポーラス膜４１のエッチング時と第２ポーラス膜４０のエッチング時とではエッチング条件を変更した。
【０１２０】
前記２回のドライエッチング処理によるビアホール４５および配線溝４６の形成において、前記絶縁膜３２の埋め込み配線３４の表面は前記保護膜３５で覆われる。このため、前記埋め込み配線３４の表面がドライエッチング処理時のエッチングガスに曝されるのを防止し、埋め込み配線３４表面の荒れを防ぐことができた。
【０１２１】
また、前記２回のドライエッチング処理において第２ポーラス膜４０の表面は第２非ポーラス膜４１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜４０が変質、エッチングされるのを防止することができた。
【０１２２】
（第３工程）
前記レジストマスク４４を残した状態で、フルオロカーボン系のエッチングガスを用いたドライエッチング処理により前記ビアホール４５底に露出した前記保護膜３５を除去した。この時、前記配線溝４６の底に位置する前記第１非ポーラス膜３７はレジストマスクに対してエッチング選択比の高いＳｉＣＨからなる第１層（下層）３８と、この第１層３８上に積層され、前記保護膜３５および第２ポーラス膜４０に対してエッチング選択比の高いポリアリーレンエーテルからなる第２層（上層）３９との積層構造を有する。このため、前記保護膜３５の除去時に前記第２層３９がエッチングストッパとして作用する。その結果、前記第２層３９を有する前記第１非ポーラス膜３７下の第１ポーラス膜３６が変質、エッチングされることなく、前記保護膜３５が選択的に除去され、図９の（ｅ）に示すように前記ビアホール４５の底を前記埋め込み配線３４と連通させるための窓４７が開口された。
【０１２３】
（第４工程）
前記レジストマスク４４をアンモニア１００体積％からなるエッチングガスを用いるドライエッチング処理により除去した。この時、前記配線溝４６の底に露出する前記第１非ポーラス膜３７の第１層３８は、前記レジストマスク４４に対してエッチング選択比の高いＳｉＣＨからなるため、前記レジストマスク４４の除去時に前記配線溝４６の底に露出する上層の第２層３９がエッチングされるものの、下層の第１層３８がエッチングストッパとして作用する。その結果、図９の（ｆ）に示すように前記第１層３８を有する前記第１非ポーラス膜３７下の第１ポーラス膜３６がエッチングガスに曝されて変質、エッチングされることなく、前記レジストマスク４４を除去できた。
【０１２４】
なお、前記アンモニアからなるエッチングガスを用いるドライエッチング処理により前記レジストマスク４４を除去することによって、前記第３工程で開口した窓４７から露出した埋め込み配線３４の表面の荒れを防ぐことができた。
【０１２５】
前記第３工程および第４工程でのドライエッチング処理において、前記第２ポーラス膜４０の表面は第２非ポーラス膜４１で覆われているため、それら処理時のエッチングガスにより第２ポーラス膜４０の表面が変質、エッチングされるのを防止できた。
【０１２６】
（第５工程）
前記ビアホール４５および配線溝４６の内面に導電性バリア膜であるＴｉＮ膜を形成した後、スパッタ法とメッキ法によりＣｕ（配線材料）を埋め込んだ。この後、化学機械研磨処理により余剰なＣｕおよび第２非ポーラス膜４１表面のＴｉＮ膜を除去することによって、図１０の（ｇ）に示すように前記保護膜３５および多層構造膜にデュアルダマシン構造の上層配線を形成して半導体装置の製造した。このデュアルダマシン構造の上層配線は、前記第１非ポーラス膜３７を境にして前記保護膜３５および前記多層構造膜の第１ポーラス膜３６に形成され、前記埋め込み配線（下層配線）３４と接続されたビアプラグ部４８と、前記第１非ポーラス膜３７を境にして前記第２ポーラス膜４０および第２非ポーラス膜４１に形成され、前記ビアプラグ部４８と接続された配線部４９と、これらビアプラグ部４８，配線部４９を包み込むＴｉＮ膜５０とを有する。
【０１２７】
前記多層配線を形成する際、第２ポーラス膜４０の表面は第２非ポーラス膜４１で覆われているため、前記第２ポーラス膜４０の表面が直接化学機械研磨処理されることなく、その表面の変質、荒れを防止することができた。
【０１２８】
このような実施例２によれば、変質され易い脆弱な第１、第２のポーラス膜３６，４０からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の上層配線が形成され、かつエッチングストッパとして機能する第１非ポーラス膜３７に起因する配線間容量が低減された半導体装置を製造することができた。
【０１２９】
なお、前記実施例１，２では単層の保護膜および第２非ポーラス膜を用いたが、異なる２種類以上の積層膜であってもよい。
【０１３０】
さらに、前記実施例１，２では第１非ポーラス膜は２層構造にしたが、３層以上の積層構造であってもよい。ただし、中間ストッパ膜を構成する第１非ポーラス膜の膜数増加は、中間ストッパ膜の膜厚の増加による配線間容量の増加、中間ストッパ膜形成と上層配線形状の加工における工程数の増加、中間ストッパ膜間の界面制御の複雑化を伴うため、中間ストッパ膜を構成する第１非ポーラス膜の膜数は少ない方が望ましい。
【０１３１】
【発明の効果】
以上詳述したように本発明によれば、配線間容量を低減しつつ、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を形成することが可能な半導体装置の製造方法を提供できる。
【０１３２】
本発明によれば、変質され易い脆弱なポーラス膜からなる層間絶縁膜に信頼性の高いデュアルダマシン構造の配線を有し、配線間容量を低減した半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図２】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図３】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図４】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図５】本発明の実施例１における半導体装置の製造工程を示す断面図。
【図６】本発明の実施例１における別のビアホールおよび配線溝の形成工程を示す断面図。
【図７】本発明の実施例２における半導体装置の製造工程を示す断面図。
【図８】本発明の実施例２における半導体装置の製造工程を示す断面図。
【図９】本発明の実施例２における半導体装置の製造工程を示す断面図。
【図１０】本発明の実施例２における半導体装置の製造工程を示す断面図。
【符号の説明】
１，３１…半導体基板、２，３２…絶縁膜、４，３４…埋め込み配線、５，３５…保護膜（ＳｉＣＮ膜）、６，３６…第１ポーラス膜（多孔質有機シロキサン膜）、７，３７…第１非ポーラス膜、８…第１層（ポリアリーレンエーテル）、９…第２層（ＳｉＣＨ）、１０，４０…第２ポーラス膜（多孔質有機シロキサン膜）、１１，４１…第２非ポーラス膜（有機シロキサン膜）、１２、１４、２１、２２，４２，４３…レジストマスク、１５，４５…ビアホ−ル、１６，４６…配線溝、１８，４８…ビアプラグ部、１９，４９…配線部、３８…第１層（ＳｉＣＨ）、３９…第２層（ポリアリーレンエーテル）。
Claims (11)
- 半導体基板上の絶縁膜に下層配線をその表面の一部が露出するように形成する工程と、
前記下層配線の露出部を含む前記絶縁膜表面に保護膜を形成する工程と
前記保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する工程と、
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する工程と、
前記レジストマスクを除去する工程と、
前記レジストマスクを除去した後に前記ビアホール底に露出した前記保護膜を除去する工程と、
前記ビアホールおよび配線溝に配線材料を埋め込むことにより前記下層配線と接続されるデュアルダマシン構造の上層配線を形成する工程と
を含む半導体装置の製造にあたり、
前記第１非ポーラス膜として、少なくとも２つの層を有し、前記第１ポーラス膜側に位置する第１層が前記保護膜に対してエッチング選択比の高い材料からなり、この第１層より前記第２ポーラス膜側に位置する第２層が前記レジストマスクおよび前記第２ポーラス膜に対してエッチング選択比の高い材料からなる積層膜を用いることを特徴とする半導体装置の製造方法。 - 半導体基板上の絶縁膜に下層配線をその表面の一部が露出するように形成する工程と、
前記下層配線の露出部を含む前記絶縁膜表面に保護膜を形成する工程と
前記保護膜表面に第１ポーラス膜、第１非ポーラス膜、第２ポーラス膜および第２非ポーラス膜をこの順序で積層して多層構造膜を形成する工程と、
レジストマスクを用いた前記多層構造膜のドライエッチング処理によって前記第１ポーラス膜および第１非ポーラス膜にビアホールを形成し、前記第２ポーラス膜および第２非ポーラス膜に前記ビアホールと連通する配線溝を形成する工程と、
前記ビアホール底に露出した前記保護膜を除去する工程と、
前記保護膜を除去した後に前記レジストマスクを除去する工程と、
前記ビアホールおよび配線溝に配線材料を埋め込むことにより前記下層配線と接続されるデュアルダマシン構造の上層配線を形成する工程と
を含む半導体装置の製造にあたり、
前記第１非ポーラス膜として、少なくとも２つの層を有し、前記第１ポーラス膜側に位置する第１層が前記レジストマスクに対してエッチング選択比の高い材料からなり、この第１層より前記第２ポーラス膜側に位置する第２層が前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる積層膜を用いることを特徴とする半導体装置の製造方法。 - 半導体基板上に絶縁膜を介して形成された下層配線と、
前記下層配線上を含む前記絶縁膜表面に形成された保護膜と、
前記保護膜表面に少なくとも第１ポーラス膜、第１非ポーラス膜および第２ポーラス膜をこの順序で積層した多層構造膜と、
前記保護膜および多層構造膜に形成され、前記第１非ポーラス膜を境にして前記下層配線と接続されビアプラグ部と、このビアプラグと接続された配線部とを有するデュアルダマシン構造の上層配線と
を備えた半導体装置であって、
前記第１非ポーラス膜は、少なくとも２つの層を有する積層膜で、いずれかの層が前記保護膜に対してエッチング選択比の高い材料からなり、前記第１ポーラス膜側に位置する層が前記第２ポーラス膜側に位置する層に対してエッチング選択比の高い材料からなり、かつ前記第２ポーラス膜側に位置する層が前記第２ポーラス膜に対してエッチング選択比の高い材料からなることを特徴とする半導体装置。 - 前記保護膜は、ＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜およびＳｉＮ膜のいずれかであることを特徴とする請求項３記載の半導体装置。
- 前記第１、第２のポーラス膜の少なくとも一方は、多孔質の有機シロキサン膜または多孔質の無機シロキサン膜であることを特徴とする請求項３または４記載の半導体装置。
- 前記第１、第２のポーラス膜の少なくとも一方は、多孔質のポリアリーレンエーテル膜であることを特徴とする請求項３または４記載の半導体装置。
- 前記第１非ポーラス膜は、前記第２ポーラス膜に対してエッチング選択比の高い材料からなる上層をこの上層および前記保護膜に対してエッチング選択比の高い材料からなる下層の上に積層した積層構造を有することを特徴とする請求項３ないし６いずれか記載の半導体装置。
- 前記第１非ポーラス膜は、前記保護膜および前記第２ポーラス膜に対してエッチング選択比の高い材料からなる上層をこの上層に対してエッチング選択比の高い材料からなる下層の上に積層した積層構造を有することを特徴とする請求項３ないし６いずれか記載の半導体装置。
- 前記第１非ポーラス膜を構成する前記上層および下層のうち、前記保護膜に対して選択エッチング比の高い材料からなる一方の層は、ポリアリーレンエーテル膜であることを特徴とする請求項７または８記載の半導体装置。
- 前記第１非ポーラス膜を構成する前記上層および下層のうち、他方の層は、ＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、有機シロキサン膜および無機シロキサン膜のいずれかであることを特徴とする請求項９記載の半導体装置。
- 前記第１非ポーラス膜は、前記保護膜より膜厚が薄いことを特徴とする請求項３ないし１０いずれか記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010133A JP3715626B2 (ja) | 2003-01-17 | 2003-01-17 | 半導体装置の製造方法および半導体装置 |
| TW093100451A TWI236041B (en) | 2003-01-17 | 2004-01-08 | Method of manufacturing semiconductor device and semiconductor device |
| US10/757,534 US6962870B2 (en) | 2003-01-17 | 2004-01-15 | Method of manufacturing semiconductor device and semiconductor device |
| CNB2004100010531A CN1280890C (zh) | 2003-01-17 | 2004-01-16 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010133A JP3715626B2 (ja) | 2003-01-17 | 2003-01-17 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221498A true JP2004221498A (ja) | 2004-08-05 |
| JP3715626B2 JP3715626B2 (ja) | 2005-11-09 |
Family
ID=32899431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010133A Expired - Fee Related JP3715626B2 (ja) | 2003-01-17 | 2003-01-17 | 半導体装置の製造方法および半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6962870B2 (ja) |
| JP (1) | JP3715626B2 (ja) |
| CN (1) | CN1280890C (ja) |
| TW (1) | TWI236041B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342873A (ja) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| JP2006093351A (ja) * | 2004-09-22 | 2006-04-06 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008021800A (ja) * | 2006-07-12 | 2008-01-31 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US7646101B2 (en) | 2006-03-29 | 2010-01-12 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8698279B2 (en) | 2009-12-03 | 2014-04-15 | Fujitsu Semiconductor Limited | Semiconductor device including capacitor of interconnection |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7280312B2 (en) * | 2004-06-16 | 2007-10-09 | Tdk Corporation | Method for producing a protective thin film for a magnetic head |
| WO2006001356A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置及びその製造方法 |
| CN101375388B (zh) * | 2006-01-18 | 2011-08-03 | Nxp股份有限公司 | 金属线之间的自对准沟槽的集成 |
| JP4550786B2 (ja) * | 2006-08-21 | 2010-09-22 | 株式会社東芝 | 半導体装置の製造方法 |
| CN103000568A (zh) * | 2011-09-15 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 一种金属互连层制作方法 |
| JP2016178222A (ja) * | 2015-03-20 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR102616489B1 (ko) | 2016-10-11 | 2023-12-20 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197696B1 (en) * | 1998-03-26 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for forming interconnection structure |
| JP3917355B2 (ja) * | 2000-09-21 | 2007-05-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3780189B2 (ja) | 2001-09-25 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6933586B2 (en) * | 2001-12-13 | 2005-08-23 | International Business Machines Corporation | Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens |
| US6525428B1 (en) * | 2002-06-28 | 2003-02-25 | Advance Micro Devices, Inc. | Graded low-k middle-etch stop layer for dual-inlaid patterning |
| US6917108B2 (en) * | 2002-11-14 | 2005-07-12 | International Business Machines Corporation | Reliable low-k interconnect structure with hybrid dielectric |
-
2003
- 2003-01-17 JP JP2003010133A patent/JP3715626B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-08 TW TW093100451A patent/TWI236041B/zh not_active IP Right Cessation
- 2004-01-15 US US10/757,534 patent/US6962870B2/en not_active Expired - Fee Related
- 2004-01-16 CN CNB2004100010531A patent/CN1280890C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342873A (ja) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| JP2006093351A (ja) * | 2004-09-22 | 2006-04-06 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7646101B2 (en) | 2006-03-29 | 2010-01-12 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008021800A (ja) * | 2006-07-12 | 2008-01-31 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US8384208B2 (en) | 2006-07-12 | 2013-02-26 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8698279B2 (en) | 2009-12-03 | 2014-04-15 | Fujitsu Semiconductor Limited | Semiconductor device including capacitor of interconnection |
| US9165827B2 (en) | 2009-12-03 | 2015-10-20 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200425228A (en) | 2004-11-16 |
| JP3715626B2 (ja) | 2005-11-09 |
| US20040175930A1 (en) | 2004-09-09 |
| CN1280890C (zh) | 2006-10-18 |
| TWI236041B (en) | 2005-07-11 |
| US6962870B2 (en) | 2005-11-08 |
| CN1518092A (zh) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8796854B2 (en) | Hybrid interconnect structure for performance improvement and reliability enhancement | |
| JP4086673B2 (ja) | 半導体装置及びその製造方法 | |
| WO2009104233A1 (ja) | 半導体装置及びその製造方法 | |
| US8110342B2 (en) | Method for forming an opening | |
| US8034712B2 (en) | Method of fabricating dual damascene structure | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| JP5089244B2 (ja) | 半導体装置 | |
| US20120032344A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2006019480A (ja) | 半導体装置の製造方法 | |
| JP3177968B2 (ja) | 半導体装置及びその製造方法 | |
| US20050116348A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2007007595A1 (ja) | 半導体装置 | |
| JP3715626B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006005011A (ja) | 半導体装置 | |
| KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5400355B2 (ja) | 半導体装置 | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| JP2007294625A (ja) | 半導体装置の製造方法 | |
| US20060043589A1 (en) | Electronic device and method for fabricating the same | |
| US20100123249A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6642622B2 (en) | Semiconductor device with protective layer | |
| JP2004247337A (ja) | 半導体装置及びその製造方法 | |
| JP2005332843A (ja) | 半導体装置 | |
| JP2004172337A (ja) | 半導体装置およびその製造方法 | |
| JP2006005010A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |