JP2006093351A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006093351A
JP2006093351A JP2004276038A JP2004276038A JP2006093351A JP 2006093351 A JP2006093351 A JP 2006093351A JP 2004276038 A JP2004276038 A JP 2004276038A JP 2004276038 A JP2004276038 A JP 2004276038A JP 2006093351 A JP2006093351 A JP 2006093351A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
film
insulating film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004276038A
Other languages
English (en)
Other versions
JP4878434B2 (ja
Inventor
Tatsuya Usami
達矢 宇佐美
Noboru Morita
昇 森田
Koichi Ooto
光市 大音
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004276038A priority Critical patent/JP4878434B2/ja
Priority to US11/219,784 priority patent/US7135776B2/en
Priority to CNB2005101068182A priority patent/CN100346468C/zh
Publication of JP2006093351A publication Critical patent/JP2006093351A/ja
Priority to US11/542,212 priority patent/US7473630B2/en
Application granted granted Critical
Publication of JP4878434B2 publication Critical patent/JP4878434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置における絶縁破壊を抑制する技術を提供する。
【解決手段】半導体装置は、半導体基板（不図示）と、半導体基板上に形成された層間絶縁膜１０２と、層間絶縁膜１０２上に設けられている多層絶縁膜１４０とを備える。この半導体装置は、多層絶縁膜１４０を貫通して設けられ、Ｃｕ膜１２０およびバリアメタル膜１１８を含む導電体を備える。バリアメタル膜１１８は、Ｃｕ膜１２０の側面および底面を覆うように設けられている。この半導体装置は、多層絶縁膜１４０と導電体（Ｃｕ膜１２０およびバリアメタル膜１１８）との間に設けられている絶縁膜１１６を備える。
【選択図】 図６

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置の断面図を図１２に示す。図１２（ａ）に示すように、この半導体装置を作製するために使用する下地層２０１は、下地層２０１の表面には電極４００が形成されており、電極４００の周囲は絶縁層４０１で覆われ平坦化されている。
次いで、図１２（ｂ）に示すように、この下地層２０１に、Ｓｉ3Ｎ4層２０２、有機ＳＯＧ膜２０３、Ｓｉ3Ｎ4層２０４、有機ＳＯＧ膜２０７、Ｓｉ3Ｎ4層２０８を順に積層し、デュアルダマシンエッチング方法で溝およびホールを一体的に形成する。次いで、これら溝およびホールに導体層４０２としてＣｕを埋め込み配線回路を形成し半導体装置を製造する。
特開２００１−１０２４４９号公報
しかしながら、上記文献記載の従来技術では、低誘電率絶縁膜である有機ＳＯＧ膜２０３、２０７は、下層膜であるエッチングストッパ膜または上層膜であるハードマスク膜として機能するＳｉ3Ｎ4層２０２、２０４、２０８との間に、直線的な界面の露出部を持っている。
この構造において導体層４０２の一部により構成される配線同士の間隔が狭くなった場合に、配線間のＴＤＤＢ（ｔｉｍｅ ｄｅｐｅｎｄｅｎｃｅ ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）を行うと、これらの直線的な界面露出部を有する界面を通じて絶縁破壊が発生し、導体層４０２の一部により構成される配線間の短絡が生じる。この現象は、低誘電率絶縁膜である有機ＳＯＧ膜２０３、２０７の誘電率が低くなるにしたがって顕著になってくる。
本発明は、上記事情に鑑みてなされたものであり、半導体装置における絶縁破壊を抑制する技術を提供する。
本発明によれば、
半導体基板と、
前記半導体基板の上部に設けられている多層絶縁膜と、
前記多層絶縁膜を貫通するように設けられており、銅または銅合金を含む導電体と、
前記多層絶縁膜と前記導電体との間に設けられている絶縁膜と、
を含み、
前記多層絶縁膜は、第一の絶縁層と、前記第一の絶縁層上に設けられており、前記第一の絶縁層の誘電率よりも低い誘電率を有する第二の絶縁層と、前記第二の絶縁層上に設けられており、前記第二の絶縁層の誘電率よりも高い誘電率を有する第三の絶縁層と、を含み、
前記絶縁膜は、前記第一の絶縁層および前記第二の絶縁層の界面と、前記導電体とを隔離し、前記第二の絶縁層および前記第三の絶縁層の界面と、前記導電体とを隔離するように構成されていることを特徴とする半導体装置が提供される。
この構成によれば、絶縁膜は、第一の絶縁層および第二の絶縁層の界面と、導電体とを隔離し、第二の絶縁層および第三の絶縁層の界面と、導電体とを隔離するように構成されているため、これらの界面と導電体との間で短絡が発生することが抑制される。その結果、半導体装置における絶縁破壊を抑制することができる。
また、本発明によれば、
半導体基板の上部に、第一の絶縁層と、前記第一の絶縁層上に設けられており、前記第一の絶縁層の誘電率よりも低い誘電率を有する第二の絶縁層と、前記第二の絶縁層上に設けられており、前記第二の絶縁層の誘電率よりも高い誘電率を有する第三の絶縁層と、を含む多層絶縁膜を形成する工程と、
前記多層絶縁膜を貫通する開口部を形成し、前記開口部の側面のうち、前記第一の絶縁層および前記第二の絶縁層の界面近傍と、前記第二の絶縁層および前記第三の絶縁層の界面近傍と、を覆う絶縁膜を形成する工程と、
前記開口部内のうち前記絶縁膜よりも内側に、前記多層絶縁膜を貫通するように銅または銅合金を含む導電体を形成する工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
この構成によれば、第一の絶縁層および第二の絶縁層の界面近傍と、第二の絶縁層および第三の絶縁層の界面近傍と、を覆う絶縁膜を形成するため、これらの界面と導電体との間で短絡が発生することが抑制される。その結果、半導体装置における絶縁破壊を抑制することができる。
本発明によれば、特定の構成を有するため、絶縁破壊の抑制された半導体装置が提供される。
本発明において、上記絶縁膜は、多層絶縁膜のうち、第二の絶縁層および第三の絶縁層を貫通し、第一の絶縁層の少なくとも一部に埋設されるように構成することができる。
この構成によれば、絶縁膜は、第一の絶縁層および第二の絶縁層の界面近傍と、第二の絶縁層および第三の絶縁層の界面近傍と、を連続して覆うことができる。このため、半導体装置の絶縁破壊を効率よく抑制することができる。
本発明において、上記絶縁膜は、多層絶縁膜を貫通するように構成することができる。
この構成によれば、絶縁膜は、多層絶縁膜の側面を連続して覆うことができる。このため、半導体装置の絶縁破壊をさらに効率よく抑制することができる。
本発明において、第一の絶縁層および第二の絶縁層の界面近傍における絶縁膜の膜厚は、第二の絶縁層および第三の絶縁層の界面近傍における絶縁膜の膜厚よりも大きい構成とすることができる。
この構成によれば、絶縁膜の内側に導電体を形成する際のカバレッジが向上する。このため、導電体を形成する際に、ボイドなどの発生を抑制することができる。
本発明において、上記絶縁膜の膜厚は、多層絶縁膜の底部からの距離とともに薄くなっていくように構成することができる。
この構成によっても、絶縁膜の内側に導電体を形成する際のカバレッジが向上する。このため、導電体を形成する際に、ボイドなどの発生を抑制することができる。
本発明において、上記絶縁膜は、第一の絶縁層と同種の材料からなる構成としてもよい。
この構成によれば、絶縁膜と第一の絶縁層との密着性が向上する。このため、半導体装置の絶縁破壊を効率よく抑制することができる。また、機械的強度も向上できる。
本発明において、上記第二の絶縁層の比誘電率は、３．５以下であってもよい。
この構成によれば、半導体装置の寄生容量を低減でき、配線遅延の発生を抑制することができる。なお、本発明では、絶縁膜が設けられているため、第二の絶縁層の比誘電率を３．５以下としても、半導体装置の絶縁破壊を抑制することができる。
本発明において、上記導電体は、銅または銅合金層と、銅または銅合金層の底面および側面を覆うバリアメタル膜とを含んでもよい。
この構成によれば、銅または銅合金層からの銅元素の拡散を抑制することができる。なお、本発明では、絶縁膜が設けられているため、バリアメタル膜と上記界面との間での絶縁破壊を抑制することができる。
本発明において、上記半導体装置は、多層絶縁膜上に設けられている第四の絶縁層をさらに備える構成とすることができる。
この構成によれば、半導体装置の絶縁性をさらに向上することができる。
本発明において、上記絶縁膜は、第一の絶縁層および第四の絶縁層と同種の材料からなり、第一の絶縁層および第四の絶縁層と接するように構成することができる。
この構成によれば、絶縁膜と、第一の絶縁層および第四の絶縁層との密着性が向上する。このため、半導体装置の絶縁破壊を効率よく抑制することができる。また、機械的強度も向上できる。
本発明において、上記多層絶縁膜中には、配線が設けられており、導電体は、配線の少なくとも一部を構成することができる。
この構成によれば、配線間の距離が短くなった場合にも、配線間の絶縁破壊を抑制することができる。
本発明において、上記半導体装置は、半導体基板および多層絶縁膜の間に設けられている、配線をさらに備え、上記導電体は、配線に接続するビアプラグの少なくとも一部を構成することができる。
この構成によれば、ビアプラグ間の距離が短くなった場合にも、ビアプラグ間の絶縁破壊を抑制することができる。
本発明において、上記絶縁膜を形成する工程は、開口部を形成する際に、第一の絶縁層の一部をスパッタエッチングすることにより、開口部の側面に第一の絶縁層の一部を付着させる工程を含んでもよい。
この方法によれば、簡便な工程により開口部の側面にコンフォーマルな絶縁膜を形成できる。このため、半導体装置の絶縁破壊を効果的に抑制することができる。
本発明において、上記第一の絶縁層の一部を付着させる工程は、不活性ガスを用いて、ガス圧力１ｍｍＴｏｒｒ以下でスパッタエッチングを行う工程を含んでもよい。
この方法によれば、絶縁膜の膜質を向上させることができる。このため、半導体装置の絶縁破壊を効果的に抑制することができる。
本発明において、上記絶縁膜を形成する工程は、第一の絶縁層の一部をスパッタエッチングすることにより、開口部の底面を第一の絶縁層の途中に到達させる工程と、開口部の底面の直下に存在する第一の絶縁層を除去することにより、開口部に多層絶縁膜を貫通させる工程と、を含んでもよい。
この方法によれば、スパッタエッチング後に開口部の底面の直下に第一の絶縁層が残存する。このため、スパッタエッチングの際に、第一の絶縁層の下部に設けられている構造にダメージが発生することが抑制される。
本発明において、上記絶縁膜を形成する工程は、開口部を形成する際に、第一の絶縁層の一部を異方性ドライエッチングすることにより、開口部の側面に第一の絶縁層の一部を付着させる工程を含んでもよい。
この方法によれば、簡便な工程により開口部の側面にコンフォーマルな絶縁膜を形成できる。このため、半導体装置の絶縁破壊を効果的に抑制することができる。
本発明において、上記第一の絶縁層の一部を付着させる工程は、フルオロカーボンガスと、窒素ガスまたは水素ガスと、を含むエッチングガスを用いて、異方性ドライエッチングを行う工程を含んでもよい。
この方法によれば、絶縁膜の膜質を向上させることができる。このため、半導体装置の絶縁破壊を効果的に抑制することができる。
本発明において、上記多層絶縁膜を形成する工程は、炭素濃度が１０ａｔｏｍｉｃ％以上である第一の絶縁層を形成する工程を含んでもよい。
この方法によれば、異方性ドライエッチング時に開口部の側面に第一の絶縁層の一部が付着しやすい。このため、絶縁膜の膜質を向上させることができる。その結果、半導体装置の絶縁破壊を効果的に抑制することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
<実施形態１>
図６は、本実施形態の半導体装置を説明するための断面図である。
本実施形態の半導体装置は、半導体基板（不図示）と、半導体基板上に形成された層間絶縁膜１０２と、層間絶縁膜１０２上に設けられている多層絶縁膜１４０とを備える。この半導体装置は、多層絶縁膜１４０を貫通するように設けられており、Ｃｕ膜１２０およびバリアメタル膜１１８を含む導電体を備える。バリアメタル膜１１８は、Ｃｕ膜１２０の側面および底面を覆うように設けられている。なお、Ｃｕ膜１２０は、ＥＭ（エレクトロマイグレーション）耐性を向上させるために、Ｃｕ合金膜であってもよい。この半導体装置は、多層絶縁膜１４０と導電体（Ｃｕ膜１２０およびバリアメタル膜１１８）との間に設けられている絶縁膜１１６を備える。
多層絶縁膜１４０は、エッチングストッパ膜１０４（第一の絶縁層）と、エッチングストッパ膜１０４上に設けられており、エッチングストッパ膜１０４の誘電率よりも低い誘電率を有する低誘電率絶縁膜１０６（第二の絶縁層）と、低誘電率絶縁膜１０６上に設けられており、低誘電率絶縁膜１０６の誘電率よりも高い誘電率を有するハードマスク膜１０８（第三の絶縁層）と、を含む。
絶縁膜１１６は、エッチングストッパ膜１０４および低誘電率絶縁膜１０６の界面と、導電体（Ｃｕ膜１２０およびバリアメタル膜１１８）とを隔離する。絶縁膜１１６は、低誘電率絶縁膜１０６およびハードマスク膜１０８の界面と、導電体（Ｃｕ膜１２０およびバリアメタル膜１１８）とを隔離する。ハードマスク膜１０８上およびＣｕ膜１２０上には、銅拡散防止膜１２２（ＳｉＣＮ膜）が形成されている。
そして、絶縁膜１１６は、バリアメタル膜１１８の側面のうち、層間絶縁膜１０２近傍の領域を除く領域を覆うように設けられている。すなわち、絶縁膜１１６の直下には、エッチングストッパ膜１０４の一部が設けられている。別の表現をすると、絶縁膜１１６は、多層絶縁膜１４０のうち、低誘電率絶縁膜１０６およびハードマスク膜１０８を貫通し、エッチングストッパ膜１０４の少なくとも一部に埋設されている。また、エッチングストッパ膜１０４および低誘電率絶縁膜１０６の界面近傍における絶縁膜１１６の膜厚は、低誘電率絶縁膜１０６およびハードマスク膜１０８の界面における絶縁膜１１６の膜厚よりも大きい。また、絶縁膜１１６は、エッチングストッパ膜１０４および銅拡散防止膜１２２と同種の材料からなる
ここで、低誘電率絶縁膜１０６は、誘電率３．５以下の材料から形成できる。例えば、水素化ポリシロキサン以外にも、メチル化ポリシロキサン、オルガノシリケートグラス、ポーラスメチル化ポリシロキサン、ポーラスオルガノシリケートグラスなどを用いて形成できる。このように、低誘電率絶縁膜１０６に誘電率３．５以下の材料を用いることにより、銅配線間の寄生容量を低減できる。
以下、本実施形態の半導体装置の製造方法について図面を用いて説明する。
図１〜５は、図６に示した半導体装置の製造方法を説明するための工程断面図である。
まず、図１に示すように、半導体基板（不図示）上に形成された層間絶縁膜１０２上に、周知の方法により、ＳｉＣＮ膜からなるエッチングストッパ膜である１０４と、水素化ポリシロキサン膜からなる低誘電率絶縁膜１０６と、ＳｉＯ2膜からなるハードマスク膜１０８とを順に積層してなる多層絶縁膜１４０を形成する。
引き続いて、多層絶縁膜１４０の上に、ＡＲＣ膜（反射防止膜）１１０、フォトレジスト膜１１２を順次形成し、既知のリソグラフィー技術によって、フォトレジスト膜１１２に所望のパターンを形成する。
次に、図２に示すように、パターン形成されたフォトレジスト膜１１２をマスクにして、ＡＲＣ膜１１０、ハードマスク膜１０８、低誘電率絶縁膜１０６を順次エッチングして開口部１１４を形成する。エッチングストッパ膜１０８は、低誘電率絶縁膜１０６（水素化ポリシロキサン膜）に対してエッチングガスによるエッチングレートの選択比がとれる（選択比が大きい）材質からなる膜（ＳｉＣＮ膜）が選ばれている。このため、エッチングにより形成される開口部１１４の先端は、低誘電率絶縁膜１０６およびエッチングストッパ膜１０４の界面でストップする。引き続き、フォトレジスト膜１１２、ＡＲＣ膜１１０をアッシングし、残渣を剥離液で除去する。
さらに、図３に示すように、開口部１１４の底部に露出したエッチングストッパ膜１０４をＣＶＤまたはＰＶＤチャンバ内で不活性ガス雰囲気でのスパッタエッチを行うことにより、開口部１１４の底部のエッチングストッパ膜の一部をエッチングするとともに、開口部１１４の側壁部にエッチングストッパ膜１０４を構成する物質（例えば、ＳｉＣＮ膜）を付着させて、絶縁膜１１６（保護膜）を形成する。
なお、このスパッタエッチを行う際には、スパッタエッチ後に、開口部１１４の底部のエッチングストッパ膜１０４を残すようにする。なぜなら、エッチングストッパ膜１０４が抜けた（開口部１１４がエッチングストッパ膜１０４を貫通した）場合は、下層のメタル層（不図示）などの構造にスパッタエッチによるエッチング時のダメージが入り、メタル層（不図示）の抵抗が高くなる場合などがあるからである。
この時のスパッタエッチの条件は、例えば、Ａｒガスなどの不活性ガスなどで、上部コイル１ＭＨｚ以上、２００Ｗ以上、基板バイアス１３．５６ＭＨｚの周波数で２００Ｗ以上のパワー、ガス圧力１ｍｍＴｏｒｒ以下とする。特に、ガス圧力を１ｍｍＴｏｒｒ以下の低圧としてスパッタエッチを実施することにより、開口部１１４底部の絶縁膜（エッチングストッパ膜１０４）をより効率よくスパッタできる。
スパッタエッチにより形成された絶縁膜１１６は、開口部１１４に露出した低誘電率絶縁膜１０６およびハードマスク膜１０８の界面の露出部を覆うとともに、開口部１１４に露出した低誘電率絶縁膜１０６およびエッチングストッパ膜１０４の界面の露出部を覆う構成になっている。また、絶縁膜１１６は、スパッタエッチにより形成されているので、被スパッタ膜に近い場所に膜が堆積されやすい。すなわち、絶縁膜１１６は、開口部の底部からの距離とともにその膜厚は薄くなる形状である。
次に、図４に示すように、開口部１１４の底部の直下に残っているエッチングストッパ膜１０４を異方性のエッチバックにより除去する。このとき、異方性のエッチバックを行うため、開口部１１４の側壁に形成されている絶縁膜１１６は、ほとんどエッチングされずに残る。
次に、図５に示すように、開口部１１４の底面および側面の全面にバリアメタル膜１１８（Ｔａ／ＴａＮ膜）、シードＣｕ膜（不図示）の積層膜を形成する。引き続いて、シードＣｕ膜上にメッキ法によりＣｕ膜１２０を形成する。さらに、ハードマスク膜１０８上に形成された不要なバリア膜１１８およびＣｕ膜１２０を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）により除去することにより、バリアメタル膜１１８およびＣｕ膜１２０からなるＣｕ配線を形成する。
次いで、図６に示すように、ハードマスク膜１０８上、バリアメタル膜１１８上およびＣｕ膜１２０上の全面に、ＳｉＣＮ膜からなる銅拡散防止膜１２２（Ｃｕ拡散バリア膜）を形成する。
以下、本実施形態の半導体装置の配線構造の作用効果について説明する。
本実施形態の半導体装置によれば、隣接するＣｕ配線間の絶縁耐圧を向上させることができる。すなわち、絶縁膜１１６は、バリアメタル膜１１８およびＣｕ膜１２０からなるＣｕ配線と、低誘電率絶縁膜１０６およびハードマスク膜１０８の間の直線的な界面とを隔離するように設けられている。また、絶縁膜１１６は、バリアメタル膜１１８およびＣｕ膜１２０からなるＣｕ配線と、低誘電率絶縁膜１０６およびエッチングストッパ膜１０４の間の直線的な界面とを隔離するように設けられている。このため、絶縁層同士の界面において生じやすい絶縁破壊を効果的に抑制することができる。その結果、隣接するＣｕ配線間の絶縁耐圧を向上させることができる。
また、本実施形態の半導体装置によれば、絶縁層同士の密着強度が向上する。すなわち、絶縁膜１１６、エッチングストッパ膜１０４、銅拡散防止膜１２２が同じ材質（ＳｉＣＮ膜）であるので、絶縁層同士の密着強度に優れている。
さらに、本実施形態の半導体装置によれば、製造安定性に優れる半導体装置が得られる。すなわち、絶縁膜１１６は、エッチングストッパ膜１０４からの距離とともにその膜厚が薄くなっている形状を有しているので、バリアメタル膜１１８およびＣｕシード膜（不図示）のカバレッジを向上させることができる。このため、バリアメタル膜１１８およびＣｕ膜１２０からなるＣｕ配線を形成する際に、ボイドなどの発生を抑制することができる。また、スパッタエッチによりエッチングストッパ膜１０４の一部を開口部１１４の側面に付着させて絶縁膜１１６を形成させる際に、エッチングストッパ膜１０４を一部残存させるため、エッチングストッパ膜１０４の下部の構造に与えるダメージを抑制できる。その結果、半導体装置の製造安定性を向上できる。
<実施形態２>
図１０は、実施形態２に係る半導体装置の構成を説明するための断面図である。
本実施形態の半導体装置の構成は、基本的には実施形態１の半導体装置と同様であるが、絶縁膜１１６をＣｕ配線（Ｃｕ膜１２８およびバリアメタル膜１２６）上に形成されたＣｕビアプラグ（Ｃｕ膜１３６およびバリアメタル膜１１８）に適用する点で異なる。
本実施形態の半導体装置では、Ｃｕビアプラグは、Ｃｕ配線上に形成されている。また、Ｃｕ配線は、エッチングストッパ膜１３０、低誘電率絶縁膜１３２、ハードマスク膜１３４からなる多層絶縁膜１４２内に形成されている。図１０においても、図６と同様に、Ｃｕビアプラグのバリアメタル膜１１８と、低誘電率絶縁膜１０６およびハードマスク膜１０８との界面と、を隔離する絶縁膜１１６が設けられている。この絶縁膜１１６は、低誘電率絶縁膜１０６およびエッチングストッパ膜１０４の界面と、Ｃｕビアプラグのバリアメタル膜１１８と、を隔離する。なお、Ｃｕ配線の配線構造に関しても、図６に示すような絶縁膜１１６が別途形成されていてもよい。
本実施形態の半導体装置によれば、隣接するＣｕビアプラグ間の絶縁耐圧を向上させることができる。すなわち、Ｃｕ配線の代わりに、Ｃｕビアプラグと、絶縁層同士の界面とを隔離する絶縁膜を設けることにより、絶縁層同士の界面において生じやすい絶縁破壊を効果的に抑制することができる。その結果、隣接するＣｕビアプラグ間の絶縁耐圧を向上させることができる。また、その他実施形態１と同様の作用効果も奏する。
<実施形態３>
図９は、実施形態３に係る半導体装置の構成を説明するための断面図である。
本実施形態の半導体装置の構成は、基本的には実施形態１の半導体装置と同様であるが、絶縁膜１２４が多層絶縁膜１４０を貫通し、層間絶縁膜１０２と接している点が異なる。すなわち、実施形態１では、絶縁膜１１６の直下には、エッチングストッパ膜１０４が設けられていたが、本実施形態では、絶縁膜１２４の直下には、エッチングストッパ膜１０４が設けられていない点が異なる。
以下、本実施形態の半導体装置の製造方法について図面を用いて説明する。
本実施形態の半導体装置の製造方法は、基本的には、実施形態１の半導体装置の製造方法と同様であるが、エッチングストッパ膜１０４をスパッタエッチする代わりに、異方性ドライエッチングする際に、開口部１１４の側壁にエッチングストッパ膜１０４を構成する物質が付着することによって、絶縁膜１２４が形成される点が異なっている。
図７〜図８は、図９に示した半導体装置の製造方法を説明するための工程断面図である。なお、本実施形態の半導体装置を製造するには、まず、図１〜図２に示す工程を行うが、第１の実施形態と共通であるから、説明を省略する。
図２に示す工程が終了すると、図７に示すように、エッチングストッパ膜１０４を異方性ドライエッチングする。このときに、適切なエッチング条件を選択することにより、エッチングストッパ膜１０４を構成する物質を開口部１１４の側壁に付着させ、絶縁膜１２４を形成する。
このときのエッチング条件としては、例えば、少なくともフルオロカーボンガスと、窒素または水素とを含むエッチングガスを用いる条件が挙げられる。また、エッチング時に側壁に絶縁膜１２４（保護膜）が付着しやすくするために、エッチングストッパ膜１０４の炭素濃度を高くすることもできる。例えば、エッチングストッパ膜１０４の炭素濃度を１０ａｔｏｍｉｃ％以上とすると、エッチング時に側壁に絶縁膜１２４が付着しやすくなる。
次に、図８に示すように、開口部１１４の底面および側面の全面にバリアメタル膜１１８、シードＣｕ膜（不図示）を順に形成する。引き続いて、シードＣｕ膜上にメッキによりＣｕ膜１２０を形成する。さらに、ハードマスク膜１０８上に形成された不要なバリア膜１１８およびＣｕ膜１２０を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）により除去して、Ｃｕ膜１２０およびバリアメタル膜１１８からなるＣｕ配線を形成する。
次いで、図９に示すように、ハードマスク膜１０８上およびＣｕ膜１２０上にＳｉＣＮ膜からなる銅拡散防止膜１２２（Ｃｕ拡散バリア膜）を形成する。
以下、本実施形態の半導体装置の作用効果について説明する。
本実施形態の半導体装置によれば、実施形態１の作用効果にくわえて、半導体装置の製造安定性が向上するという作用効果が得られる。すなわち、ハードマスク膜１０８および低誘電率絶縁膜１０６を順次エッチングした後、エッチングストッパ膜１０４の異方性ドライエッチングの際に、絶縁膜１２４を形成できるので、スパッタエッチへの切り換え工程などが不要であり、工程数の削減を図ることができる。また、比較的マイルドな条件で異方性ドライエッチングを行うため、エッチングストッパ膜１０４を完全に抜いてしまっても、エッチングストッパ膜１０４下部の構造に与えるダメージを抑制することができる。その結果、半導体装置の製造安定性が向上する
<実施形態４の変形例>
図１１は、実施形態４に係る半導体装置の構成を説明するための断面図である。
本実施形態の半導体装置の構成は、基本的には実施形態３の半導体装置と同様であるが、絶縁膜１２４をＣｕ配線（Ｃｕ膜１２８およびバリアメタル膜１２６）上に形成されたＣｕビアプラグ（Ｃｕ膜１３６およびバリアメタル膜１１８）に適用する点で異なる。
本実施形態の半導体装置では、Ｃｕビアプラグは、Ｃｕ配線上に形成されている。また、Ｃｕ配線は、エッチングストッパ膜１３０、低誘電率絶縁膜１３２、ハードマスク膜１３４からなる多層絶縁膜１４２内に形成されている。図１１においても、図９と同様に、Ｃｕビアプラグのバリアメタル膜１１８と、低誘電率絶縁膜１０６およびハードマスク膜１０８の界面と、を隔離する絶縁膜１２４が設けられている。この絶縁膜１２４は、低誘電率絶縁膜１０６およびエッチングストッパ膜１０４の界面と、Ｃｕビアプラグのバリアメタル膜１１８と、を隔離する。なお、Ｃｕ配線の配線構造に関しても、図６に示すような絶縁膜１１６が別途形成されていてもよい。
本実施形態の半導体装置によれば、隣接するＣｕビアプラグ間の絶縁耐圧を向上させることができる。すなわち、Ｃｕ配線の代わりに、Ｃｕビアプラグと、絶縁層同士の界面とを隔離する絶縁膜を設けることにより、絶縁層同士の界面において生じやすい絶縁破壊を効果的に抑制することができる。その結果、隣接するＣｕビアプラグ間の絶縁耐圧を向上させることができる。また、その他実施形態１と同様の作用効果も奏する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施形態では、多層絶縁膜１４０を、エッチングストッパ膜１０４、低誘電率絶縁膜１０６、ハードマスク膜１０８を順に積層してなる構造としたが、特に限定する趣旨ではない。多層絶縁膜１４０は、三層構造に限られず、四層以上の構造であってもよい。この場合、絶縁膜は、これらの絶縁層同士の界面の端部をいずれも覆う構成をとることにより、絶縁破壊による短絡を有効に抑制し得る。
実施形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態１および３に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態１に係る半導体装置の配線構造を説明するための断面図である。 実施形態３に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態３に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態３に係る半導体装置の構成を説明するための断面図である。 実施形態２に係る半導体装置の構成を説明するための断面図である。 実施形態４に係る半導体装置の構成を説明するための断面図である。 従来公知の半導体装置の構成を説明するための断面図である。
符号の説明
１０２ 層間絶縁膜
１０４ エッチングストッパ膜
１０６ 低誘電率絶縁膜
１０８ ハードマスク膜
１１０ ＡＲＣ膜
１１２ フォトレジスト膜
１１４ 開口部
１１６ 絶縁膜
１１８ バリアメタル膜
１２０ Ｃｕ膜
１２２ 銅拡散防止膜
１２４ 絶縁膜
１２６ バリアメタル膜
１２８ Ｃｕ膜
１３０ エッチングストッパ膜
１３２ 低誘電率絶縁膜
１３４ ハードマスク膜
１３６ Ｃｕ膜
１４０ 多層絶縁膜
１４２ 多層絶縁膜
２０１ 下地層
２０２ Ｓｉ3Ｎ4膜
２０３ 有機ＳＯＧ膜
２０４ Ｓｉ3Ｎ4膜
２０７ 有機ＳＯＧ膜
２０８ Ｓｉ3Ｎ4膜
４００ 電極
４０１ 絶縁層
４０２ 導体層

Claims (20)

  1. 半導体基板と、
    前記半導体基板の上部に設けられている多層絶縁膜と、
    前記多層絶縁膜を貫通して設けられ、銅または銅合金を含む導電体と、
    前記多層絶縁膜と前記導電体との間に設けられている絶縁膜と、
    を含み、
    前記多層絶縁膜は、第一の絶縁層と、前記第一の絶縁層上に設けられており、前記第一の絶縁層の誘電率よりも低い誘電率を有する第二の絶縁層と、前記第二の絶縁層上に設けられており、前記第二の絶縁層の誘電率よりも高い誘電率を有する第三の絶縁層と、を含み、
    前記絶縁膜は、前記第一の絶縁層および前記第二の絶縁層の界面と、前記導電体とを隔離し、前記第二の絶縁層および前記第三の絶縁層の界面と、前記導電体とを隔離するように構成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記絶縁膜は、前記多層絶縁膜のうち、前記第二の絶縁層および前記第三の絶縁層を貫通し、前記第一の絶縁層の少なくとも一部に埋設されるように構成されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記絶縁膜は、前記多層絶縁膜を貫通するように構成されていることを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記第一の絶縁層および前記第二の絶縁層の界面近傍における前記絶縁膜の膜厚は、前記第二の絶縁層および前記第三の絶縁層の界面近傍における前記絶縁膜の膜厚よりも大きいことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記絶縁膜の膜厚は、前記多層絶縁膜の底部からの距離とともに薄くなっていくことを特徴とする半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記絶縁膜は、前記第一の絶縁層と同種の材料からなることを特徴とする半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記第二の絶縁層の比誘電率は、３．５以下であることを特徴とする半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記導電体は、銅または銅合金層と、前記銅または銅合金層の底面および側面を覆うバリアメタル膜とを含むことを特徴とする半導体装置。
  9. 請求項１乃至８いずれかに記載の半導体装置において、
    前記多層絶縁膜上に設けられている第四の絶縁層をさらに備える
    ことを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記絶縁膜は、前記第一の絶縁層および前記第四の絶縁層と同種の材料からなり、前記第一の絶縁層および前記第四の絶縁層と接するように構成されていることを特徴とする半導体装置。
  11. 請求項１乃至１０いずれかに記載の半導体装置において、
    前記多層絶縁膜中には、配線が設けられており、
    前記導電体は、前記配線の少なくとも一部を構成することを特徴とする半導体装置。
  12. 請求項１乃至１０いずれかに記載の半導体装置において、
    前記半導体基板および前記多層絶縁膜の間に設けられている、配線をさらに備え、
    前記導電体は、前記配線に接続するビアプラグの少なくとも一部を構成することを特徴とする半導体装置。
  13. 半導体基板の上部に、第一の絶縁層と、前記第一の絶縁層上に設けられており、前記第一の絶縁層の誘電率よりも低い誘電率を有する第二の絶縁層と、前記第二の絶縁層上に設けられており、前記第二の絶縁層の誘電率よりも高い誘電率を有する第三の絶縁層と、を含む多層絶縁膜を形成する工程と、
    前記多層絶縁膜を貫通する開口部を形成し、前記開口部の側面のうち、前記第一の絶縁層および前記第二の絶縁層の界面近傍と、前記第二の絶縁層および前記第三の絶縁層の界面近傍と、を覆う絶縁膜を形成する工程と、
    前記開口部内のうち前記絶縁膜よりも内側に、前記多層絶縁膜を貫通するように銅または銅合金を含む導電体を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記絶縁膜を形成する工程は、前記開口部を形成する際に、前記第一の絶縁層の一部をスパッタエッチングすることにより、前記開口部の側面に前記第一の絶縁層の一部を付着させる工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記第一の絶縁層の一部を付着させる工程は、不活性ガスを用いて、ガス圧力１ｍｍＴｏｒｒ以下でスパッタエッチングを行う工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１４または１５に記載の半導体装置の製造方法において、
    前記絶縁膜を形成する工程は、前記第一の絶縁層の一部をスパッタエッチングすることにより、前記開口部の底面を前記第一の絶縁層の途中に到達させる工程と、
    前記開口部の底面の直下に存在する第一の絶縁層を除去することにより、前記開口部に前記多層絶縁膜を貫通させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  17. 請求項１３に記載の半導体装置の製造方法において、
    前記絶縁膜を形成する工程は、前記開口部を形成する際に、前記第一の絶縁層の一部を異方性ドライエッチングすることにより、前記開口部の側面に前記第一の絶縁層の一部を付着させる工程を含むことを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記第一の絶縁層の一部を付着させる工程は、フルオロカーボンガスと、窒素ガスまたは水素ガスと、を含むエッチングガスを用いて、異方性ドライエッチングを行う工程を含むことを特徴とする半導体装置の製造方法。
  19. 請求項１７または１８に記載の半導体装置の製造方法において、
    前記多層絶縁膜を形成する工程は、炭素濃度が１０ａｔｏｍｉｃ％以上である前記第一の絶縁層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  20. 請求項１３乃至１９いずれかに記載の半導体装置の製造方法において、
    前記導電体を形成する工程は、
    前記開口部内のうち前記絶縁膜よりも内側に、バリアメタル膜を形成する工程と、
    前記開口部内のうち前記バリアメタル膜よりも内側に、銅または銅合金層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2004276038A 2004-09-22 2004-09-22 半導体装置およびその製造方法 Expired - Fee Related JP4878434B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004276038A JP4878434B2 (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法
US11/219,784 US7135776B2 (en) 2004-09-22 2005-09-07 Semiconductor device and method for manufacturing same
CNB2005101068182A CN100346468C (zh) 2004-09-22 2005-09-22 半导体器件及其制造方法
US11/542,212 US7473630B2 (en) 2004-09-22 2006-10-04 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004276038A JP4878434B2 (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006093351A true JP2006093351A (ja) 2006-04-06
JP4878434B2 JP4878434B2 (ja) 2012-02-15

Family

ID=36073077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004276038A Expired - Fee Related JP4878434B2 (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7135776B2 (ja)
JP (1) JP4878434B2 (ja)
CN (1) CN100346468C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101907694B1 (ko) 2012-03-06 2018-10-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR20190026844A (ko) * 2016-07-08 2019-03-13 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078150A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2010258215A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011040621A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の設計方法および半導体装置の製造方法
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8975729B2 (en) 2012-01-13 2015-03-10 Qualcomm Incorporated Integrating through substrate vias into middle-of-line layers of integrated circuits
CN103956342A (zh) * 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 内含固体金属导热填充物的高导热陶瓷基板及其制备工艺
US10304729B2 (en) * 2016-11-29 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures
CN107104106B (zh) * 2017-04-10 2019-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
US10923397B2 (en) * 2018-11-29 2021-02-16 Globalfoundries Inc. Through-substrate via structures in semiconductor devices
CN110400757A (zh) * 2019-07-19 2019-11-01 微智医疗器械有限公司 半导体器件的封装方法、封装组件及电子设备
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
US12046506B2 (en) * 2021-05-07 2024-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Devices with reduced capacitances

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139424A (ja) * 1995-11-13 1997-05-27 Ricoh Co Ltd 半導体装置およびその製造方法
JP2000021984A (ja) * 1998-06-26 2000-01-21 Nippon Steel Corp 半導体装置の製造方法
JP2000091422A (ja) * 1998-09-16 2000-03-31 Sony Corp 多層配線構造の製造方法
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2002134609A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2004053979A1 (en) * 2002-12-11 2004-06-24 International Business Machines Corporation A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
JP2004221498A (ja) * 2003-01-17 2004-08-05 Toshiba Corp 半導体装置の製造方法および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
JP3300643B2 (ja) * 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
US6127070A (en) * 1998-12-01 2000-10-03 Advanced Micro Devices, Inc. Thin resist with nitride hard mask for via etch application
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
JP2001102449A (ja) 1999-10-01 2001-04-13 Hitachi Ltd デュアルダマシンエッチング方法及びそれを用いた半導体の製造方法
JP2001176967A (ja) * 1999-12-21 2001-06-29 Nec Corp 半導体装置及びその製造方法
US6380073B1 (en) * 2000-08-29 2002-04-30 United Microelectronics Corp. Method for forming metal interconnection structure without corner faceted
US6424038B1 (en) * 2001-03-19 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
US6723310B2 (en) * 2002-07-29 2004-04-20 Albert Zofchak Hair conditioning formulation
US6680258B1 (en) * 2002-10-02 2004-01-20 Promos Technologies, Inc. Method of forming an opening through an insulating layer of a semiconductor device
JP3676784B2 (ja) * 2003-01-28 2005-07-27 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6803660B1 (en) * 2003-01-29 2004-10-12 International Business Machines Corporation Patterning layers comprised of spin-on ceramic films
US7253098B2 (en) * 2004-08-27 2007-08-07 International Business Machines Corporation Maintaining uniform CMP hard mask thickness

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139424A (ja) * 1995-11-13 1997-05-27 Ricoh Co Ltd 半導体装置およびその製造方法
JP2000021984A (ja) * 1998-06-26 2000-01-21 Nippon Steel Corp 半導体装置の製造方法
JP2000091422A (ja) * 1998-09-16 2000-03-31 Sony Corp 多層配線構造の製造方法
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2002134609A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2004053979A1 (en) * 2002-12-11 2004-06-24 International Business Machines Corporation A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
JP2006510195A (ja) * 2002-12-11 2006-03-23 インターナショナル・ビジネス・マシーンズ・コーポレーション キャップ層を有する半導体相互接続構造上に金属層を堆積させる方法
JP2004221498A (ja) * 2003-01-17 2004-08-05 Toshiba Corp 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101907694B1 (ko) 2012-03-06 2018-10-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR20190026844A (ko) * 2016-07-08 2019-03-13 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR102531901B1 (ko) 2016-07-08 2023-05-16 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
US7135776B2 (en) 2006-11-14
US20070032070A1 (en) 2007-02-08
CN1753164A (zh) 2006-03-29
CN100346468C (zh) 2007-10-31
JP4878434B2 (ja) 2012-02-15
US7473630B2 (en) 2009-01-06
US20060060975A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
US11222815B2 (en) Semiconductor device with reduced via resistance
US7553756B2 (en) Process for producing semiconductor integrated circuit device
US7135776B2 (en) Semiconductor device and method for manufacturing same
US20070120263A1 (en) Conductor track arrangement and associated production method
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2006019480A (ja) 半導体装置の製造方法
JP2007035996A (ja) 半導体装置およびその製造方法
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2008060243A (ja) 半導体装置およびその製造方法
US20090149019A1 (en) Semiconductor device and method for fabricating the same
JP2006196642A (ja) 半導体装置およびその製造方法
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JP2004172337A (ja) 半導体装置およびその製造方法
KR20070013894A (ko) 반도체 소자의 금속 배선 형성 방법
TWI381444B (zh) 形成開口之方法
KR20090065529A (ko) 반도체장치 및 반도체장치의 제조방법
JP2007214418A (ja) 半導体装置の製造方法
JP2010050360A (ja) 半導体装置の製造方法
JP2009117652A (ja) 半導体装置
JP2005217346A (ja) 半導体装置およびその製造方法
KR20040077042A (ko) 다마신 금속 배선 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4878434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees