JP2010050360A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010050360A
JP2010050360A JP2008214627A JP2008214627A JP2010050360A JP 2010050360 A JP2010050360 A JP 2010050360A JP 2008214627 A JP2008214627 A JP 2008214627A JP 2008214627 A JP2008214627 A JP 2008214627A JP 2010050360 A JP2010050360 A JP 2010050360A
Authority
JP
Japan
Prior art keywords
film
groove
alloy
layer
alloy film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008214627A
Other languages
English (en)
Inventor
Yuichi Nakao
雄一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008214627A priority Critical patent/JP2010050360A/ja
Priority to US12/535,665 priority patent/US8039390B2/en
Publication of JP2010050360A publication Critical patent/JP2010050360A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】溝を埋め尽くすように形成されるCu層中のMnの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】SiおよびOを含む絶縁材料からなる第2絶縁層6に、第2溝11が形成される。次に、スパッタ法により、第2溝11の内面に、CuMn合金からなる合金膜18が被着される。この合金膜18は、第2溝11の内面に接する部分のMn濃度が相対的に高く、その表層部分のMn濃度が相対的に低くなるように形成される。次いで、合金膜18上に、Cuからなる第2配線14が形成される。第2配線14の形成後、熱処理により、第2配線と第2絶縁層6との間に、MnSiOからなる第2バリア膜13が形成される。
【選択図】図2C

Description

本発明は、Cu(銅)を主成分とする金属材料からなるCu層を有する半導体装置の製造方法に関する。
高集積化された半導体装置において、配線の材料として、Al(アルミニウム)よりも導電性の高いCuを採用したものがある。Cuからなる配線は、Cuがドライエッチングによる微細なパターニングが困難であることから、ダマシン法により、半導体基板上の絶縁層(層間絶縁膜)に形成された微細な溝に埋設される。
絶縁層の材料としては、通常、SiOが採用される。ところが、Cuは、SiOへの拡散性が高い。そのため、SiOからなる絶縁層に形成された溝の内面とCuからなる配線とが直に接すると、Cuが絶縁層中に拡散し、これにより絶縁層の絶縁耐圧が低下する。したがって、絶縁層とCuからなる配線との間には、Cuの絶縁層への拡散を防止するためのバリア膜が必要となる。
バリア膜を形成する手法として、CuMn合金を用いた自己形成プロセスが知られている(たとえば、特許文献1参照)。この自己形成プロセスでは、配線の形成に先立ち、CuMn合金をターゲットとして用いるスパッタ(スパッタリング)法により、溝の内面を含む絶縁層の表面上に、CuとMn(マンガン)との合金からなる合金膜が形成される。次いで、めっき法により、合金膜上に、Cuからなるめっき層が溝を埋め尽くすように形成される。その後、熱処理が行われることにより、合金膜中のMnが絶縁層中のSi(シリコン)およびO(酸素)と結合し、めっき層と絶縁層との間、つまり溝の内面上に、MnSi(x,y,z:零よりも大きい数。以下、単に「MnSiO」と記載する。)からなるバリア膜が形成される。
特開2005−277390号公報
バリア膜の形成に寄与しない余分なMnは、Cuからなるめっき層中に拡散する。Mnのめっき層中への拡散量が多いと、そのめっき層を平坦化して形成されるCu配線中にMnが残留し、配線の抵抗が増大する。そのため、CuMn合金からなる合金膜は、バリア膜の形成に必要十分な厚さに形成されることが好ましい。
しかし、スパッタ法では、溝の底面と比べてその側面にCuMn合金が付着しにくいため、溝の底面上における合金膜の厚さがバリア膜の形成に必要十分な厚さとなるように、合金膜が全体的に薄く形成されると、合金膜における溝の側面上に形成される部分が薄くなりすぎる。その結果、合金膜と溝の側面との密着性が低下し、溝の側面上で合金膜の膜剥がれが生じるおそれがある。膜剥がれが生じると、その部分に、MnSiOからなるバリア膜が良好に形成されない。
一方、溝の側面上における合金膜の厚さが膜剥がれを生じないような厚さとなるように、合金膜が形成されると、その合金膜における溝の底面上に形成される部分が必要以上の厚さになる。その結果、合金膜に含まれるMnの量が過剰となり、Cu配線中のMnの残留量の増加による配線抵抗の増加の問題を招く。
そこで、本発明の目的は、溝を埋め尽くすように形成されるCu層中のMnの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供することである。
前記の目的を達成するための請求項1記載の発明は、SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する溝形成工程と、スパッタ法により、前記溝の内面に接する部分のMn濃度が相対的に高く、表層部分のMn濃度が相対的に低くなるように、前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる合金膜被着工程と、前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を形成するCu層形成工程と、熱処理により、前記Cu層と前記絶縁層との間にMnSi(x,y,z:零よりも大きい数)からなるバリア膜を形成するバリア膜形成工程とを含む、半導体装置の製造方法である。
この方法によれば、まず、SiおよびOを含む絶縁材料からなる絶縁層に、溝が形成される。次に、スパッタ法により、溝の内面(溝が凹状に形成される場合、その溝の側面および底面)に、CuおよびMnを含む合金材料からなる合金膜が被着される。この合金膜は、溝の内面に接する部分のMn濃度が相対的に高く、その表層部分のMn濃度が相対的に低くなるように形成される。次いで、合金膜上に、Cuを主成分とする金属材料からなるCu層が溝を埋め尽くすように形成される。Cu層の形成後、熱処理により、Cu層と絶縁層との間に、MnSiOからなるバリア膜が形成される。
CuおよびMnを含む合金材料(以下、この項において「CuMn合金」という。)は、Mn濃度が高いほど、SiおよびOを含む絶縁材料に対する密着性が高い。そのため、溝の内面に接する部分のMn濃度が高い合金膜は、溝の側面上での厚さが小さくても、溝の側面に対する密着性が高い。したがって、溝の側面上での合金膜の膜剥がれを防止することができる。そして、合金膜における溝の内面に接する部分のMn濃度が高い分、合金膜における表層部分のMn濃度が低いので、一様なMn濃度を有するCuMn合金からなる膜をその合金膜と同じ厚さに形成した場合と比較して、合金膜全体に含まれるMnの量は同一または低減する。したがって、バリア膜の形成に寄与しない余分なMnの量の増加を防止することができ、Cu層中のMnの残留量の増加を防止することができる。よって、Cu層中のMnの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる。
Cu層形成工程は、スパッタ法により、合金膜上にCuを主成分とする金属材料からなるシード膜を形成する工程と、前記シード膜上にCuからなるめっき層を形成する工程とを含んでもよい。
合金膜は、たとえば、CuターゲットおよびMnターゲットを用いた2元スパッタ法により形成することができる。具体的には、CuターゲットおよびMnターゲットに同時にイオン化された希ガス元素(たとえば、アルゴンガス)を衝突させることにより、CuおよびMnからなる膜を成膜することができる。このとき、CuターゲットおよびMnターゲットに対する希ガス元素の衝突エネルギーをそれぞれ変化させることにより、合金膜に含まれるMn濃度を表面側ほど低くなるように連続的に変化させることができる。
また、合金膜は、Mn濃度が互いに異なる複数のCuMn合金ターゲットを用いたスパッタ法により形成されてもよい。具体的には、Mn濃度の高いCuMn合金ターゲットから順にスパッタリングに用いて、各CuMn合金ターゲットにイオン化された希ガス元素を衝突させることにより、Mn濃度が互いに異なる複数のCuMnからなる膜を順に成膜することができる。この方法により合金膜が形成される場合、合金膜に含まれるMn濃度は表面側ほど低くなるように段階的に変化する。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明に係る方法により製造される半導体装置の構造を示す模式的な断面図である。
半導体装置1は、半導体基板(図示せず)上に、Cuを配線材料として用いた多層配線構造を有している。
半導体基板は、たとえば、Si(シリコン)基板からなる。半導体基板の表層部には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの機能素子が作り込まれている。
半導体基板上には、SiO(酸化シリコン)からなる第1絶縁層2が積層されている。
第1絶縁層2の表層部には、所定の配線パターンに対応した微細な第1溝3が形成されている。第1溝3の内面(側面および底面)には、MnSiOからなる第1バリア膜4が形成されている。そして、第1溝3内には、第1バリア膜4を介して、Cuを主成分とする金属材料からなる第1配線5が埋設されている。
第1絶縁層2上には、第2絶縁層6が積層されている。第2絶縁層6は、拡散防止膜7、第1層間絶縁膜8、エッチングストッパ膜9および第2層間絶縁膜10を、第1絶縁層2側からこの順に積層した構造を有している。
拡散防止膜7は、たとえば、SiC(炭化シリコン)およびSiCN(炭窒化シリコン)を積層した構造を有している。
第1層間絶縁膜8および第2層間絶縁膜10は、たとえば、SiOからなる。
エッチングストッパ膜9は、たとえば、SiCからなる。
第2絶縁層6の表層部には、所定の配線パターンに対応した第2溝11が形成されている。また、第2絶縁層6には、第1配線5と第2溝11とが対向する部分に、ビアホール12が貫通して形成されている。
第2溝11およびビアホール12の内面には、MnSiOからなる第2バリア膜13が形成されている。そして、第2溝11およびビアホール12内には、第2バリア膜13を介して、それぞれCuを主成分とする金属材料からなる第2配線14およびビア15が埋設されている。第2配線14およびビア15は、一体をなしている。
図2A〜2Gは、本発明の一実施形態に係る半導体装置の製造方法における各工程を順に示す模式的な断面図である。
図2Aに示すように、第1バリア膜4および第1配線5が埋設された第1絶縁層2上に、CVD(Chemical Vapor Deposition:化学的気相成長)法により、拡散防止膜7、第1層間絶縁膜8、エッチングストッパ膜9および第2層間絶縁膜10がこの順に積層される。これにより、第1絶縁層2上に、第2絶縁層6が形成される。
その後、図2Bに示すように、第2絶縁層6に、第2溝11およびビアホール12が形成される。具体的には、まず、第2絶縁層6上に、ビアホール12が形成されるべき部分を選択的に露出させる開口を有するマスク(図示せず)が形成される。そして、そのマスクを介して、第2層間絶縁膜10、エッチングストッパ膜9および第1層間絶縁膜8がドライエッチングされる。このとき、適当なタイミングで反応ガス(エッチャント)を切り換えることにより、第2層間絶縁膜10、エッチングストッパ膜9および第1層間絶縁膜8が連続的にエッチングされる。次に、第2絶縁層6上からマスクが除去された後、第2絶縁層6上に、第2溝11が形成されるべき部分を選択的に露出させる開口を有する新たなマスク(図示せず)が形成される。そして、そのマスクを介して、第2層間絶縁膜10がドライエッチングされる。その後、拡散防止膜7およびエッチングストッパ膜9の露出した部分が除去されることにより、第2溝11およびビアホール12が形成される。
次いで、図2Cに示すように、CuターゲットおよびMnターゲットを用いた2元スパッタ法により、第2溝11およびビアホール12の内面を含む第2絶縁層6の表面全域、ならびに第1配線5におけるビアホール12を介して露出する部分に、CuおよびMnを含む合金材料からなる合金膜18が被着される。
具体的には、CuターゲットおよびMnターゲットに同時にイオン化された希ガス元素(たとえば、アルゴンガス)を衝突させることにより、第2溝11およびビアホール12の内面を含む第2絶縁層6の表面全域、ならびに第1配線5におけるビアホール12を介して露出する部分上に、CuおよびMnからなる膜が成膜される。このとき、成膜が進むにつれて、Cuターゲットに対する希ガス元素の衝突エネルギーが増加され、Mnターゲットに対する希ガス元素の衝突エネルギーが減少される。
これにより、図3に示すようなMn濃度のプロファイルを有する合金膜18が形成される。すなわち、合金膜18のMn濃度は、第2絶縁層6(第2溝11の内面およびビアホール12の側面)に接する部分が最も高く(たとえば、10at%)、表層側ほど(表面に近づくにつれて)減少し、最表層部分が最も低く(たとえば、1at%)なっている。
その後、図2Dに示すように、スパッタ法により、合金膜18の表面全域を被覆するように、Cuを主成分とする金属材料からなるシード膜19が形成される。
次いで、図2Eに示すように、めっき法により、シード膜19上に、Cuからなるめっき層20が形成される。このめっき層20は、ビアホール12および第2溝11を埋め尽くす厚さに形成される。
その後、熱処理によって、合金膜18中のMnが第2絶縁層6中のSiおよびOと結合する。その結果、図2Fに示すように、第2溝11およびビアホール12の各内面上に、MnSiOからなる第2バリア膜13が形成される。このとき、合金膜18中のMnの一部は、めっき層20中を移動し、めっき層20の表面に析出する。合金膜18は、第2バリア膜13の形成に伴って消失する。
次いで、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、めっき層20および第2バリア膜13が研磨される。この研磨は、めっき層20および第2バリア膜13における第2溝11外に形成されている不要部分がすべて除去されて、第2絶縁層6(第2層間絶縁膜10)が露出し、その第2絶縁層6の露出した表面と第2溝11内のめっき層20の表面とが面一になるまで続けられる。これにより、第2配線14が形成され、図1に示す半導体装置1が得られる。
CuおよびMnを含む合金材料は、Mn濃度が高いほど、SiおよびOを含む絶縁材料に対する密着性が高い。そのため、第2溝11の内面に接する部分のMn濃度が高い合金膜18は、第2溝11の側面上での厚さが小さくても、第2溝11の側面に対する密着性が高い。したがって、第2溝11の側面上での合金膜18の膜剥がれを防止することができる。そして、合金膜18における第2溝11の内面に接する部分のMn濃度が高い分、合金膜18における表層部分のMn濃度が低いので、一様なMn濃度を有するCuおよびMnを含む合金からなる膜をその合金膜18と同じ厚さに形成した場合と比較して、合金膜18の全体に含まれるMnの量は同一または低減する。したがって、第2バリア膜13の形成に寄与しない余分なMnの量の増加を防止することができ、シード膜19およびめっき層20中のMnの残留量の増加を防止することができる。よって、シード膜19およびめっき層20(第2配線14)中のMnの残留量の増加を生じることなく、第2溝11の側面上における合金膜18の膜剥がれの発生を防止することができる。
なお、第1バリア膜4および第1配線5の形成手法については、その説明を省略したが、第1バリア膜4および第1配線5は、第2バリア膜13および第2配線14の形成手法と同様な手法で形成することができる。すなわち、フォトリソグラフィおよびエッチングにより、第1絶縁層2にその表面から掘り下がった形状の第1溝3が形成された後、スパッタ法により、CuおよびMnを含む合金材料からなる合金膜が第1溝3の側面および底面に被着される。この合金膜は、第1溝3の内面に接する部分のMn濃度が最も高く、表層側ほど(表面に近づくにつれて)減少し、最表層部分のMn濃度が最も低くなるように形成される。次いで、スパッタ法により、合金膜上にCuを主成分とする金属材料からなるシード膜が形成される。その後、めっき法により、シード膜上にCuからなるめっき層が形成される。そして、熱処理の後、CMP法により、そのめっき層の不要部分(第1溝3外の部分)が除去される。これにより、第1溝3内に、第1バリア膜4および第1配線5が得られる。
図4は、CuターゲットおよびMnターゲットを用いた2元スパッタ法とは別の方法により形成される合金膜の構造を示す模式的な断面図である。
合金膜18は、CuターゲットおよびMnターゲットを用いた2元スパッタ法以外に、たとえば、Mn濃度が互いに異なる複数のCuMn合金ターゲットを用いたスパッタ法により形成することもできる。具体的には、Mn濃度の高いCuMn合金ターゲットから順にスパッタリングに用いて、各CuMn合金ターゲットにイオン化された希ガス元素を衝突させることにより、第2溝11およびビアホール12の内面を含む第2絶縁層6の表面全域、ならびに第1配線5におけるビアホール12を介して露出する部分上に、Mn濃度が互いに異なる複数のCuおよびMnを含む合金材料からなる膜を順に成膜することができる。
この方法により形成される合金膜18は、Mn濃度が表面側ほど低くなるように段階的に変化する。たとえば、2種類のCuMn合金ターゲットを用いた場合、図4に示すように、合金膜18は、第2溝11の内面側にMn濃度が相対的に高い高濃度層30と、その高濃度層20上にMn濃度が相対的に低い低濃度層31とを有する。
たとえば、高濃度層30が10at%のMn濃度および30nmの厚さを有し、低濃度層31が1at%のMn濃度および60nmの厚さを有する場合、合金膜18の全体に含まれるMnの量は、4at%の一様なMn濃度を有するCuおよびMnを含む合金材料からなる膜を90nmの厚さ(合金膜18と同じ厚さ)に形成した場合と同じである。
よって、シード膜19およびめっき層20(第2配線14)中のMnの残留量の増加を生じることなく、第2溝11の側面上における合金膜18の膜剥がれの発生を防止することができる。
合金膜18は、Mn濃度の異なるCuおよびMnを含む合金材料からなる合金膜が、第2絶縁層6側からMn濃度の高い順に3層以上積層された構造であってもよい。
拡散防止膜7は、SiCおよびSiCNを積層した構造を有しているとした。しかし、拡散防止膜7は、が、Cuの拡散に対するバリア性を有していればよく、たとえば、SiCのみからなる構造であってもよい。
第1層間絶縁膜8および第2層間絶縁膜10は、SiOからなるとした。しかし第1層間絶縁膜8および第2層間絶縁膜10の材料は、SiおよびOを含む絶縁性材料であればよく、その材料として、SiO以外に、たとえば、SiOC(炭素が添加された酸化シリコン)、またはSiOF(フッ素が添加された酸化シリコン)などを例示することができる。
また、本発明がCuを主成分とする金属材料からなる第1配線5および第2配線14を有する半導体装置の製造方法に適用された場合を例にとったが、本発明は、SiおよびOを含む絶縁層にCuを主成分とする金属材料からなる電極を有するキャパシタの製造方法に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
図1は、本発明に係る方法により製造される半導体装置の構造を示す模式的な断面図である。 図2Aは、本発明の一実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。 図2Bは、図2Aの次の工程を示す模式的な断面図である。 図2Cは、図2Bの次の工程を示す模式的な断面図である。 図2Dは、図2Cの次の工程を示す模式的な断面図である。 図2Eは、図2Dの次の工程を示す模式的な断面図である。 図2Fは、図2Eの次の工程を示す模式的な断面図である。 図2Cに示す工程で形成される合金膜のMn濃度のプロファイルを示すグラフである。 Mn濃度が互いに異なる複数のCuMn合金ターゲットを用いたスパッタ法により形成される合金膜の構造を示す模式的な断面図である。
符号の説明
1 半導体装置
2 第1絶縁層(絶縁層)
3 第1溝(溝)
4 第1バリア膜(バリア膜)
5 第1配線(Cu層)
6 第2絶縁層(絶縁層)
11 第2溝(溝)
13 第2バリア膜(バリア膜)
14 第2配線(Cu層)
18 合金膜
19 シード膜(Cu層)
20 めっき層(Cu層)

Claims (1)

  1. SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する溝形成工程と、
    スパッタ法により、前記溝の内面に接する部分のMn濃度が相対的に高く、表層部分のMn濃度が相対的に低くなるように、前記溝の内面にCuおよびMnを含む合金材料からなる合金膜を被着させる合金膜被着工程と、
    前記溝が埋め尽くされるように、前記合金膜上にCuを主成分とする金属材料からなるCu層を形成するCu層形成工程と、
    熱処理により、前記Cu層と前記絶縁層との間にMnSi(x,y,z:零よりも大きい数)からなるバリア膜を形成するバリア膜形成工程とを含む、半導体装置の製造方法。
JP2008214627A 2008-08-05 2008-08-22 半導体装置の製造方法 Pending JP2010050360A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008214627A JP2010050360A (ja) 2008-08-22 2008-08-22 半導体装置の製造方法
US12/535,665 US8039390B2 (en) 2008-08-05 2009-08-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008214627A JP2010050360A (ja) 2008-08-22 2008-08-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010050360A true JP2010050360A (ja) 2010-03-04

Family

ID=42067198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008214627A Pending JP2010050360A (ja) 2008-08-05 2008-08-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010050360A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug

Similar Documents

Publication Publication Date Title
JP4741965B2 (ja) 半導体装置およびその製造方法
US20080206981A1 (en) Semiconductor device and manufacturing method therefor
US8039390B2 (en) Method of manufacturing semiconductor device
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP2007208170A (ja) 半導体装置及びその製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP4878434B2 (ja) 半導体装置およびその製造方法
JP5613272B2 (ja) 半導体装置
JP2010040771A (ja) 半導体装置の製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP2007335578A (ja) 半導体装置及びその製造方法
JP2010050360A (ja) 半導体装置の製造方法
JP2010040772A (ja) 半導体装置の製造方法
JP2010080606A (ja) 半導体装置の製造方法
JP5016286B2 (ja) 半導体装置および半導体装置の製造方法
JP2009027048A (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP5288734B2 (ja) 半導体装置およびその製造方法
JP2004172337A (ja) 半導体装置およびその製造方法
JP5424551B2 (ja) 半導体装置
JP2007194566A (ja) 半導体装置およびその製造方法
JP2003209166A (ja) 半導体装置及びその製造方法
JP2010073736A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20100630

Free format text: JAPANESE INTERMEDIATE CODE: A7424