JP2003209166A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003209166A JP2003209166A JP2002008714A JP2002008714A JP2003209166A JP 2003209166 A JP2003209166 A JP 2003209166A JP 2002008714 A JP2002008714 A JP 2002008714A JP 2002008714 A JP2002008714 A JP 2002008714A JP 2003209166 A JP2003209166 A JP 2003209166A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- region
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】集積回路を構成する埋め込みＣｕ配線材料によ
る微細な多層配線で高信頼性の接続配線構造を有する半
導体装置及びその製造方法を提供する。 【解決手段】多層配線における層間の絶縁膜１０（１０
１，１０２）中にバリアメタル１１の被覆及び上部の拡
散バリア層形成を伴うＣｕを主成分としたＣｕ配線部材
１２が埋め込み形成されている。層間の絶縁膜１０とし
ては、大部分を構成する第１絶縁膜１０１と、この第１
絶縁膜１０１に隣接してＣｕ配線部材１２の側壁を形成
する第２絶縁膜１０２が構成されている。この第１絶縁
膜１０１と第２絶縁膜１０２とはそれぞれエッチング選
択比が異なる。上層の配線層（図示せず）が第１絶縁膜
１０１のエッチングによりビアホールＶＨを介してＣｕ
配線部材１２と接続される場合、相当の合わせ余裕が見
込める。
る微細な多層配線で高信頼性の接続配線構造を有する半
導体装置及びその製造方法を提供する。 【解決手段】多層配線における層間の絶縁膜１０（１０
１，１０２）中にバリアメタル１１の被覆及び上部の拡
散バリア層形成を伴うＣｕを主成分としたＣｕ配線部材
１２が埋め込み形成されている。層間の絶縁膜１０とし
ては、大部分を構成する第１絶縁膜１０１と、この第１
絶縁膜１０１に隣接してＣｕ配線部材１２の側壁を形成
する第２絶縁膜１０２が構成されている。この第１絶縁
膜１０１と第２絶縁膜１０２とはそれぞれエッチング選
択比が異なる。上層の配線層（図示せず）が第１絶縁膜
１０１のエッチングによりビアホールＶＨを介してＣｕ
配線部材１２と接続される場合、相当の合わせ余裕が見
込める。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の多層
配線構造に係り、特にダマシン系の構造を利用した高集
積化、微細化、及び低抵抗、動作高速化に対応可能な半
導体装置及びその製造方法に関する。
配線構造に係り、特にダマシン系の構造を利用した高集
積化、微細化、及び低抵抗、動作高速化に対応可能な半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置では、近年の高集積
回路化、低電圧電源、動作高速化に対応可能な低抵抗の
Ｃｕ配線材料が使用される傾向にある。Ｃｕ配線材料に
よる加工は、配線材料の埋め込み及び化学的機械的研磨
（ＣＭＰ）技術を含むダマシン法などの利用が主流とな
っている。
回路化、低電圧電源、動作高速化に対応可能な低抵抗の
Ｃｕ配線材料が使用される傾向にある。Ｃｕ配線材料に
よる加工は、配線材料の埋め込み及び化学的機械的研磨
（ＣＭＰ）技術を含むダマシン法などの利用が主流とな
っている。
【０００３】例えば、リソグラフィ技術を用いて層間絶
縁膜を選択的に開口し、コンタクト領域を露出させる。
コンタクト領域と共に配線領域となる溝を形成してもよ
い。その後、コンタクト領域にＴｉ／ＴｉＮ積層、Ｔａ
Ｎ、ＷＮなどのバリアメタル材料をスパッタ法により被
覆する。
縁膜を選択的に開口し、コンタクト領域を露出させる。
コンタクト領域と共に配線領域となる溝を形成してもよ
い。その後、コンタクト領域にＴｉ／ＴｉＮ積層、Ｔａ
Ｎ、ＷＮなどのバリアメタル材料をスパッタ法により被
覆する。
【０００４】次に、Ｃｕ配線材料を埋め込む。これに
は、Ｃｕのシード層のスパッタ及び電解メッキ法による
Ｃｕの堆積が一般的である。これにより、コンタクト領
域及び配線領域となる溝（配線溝）を含む領域上にＣｕ
配線材料が堆積される。その後、化学的機械的研磨（Ｃ
ＭＰ）技術により、必要な配線部分のみにＣｕ配線材料
を埋め込んだ形に加工する。
は、Ｃｕのシード層のスパッタ及び電解メッキ法による
Ｃｕの堆積が一般的である。これにより、コンタクト領
域及び配線領域となる溝（配線溝）を含む領域上にＣｕ
配線材料が堆積される。その後、化学的機械的研磨（Ｃ
ＭＰ）技術により、必要な配線部分のみにＣｕ配線材料
を埋め込んだ形に加工する。
【０００５】図１１は、上記構成に関する、従来のＣｕ
配線材料による多層配線形態を示す断面図である。下層
のＣｕ配線部材４１に上層のＣｕ配線部材４２がコンタ
クト領域を介して接続されている。各Ｃｕ配線部材は周
辺に下地として適当な厚みを有するバリアメタルＢＭが
被覆される。これにより、層間絶縁膜４０（４０２）や
コンタクト領域へのＣｕの拡散を防止している。
配線材料による多層配線形態を示す断面図である。下層
のＣｕ配線部材４１に上層のＣｕ配線部材４２がコンタ
クト領域を介して接続されている。各Ｃｕ配線部材は周
辺に下地として適当な厚みを有するバリアメタルＢＭが
被覆される。これにより、層間絶縁膜４０（４０２）や
コンタクト領域へのＣｕの拡散を防止している。
【０００６】また、配線溝４２１の形成には、層間絶縁
膜４０に対してエッチング選択比のとれるストッパ膜Ｅ
Ｓが形成される。これにより、配線溝４２１の底部を精
度良く形作る役割を果たす。例えば層間絶縁膜４０がシ
リコン酸化膜であれば、ストッパ膜ＥＳは例えばシリコ
ン窒化膜で構成される。
膜４０に対してエッチング選択比のとれるストッパ膜Ｅ
Ｓが形成される。これにより、配線溝４２１の底部を精
度良く形作る役割を果たす。例えば層間絶縁膜４０がシ
リコン酸化膜であれば、ストッパ膜ＥＳは例えばシリコ
ン窒化膜で構成される。
【０００７】さらに、上層とのコンタクト領域となるビ
ア・ホール４２２の形成以前に際し、やはり拡散バリア
層４１３がＣｕ配線部材４１上に設けられる。拡散バリ
ア層４１３は、上記例からいえば例えばシリコン窒化膜
である。これにより、次に積層される層間絶縁膜（シリ
コン酸化膜）４０２等へのＣｕの拡散を阻止している。
ア・ホール４２２の形成以前に際し、やはり拡散バリア
層４１３がＣｕ配線部材４１上に設けられる。拡散バリ
ア層４１３は、上記例からいえば例えばシリコン窒化膜
である。これにより、次に積層される層間絶縁膜（シリ
コン酸化膜）４０２等へのＣｕの拡散を阻止している。
【０００８】
【発明が解決しようとする課題】上記構成では、Ｃｕ配
線部材の下地として適当な厚みを有するバリアメタルＢ
Ｍを被覆し、コンタクト領域へのＣｕの拡散を防止して
いる。バリアメタル材料はＣｕ配線材料より高抵抗であ
るため、なるべく薄膜化されるのが現状である。
線部材の下地として適当な厚みを有するバリアメタルＢ
Ｍを被覆し、コンタクト領域へのＣｕの拡散を防止して
いる。バリアメタル材料はＣｕ配線材料より高抵抗であ
るため、なるべく薄膜化されるのが現状である。
【０００９】図１２は、図１１の構成における問題を示
す断面図である。図１１と同様箇所には同一の符号を付
す。微細化が進みコンタクト領域ＣＴＡは減少してい
る。フォトリソグラフィ工程の僅かな合わせずれによっ
てコンタクト領域ＣＴＡのエッチングの位置が一部外れ
る危険性が高い。図のようになると、過剰エッチングに
よるボイドの発生、バリアメタル不在によるＣｕ拡散
等、欠陥箇所の増大の懸念があり、隣接配線とのショー
トを招く恐れがある。
す断面図である。図１１と同様箇所には同一の符号を付
す。微細化が進みコンタクト領域ＣＴＡは減少してい
る。フォトリソグラフィ工程の僅かな合わせずれによっ
てコンタクト領域ＣＴＡのエッチングの位置が一部外れ
る危険性が高い。図のようになると、過剰エッチングに
よるボイドの発生、バリアメタル不在によるＣｕ拡散
等、欠陥箇所の増大の懸念があり、隣接配線とのショー
トを招く恐れがある。
【００１０】本発明は上記のような事情を考慮してなさ
れたもので、集積回路を構成する埋め込みＣｕ配線材料
による微細な多層配線で高信頼性の接続配線構造を有す
る半導体装置及びその製造方法を提供しようとするもの
である。
れたもので、集積回路を構成する埋め込みＣｕ配線材料
による微細な多層配線で高信頼性の接続配線構造を有す
る半導体装置及びその製造方法を提供しようとするもの
である。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、所定の金属配線部材を配して多層配線が構成される
半導体装置であって、前記多層配線の層間の絶縁膜とし
て、大部分を構成する第１のエッチング選択比を有する
第１絶縁膜の他に少なくともこの第１絶縁膜に隣接して
前記金属配線部材どうしの接続領域縁部側壁を構成する
第２のエッチング選択比を有する第２絶縁膜を具備した
ことを特徴とする。
は、所定の金属配線部材を配して多層配線が構成される
半導体装置であって、前記多層配線の層間の絶縁膜とし
て、大部分を構成する第１のエッチング選択比を有する
第１絶縁膜の他に少なくともこの第１絶縁膜に隣接して
前記金属配線部材どうしの接続領域縁部側壁を構成する
第２のエッチング選択比を有する第２絶縁膜を具備した
ことを特徴とする。
【００１２】上記本発明に係る半導体装置によれば、金
属配線部材の接続領域縁部側壁には第１絶縁膜とはエッ
チング選択比の異なる第２絶縁膜が配される。これによ
り、金属配線部材の形成において、上層の配線層が第１
絶縁膜のエッチングによりビアホールを介して下層の配
線層と接続される場合、下層の配線層の縁部で第２絶縁
膜の厚さ分エッチングずれをカバーすることができる。
属配線部材の接続領域縁部側壁には第１絶縁膜とはエッ
チング選択比の異なる第２絶縁膜が配される。これによ
り、金属配線部材の形成において、上層の配線層が第１
絶縁膜のエッチングによりビアホールを介して下層の配
線層と接続される場合、下層の配線層の縁部で第２絶縁
膜の厚さ分エッチングずれをカバーすることができる。
【００１３】なお、上記第１絶縁膜、第２絶縁膜の関係
から、様々な組み合わせが考えられ、まず、第２絶縁膜
は窒化膜系または酸化膜系から選択されたものであるこ
とを特徴とする。また、第１絶縁膜の選択についても各
種応用が可能である。無機膜系、有機系低誘電率膜、無
機系低誘電率膜、多孔質低誘電率膜のいずれかが利用さ
れる。
から、様々な組み合わせが考えられ、まず、第２絶縁膜
は窒化膜系または酸化膜系から選択されたものであるこ
とを特徴とする。また、第１絶縁膜の選択についても各
種応用が可能である。無機膜系、有機系低誘電率膜、無
機系低誘電率膜、多孔質低誘電率膜のいずれかが利用さ
れる。
【００１４】また、前記第２絶縁膜と前記金属配線部材
の間の所定領域にバリアメタルが介在していることを特
徴とする。第２絶縁膜として、上記金属配線部材の拡散
防止能力が乏しいものを選んだ場合有効である。第２絶
縁膜に上記金属配線部材の拡散防止能力があってもバリ
アメタルを加えることによって第１絶縁膜への金属配線
部材の拡散を阻止する能力は向上する。
の間の所定領域にバリアメタルが介在していることを特
徴とする。第２絶縁膜として、上記金属配線部材の拡散
防止能力が乏しいものを選んだ場合有効である。第２絶
縁膜に上記金属配線部材の拡散防止能力があってもバリ
アメタルを加えることによって第１絶縁膜への金属配線
部材の拡散を阻止する能力は向上する。
【００１５】さらに好ましくは、上記金属配線部材どう
しの接続領域におけるビアコンタクト側壁以外の第２絶
縁膜と金属配線部材の間に設けられることを特徴とす
る。第２絶縁膜に上記金属配線部材の拡散防止能力があ
るものを選択した場合、バリアメタルの付加は接続面積
の狭いビアコンタクトに対し高抵抗化を招く。そこで、
ビアコンタクト側壁については上記金属配線部材の拡散
防止能力がある第２絶縁膜だけで十分として構成され
る。
しの接続領域におけるビアコンタクト側壁以外の第２絶
縁膜と金属配線部材の間に設けられることを特徴とす
る。第２絶縁膜に上記金属配線部材の拡散防止能力があ
るものを選択した場合、バリアメタルの付加は接続面積
の狭いビアコンタクトに対し高抵抗化を招く。そこで、
ビアコンタクト側壁については上記金属配線部材の拡散
防止能力がある第２絶縁膜だけで十分として構成され
る。
【００１６】本発明に係る半導体装置の製造方法は、所
定の金属配線部材を含んで回路配線が構成される半導体
装置の製造方法であって、少なくとも第１のエッチング
選択比を有する第１絶縁膜を選択的に除去し実質的な配
線領域より所定寸法だけ大きい余剰分を含んだ配線領域
を形成する工程と、前記配線領域内表面に少なくとも余
剰分を埋めるように第２のエッチング選択比を有する第
２絶縁膜を形成する工程と、前記第２絶縁膜を前記配線
領域の余剰分が含まれる側壁に残す異方性エッチング工
程と、前記配線領域を金属配線部材で埋め込み、配線構
造を現出させる工程と、を具備したことを特徴とする。
定の金属配線部材を含んで回路配線が構成される半導体
装置の製造方法であって、少なくとも第１のエッチング
選択比を有する第１絶縁膜を選択的に除去し実質的な配
線領域より所定寸法だけ大きい余剰分を含んだ配線領域
を形成する工程と、前記配線領域内表面に少なくとも余
剰分を埋めるように第２のエッチング選択比を有する第
２絶縁膜を形成する工程と、前記第２絶縁膜を前記配線
領域の余剰分が含まれる側壁に残す異方性エッチング工
程と、前記配線領域を金属配線部材で埋め込み、配線構
造を現出させる工程と、を具備したことを特徴とする。
【００１７】本発明に係る半導体装置の製造方法によれ
ば、余剰分を含んだ配線領域において、その余剰分を埋
めるように、すなわち実質的な配線領域を狭めずに第２
絶縁膜を設ける。これにより、金属配線部材の形成にお
いて、上層の配線層が第１絶縁膜のエッチングによりビ
アホールを介して下層の配線層と接続される場合、下層
の配線層の縁部で第２絶縁膜の厚さ分エッチングずれを
カバーすることができる。
ば、余剰分を含んだ配線領域において、その余剰分を埋
めるように、すなわち実質的な配線領域を狭めずに第２
絶縁膜を設ける。これにより、金属配線部材の形成にお
いて、上層の配線層が第１絶縁膜のエッチングによりビ
アホールを介して下層の配線層と接続される場合、下層
の配線層の縁部で第２絶縁膜の厚さ分エッチングずれを
カバーすることができる。
【００１８】また、前記配線領域を形成する工程におい
て、下層の導電領域へのホール形状の形成と共に配線溝
の形成を伴なうデュアル・ダマシン構造の形態がとられ
る所定領域を設けることを特徴とする。
て、下層の導電領域へのホール形状の形成と共に配線溝
の形成を伴なうデュアル・ダマシン構造の形態がとられ
る所定領域を設けることを特徴とする。
【００１９】また、前記配線領域を形成する工程におい
て、配線溝の形成を伴い、配線溝形成の前に、予め下層
の導電領域へのホール形状を形成しておき、前記配線溝
の形成工程において前記ホール形状が含まれるようにし
たデュアル・ダマシン構造の形態がとられる所定領域を
設けることを特徴とする。
て、配線溝の形成を伴い、配線溝形成の前に、予め下層
の導電領域へのホール形状を形成しておき、前記配線溝
の形成工程において前記ホール形状が含まれるようにし
たデュアル・ダマシン構造の形態がとられる所定領域を
設けることを特徴とする。
【００２０】また、前記配線領域を形成する工程におい
て、配線溝の形成を伴い、前記配線溝の形成工程の後
に、この配線溝内で下層の導電領域へのホール形状を形
成するようにしたデュアル・ダマシン構造の形態がとら
れる所定領域を設けることを特徴とする。
て、配線溝の形成を伴い、前記配線溝の形成工程の後
に、この配線溝内で下層の導電領域へのホール形状を形
成するようにしたデュアル・ダマシン構造の形態がとら
れる所定領域を設けることを特徴とする。
【００２１】各々上記したような配線領域を金属配線部
材で埋め込む前に予め前記第２絶縁膜上を含む所定領域
にバリアメタルを被覆する工程を具備することを特徴と
する。バリアメタルの被覆は接続面積の狭いホール形状
に対しては高抵抗化を招くので、第２絶縁膜がＣｕの拡
散防止能力を持つものであれば、必要以上に形成しない
ことも考えられる。そこで、前記配線領域を形成する工
程において、下層の導電領域へのホール形状の形成と配
線溝の形成を伴ない、この所定の配線領域形成後、金属
配線部材で埋め込む前に、前記ホール形状以外の前記配
線溝の領域にバリアメタルを被覆する工程を具備したこ
とを特徴とする。
材で埋め込む前に予め前記第２絶縁膜上を含む所定領域
にバリアメタルを被覆する工程を具備することを特徴と
する。バリアメタルの被覆は接続面積の狭いホール形状
に対しては高抵抗化を招くので、第２絶縁膜がＣｕの拡
散防止能力を持つものであれば、必要以上に形成しない
ことも考えられる。そこで、前記配線領域を形成する工
程において、下層の導電領域へのホール形状の形成と配
線溝の形成を伴ない、この所定の配線領域形成後、金属
配線部材で埋め込む前に、前記ホール形状以外の前記配
線溝の領域にバリアメタルを被覆する工程を具備したこ
とを特徴とする。
【００２２】
【発明の実施の形態】図１は、本発明の基本的実施形態
に係る半導体装置を示す断面図である。半導体基板に形
成される半導体集積回路内の多層配線を示している。多
層配線における層間の絶縁膜１０（１０１，１０２）中
にバリアメタル１１の被覆及び上部の拡散バリア層ＣＡ
Ｐ形成を伴うＣｕを主成分としたＣｕ配線部材１２が埋
め込み形成されている。
に係る半導体装置を示す断面図である。半導体基板に形
成される半導体集積回路内の多層配線を示している。多
層配線における層間の絶縁膜１０（１０１，１０２）中
にバリアメタル１１の被覆及び上部の拡散バリア層ＣＡ
Ｐ形成を伴うＣｕを主成分としたＣｕ配線部材１２が埋
め込み形成されている。
【００２３】層間の絶縁膜１０としては、大部分を構成
する第１絶縁膜１０１と、この第１絶縁膜１０１に隣接
してＣｕ配線部材１２の側壁を形成する第２絶縁膜１０
２が構成されている。この第１絶縁膜１０１と第２絶縁
膜１０２とはそれぞれエッチング選択比が異なる。
する第１絶縁膜１０１と、この第１絶縁膜１０１に隣接
してＣｕ配線部材１２の側壁を形成する第２絶縁膜１０
２が構成されている。この第１絶縁膜１０１と第２絶縁
膜１０２とはそれぞれエッチング選択比が異なる。
【００２４】上記構成によれば、多層配線によるＣｕ配
線部材の形成において、上層の配線層（図示せず）が第
１絶縁膜１０１のエッチングによりビアホールＶＨを介
してＣｕ配線部材１２と接続される場合、相当の合わせ
余裕が見込める。すなわち、Ｃｕ配線部材１１縁部での
第２絶縁膜１０２の厚さ分だけエッチングずれをカバー
することができる。
線部材の形成において、上層の配線層（図示せず）が第
１絶縁膜１０１のエッチングによりビアホールＶＨを介
してＣｕ配線部材１２と接続される場合、相当の合わせ
余裕が見込める。すなわち、Ｃｕ配線部材１１縁部での
第２絶縁膜１０２の厚さ分だけエッチングずれをカバー
することができる。
【００２５】上記第１絶縁膜１０１、第２絶縁膜１０２
の組合わせは様々考えられる。第２絶縁膜１０２が例え
ばシリコン窒化膜のような窒化膜系である場合、第１絶
縁膜１０１は、シリコン酸化膜のような通常の無機膜系
や、有機系低誘電率膜、無機系低誘電率膜（いわゆる有
機系、無機系のLow-k 膜）、膜中に空孔を導入した多孔
質低誘電率膜のいずれかの利用が考えられる。
の組合わせは様々考えられる。第２絶縁膜１０２が例え
ばシリコン窒化膜のような窒化膜系である場合、第１絶
縁膜１０１は、シリコン酸化膜のような通常の無機膜系
や、有機系低誘電率膜、無機系低誘電率膜（いわゆる有
機系、無機系のLow-k 膜）、膜中に空孔を導入した多孔
質低誘電率膜のいずれかの利用が考えられる。
【００２６】さらに、第２絶縁膜１０２としての窒化膜
系の膜がＣｕ配線部材１２の周辺を確実に覆う構成が整
っていれば、バリアメタル１１の形成を省略することが
可能である。あるいは、ＢＣＢ（Benzocyclobutene）膜
のようなＣｕの拡散速度が非常に遅い低誘電率膜を第１
絶縁膜１０１として使用することによっても、バリアメ
タル１１の形成省略が考えられる。このようなバリアメ
タル１１の形成省略は、特に接続面積の狭いビアホール
等においてはＣｕ配線部材のみの充填となり、低抵抗化
に寄与する。
系の膜がＣｕ配線部材１２の周辺を確実に覆う構成が整
っていれば、バリアメタル１１の形成を省略することが
可能である。あるいは、ＢＣＢ（Benzocyclobutene）膜
のようなＣｕの拡散速度が非常に遅い低誘電率膜を第１
絶縁膜１０１として使用することによっても、バリアメ
タル１１の形成省略が考えられる。このようなバリアメ
タル１１の形成省略は、特に接続面積の狭いビアホール
等においてはＣｕ配線部材のみの充填となり、低抵抗化
に寄与する。
【００２７】また、第２絶縁膜１０２が例えばシリコン
酸化膜のような酸化膜系である場合、第１絶縁膜１０１
は、有機系低誘電率膜、無機系低誘電率膜（いわゆる有
機系、無機系のLow-k 膜）、膜中に空孔を導入した多孔
質低誘電率膜のいずれかの利用が考えられる。
酸化膜のような酸化膜系である場合、第１絶縁膜１０１
は、有機系低誘電率膜、無機系低誘電率膜（いわゆる有
機系、無機系のLow-k 膜）、膜中に空孔を導入した多孔
質低誘電率膜のいずれかの利用が考えられる。
【００２８】さらに、ＢＣＢ（Benzocyclobutene）膜の
ようなＣｕの拡散速度が非常に遅い低誘電率膜を第１絶
縁膜１０１として使用すれば、バリアメタル１１の形成
省略が考えられる。これにより、特に接続面積の狭いビ
アホール等においてはＣｕ配線部材のみの充填となり、
低抵抗化に寄与する。
ようなＣｕの拡散速度が非常に遅い低誘電率膜を第１絶
縁膜１０１として使用すれば、バリアメタル１１の形成
省略が考えられる。これにより、特に接続面積の狭いビ
アホール等においてはＣｕ配線部材のみの充填となり、
低抵抗化に寄与する。
【００２９】図２〜図６は、それぞれ本発明の一実施形
態に係る半導体装置の製造方法の要部を工程順に示す断
面図である。また、図８〜図１０は、それぞれデュアル
ダマシン構造の形成例を示す要部の断面図である。
態に係る半導体装置の製造方法の要部を工程順に示す断
面図である。また、図８〜図１０は、それぞれデュアル
ダマシン構造の形成例を示す要部の断面図である。
【００３０】図２に示すように、半導体基板における集
積回路を構成する層間の絶縁膜（第１絶縁膜）２１下層
の所定領域にはコンタクト領域２３が構成されている。
コンタクト領域２３は配線層や拡散層が考えられる。
積回路を構成する層間の絶縁膜（第１絶縁膜）２１下層
の所定領域にはコンタクト領域２３が構成されている。
コンタクト領域２３は配線層や拡散層が考えられる。
【００３１】層間の絶縁膜（第１絶縁膜）２１は、代表
的な無機膜であるＣＶＤ法によるシリコン酸化膜（いわ
ゆるＴＥＯＳ酸化膜）や、低誘電率（Low-k ）膜で形成
される。例えば、塗布法による有機系低誘電率膜（シロ
キサン系、有機ポリマー（Ｓｉ−Ｏ基なし）、または多
孔質材料）の形成、あるいは、塗布法による無機系低誘
電率膜（Ｓｉ−Ｏ基を有するシロキサン系、または多孔
質材料）の形成、さらには、ＣＶＤ法によるＳｉＯＦ系
の膜などの形成が考えられる。
的な無機膜であるＣＶＤ法によるシリコン酸化膜（いわ
ゆるＴＥＯＳ酸化膜）や、低誘電率（Low-k ）膜で形成
される。例えば、塗布法による有機系低誘電率膜（シロ
キサン系、有機ポリマー（Ｓｉ−Ｏ基なし）、または多
孔質材料）の形成、あるいは、塗布法による無機系低誘
電率膜（Ｓｉ−Ｏ基を有するシロキサン系、または多孔
質材料）の形成、さらには、ＣＶＤ法によるＳｉＯＦ系
の膜などの形成が考えられる。
【００３２】上記層間の絶縁膜（第１絶縁膜）２１に対
し、コンタクト領域２３が露出するビアホール２４及び
これに繋がる配線溝２５を形成する。デュアルダマシン
構造とするため例えば図８〜図１０いずれかの周知の方
法が用いられる。
し、コンタクト領域２３が露出するビアホール２４及び
これに繋がる配線溝２５を形成する。デュアルダマシン
構造とするため例えば図８〜図１０いずれかの周知の方
法が用いられる。
【００３３】すなわち、図８のように予めエッチングス
トッパ膜ＥＳにビアホールとなる開口Ｈを形成しておく
自己整合方式、図９のように先にビアホールを形成して
おき配線溝の形成時にビアホール部を含ませる先ビア方
式、図１０のように先に配線溝を形成しておき配線溝内
でのビアホール形成を達成する先トレンチ方式のいずれ
かが利用される。
トッパ膜ＥＳにビアホールとなる開口Ｈを形成しておく
自己整合方式、図９のように先にビアホールを形成して
おき配線溝の形成時にビアホール部を含ませる先ビア方
式、図１０のように先に配線溝を形成しておき配線溝内
でのビアホール形成を達成する先トレンチ方式のいずれ
かが利用される。
【００３４】なお、図９の先ビア方式、図１０の先トレ
ンチ方式についてはエッチングストッパ膜ＥＳを形成し
ないことも考えられる。また、エッチングストッパ膜Ｅ
Ｓを省略した自己整合方式として、ダブルハードマスク
を使用する方法もある（図示せず）。これは、層間絶縁
膜上にビアホール用のマスク層と配線溝用のマスク層を
積層し、それぞれリソグラフィ技術を用いてパターニン
グする。このマスク２層の異なるエッチング選択比を利
用してビアホール及び配線溝を形成する。このようにエ
ッチングストッパ膜ＥＳを省略した形成も様々考えられ
るが、ここではエッチングストッパ膜ＥＳを介在させた
構造とする。
ンチ方式についてはエッチングストッパ膜ＥＳを形成し
ないことも考えられる。また、エッチングストッパ膜Ｅ
Ｓを省略した自己整合方式として、ダブルハードマスク
を使用する方法もある（図示せず）。これは、層間絶縁
膜上にビアホール用のマスク層と配線溝用のマスク層を
積層し、それぞれリソグラフィ技術を用いてパターニン
グする。このマスク２層の異なるエッチング選択比を利
用してビアホール及び配線溝を形成する。このようにエ
ッチングストッパ膜ＥＳを省略した形成も様々考えられ
るが、ここではエッチングストッパ膜ＥＳを介在させた
構造とする。
【００３５】上記のようなビアホール及びこれに繋がる
配線溝の形成に際し、フォトリソグラフィ技術の制御、
つまりレジストの寸法制御により実質的な配線領域より
１０〜２０％程寸法の大きな、余剰分を含んだ配線領域
を形成する。
配線溝の形成に際し、フォトリソグラフィ技術の制御、
つまりレジストの寸法制御により実質的な配線領域より
１０〜２０％程寸法の大きな、余剰分を含んだ配線領域
を形成する。
【００３６】次に、図３に示すように、プラズマＣＶＤ
（Chemical Vapor Deposition ）法により上記余剰分を
埋めるような絶縁膜（第２絶縁膜）２２を形成する。絶
縁膜２２は少なくとも絶縁膜２１とエッチング選択比が
取れるものとする。そこで、絶縁膜２２は、Ｃｕの拡散
防止能力に定評のあるシリコン窒化膜が代表的である
が、絶縁膜２１との組み合わせから、シリコン酸化膜を
採用することも可能である。
（Chemical Vapor Deposition ）法により上記余剰分を
埋めるような絶縁膜（第２絶縁膜）２２を形成する。絶
縁膜２２は少なくとも絶縁膜２１とエッチング選択比が
取れるものとする。そこで、絶縁膜２２は、Ｃｕの拡散
防止能力に定評のあるシリコン窒化膜が代表的である
が、絶縁膜２１との組み合わせから、シリコン酸化膜を
採用することも可能である。
【００３７】次に、図４に示すように、異方性エッチャ
ーを利用して異方性エッチングを実施し、少なくともコ
ンタクト領域２３の上部にある絶縁膜（第２絶縁膜）２
２を除去する。これにより、上記余剰分を埋める配線領
域の側壁を形成する。絶縁膜２２はエッチングストッパ
膜ＥＳと同じ物質でもよい。そのときは、エッチング時
間を制御して溝形状を崩さないようにする。図示しない
が、仮にコンタクト領域２３が例えばＣｕ配線であって
コンタクト領域２３上部に拡散防止用のキャップ層が存
在すれば、続いて除去する。
ーを利用して異方性エッチングを実施し、少なくともコ
ンタクト領域２３の上部にある絶縁膜（第２絶縁膜）２
２を除去する。これにより、上記余剰分を埋める配線領
域の側壁を形成する。絶縁膜２２はエッチングストッパ
膜ＥＳと同じ物質でもよい。そのときは、エッチング時
間を制御して溝形状を崩さないようにする。図示しない
が、仮にコンタクト領域２３が例えばＣｕ配線であって
コンタクト領域２３上部に拡散防止用のキャップ層が存
在すれば、続いて除去する。
【００３８】次に、図５に示すように、スパッタ法を用
いて配線領域内部にバリアメタルＢＭを被覆する。ここ
でのバリアメタルＢＭは例えばＴａＮ膜が代表的であ
る。また、ＴａＮ膜に限らず、スパッタ法によりＴａ，
ＴｉＮ，ＴｉＳｉＮ，ＴｉＷ，ＷＮ，ＷＴａ，ＴｉＮ，
ＴｉＷ，ＷＮのいずれかを含む膜またはこれらの積層を
採用してもよい。その他、絶縁膜２２の種類を考慮して
ＣＶＤ法によるＳｉＯＣ膜の採用、ＳｉＮ膜の採用など
も考えられる。また、仮に絶縁膜２２が窒化膜系などＣ
ｕの拡散防止能力に富み、Ｃｕ配線部材の周辺を確実に
覆う構成となり得るならば、バリアメタルＢＭの形成を
省略することも考えられる。
いて配線領域内部にバリアメタルＢＭを被覆する。ここ
でのバリアメタルＢＭは例えばＴａＮ膜が代表的であ
る。また、ＴａＮ膜に限らず、スパッタ法によりＴａ，
ＴｉＮ，ＴｉＳｉＮ，ＴｉＷ，ＷＮ，ＷＴａ，ＴｉＮ，
ＴｉＷ，ＷＮのいずれかを含む膜またはこれらの積層を
採用してもよい。その他、絶縁膜２２の種類を考慮して
ＣＶＤ法によるＳｉＯＣ膜の採用、ＳｉＮ膜の採用など
も考えられる。また、仮に絶縁膜２２が窒化膜系などＣ
ｕの拡散防止能力に富み、Ｃｕ配線部材の周辺を確実に
覆う構成となり得るならば、バリアメタルＢＭの形成を
省略することも考えられる。
【００３９】次に、上記配線領域にＣｕ配線部材２６を
埋め込む。例えば、Ｃｕのシード層のスパッタ及び電解
メッキ法によるＣｕの堆積が実施される。これにより、
コンタクト領域２３及び配線溝２５を含む配線領域上に
Ｃｕが堆積される。その後、化学的機械的研磨（ＣＭ
Ｐ）技術により、必要な配線部分のみにＣｕを埋め込ん
だ形に加工する。
埋め込む。例えば、Ｃｕのシード層のスパッタ及び電解
メッキ法によるＣｕの堆積が実施される。これにより、
コンタクト領域２３及び配線溝２５を含む配線領域上に
Ｃｕが堆積される。その後、化学的機械的研磨（ＣＭ
Ｐ）技術により、必要な配線部分のみにＣｕを埋め込ん
だ形に加工する。
【００４０】次に、図６に示すように、Ｃｕ配線部材２
６上部に拡散バリア層ＣＡＰ、例えばＳｉＮやＳｉＯＣ
の組成膜をＣＶＤ法により成膜する。拡散バリア層ＣＡ
Ｐはその他図示しないが、Ｃｕ配線部材２６自体を酸化
するなどしてＣｕ配線部材２６上部のみ酸化膜で覆う構
成も考えられる。
６上部に拡散バリア層ＣＡＰ、例えばＳｉＮやＳｉＯＣ
の組成膜をＣＶＤ法により成膜する。拡散バリア層ＣＡ
Ｐはその他図示しないが、Ｃｕ配線部材２６自体を酸化
するなどしてＣｕ配線部材２６上部のみ酸化膜で覆う構
成も考えられる。
【００４１】その後、Ｃｕ配線部材２６上の所定部を新
たなコンタクト領域２３とし、上述した図２〜図５に示
すのと同様な方法によって第１絶縁膜２１、ビアホール
２４及びこれに繋がる配線溝２５、第２絶縁膜２２、バ
リアメタルＢＭ（不要な構造も考えられる）、そしてＣ
ｕ配線部材２６の埋め込み形成を達成する。図示しない
が、このような方法を繰り返すことによって、Ｃｕ配線
による多層配線を実現する。
たなコンタクト領域２３とし、上述した図２〜図５に示
すのと同様な方法によって第１絶縁膜２１、ビアホール
２４及びこれに繋がる配線溝２５、第２絶縁膜２２、バ
リアメタルＢＭ（不要な構造も考えられる）、そしてＣ
ｕ配線部材２６の埋め込み形成を達成する。図示しない
が、このような方法を繰り返すことによって、Ｃｕ配線
による多層配線を実現する。
【００４２】上記実施形態の方法によれば、多層配線に
よるＣｕ配線部材（２６）の形成において、上層の配線
層が第１絶縁膜２１のエッチングによりビアホール２４
を介して下層のＣｕ配線部材（２６）と接続される場
合、相当の合わせ余裕が見込める。すなわち、Ｃｕ配線
部材２６縁部での第２絶縁膜２２の厚さ分だけエッチン
グずれをカバーすることができる。第２絶縁膜２２と拡
散バリア層ＣＡＰが同じ物質だとしてもエッチング終点
検出により信頼性は問題ない。かつ、第２絶縁膜２２は
余剰分（配線領域の外側）を埋めるだけなので実質的な
配線領域を狭めることはない。これにより、高信頼性の
Ｃｕ配線による多層配線が実現できる。
よるＣｕ配線部材（２６）の形成において、上層の配線
層が第１絶縁膜２１のエッチングによりビアホール２４
を介して下層のＣｕ配線部材（２６）と接続される場
合、相当の合わせ余裕が見込める。すなわち、Ｃｕ配線
部材２６縁部での第２絶縁膜２２の厚さ分だけエッチン
グずれをカバーすることができる。第２絶縁膜２２と拡
散バリア層ＣＡＰが同じ物質だとしてもエッチング終点
検出により信頼性は問題ない。かつ、第２絶縁膜２２は
余剰分（配線領域の外側）を埋めるだけなので実質的な
配線領域を狭めることはない。これにより、高信頼性の
Ｃｕ配線による多層配線が実現できる。
【００４３】図７は、上記図２〜図６に示した一実施形
態の方法におけるより好ましい半導体装置の製造方法の
要部を示す断面図である。上記実施形態と同様箇所には
同一の符号を付す。第２絶縁膜２２をＣｕ拡散防止能力
に定評のあるシリコン窒化膜としたうえで説明する。
態の方法におけるより好ましい半導体装置の製造方法の
要部を示す断面図である。上記実施形態と同様箇所には
同一の符号を付す。第２絶縁膜２２をＣｕ拡散防止能力
に定評のあるシリコン窒化膜としたうえで説明する。
【００４４】上述したような所定種類の層間の絶縁膜
（第１絶縁膜）２１に対し、例えば図８〜図１０のよう
な方法を利用して、実質的な配線領域より１０〜２０％
程寸法の大きな、余剰分を含んだ配線領域（ビアホール
２４及びこれに繋がる配線溝２５）を形成する。その
後、プラズマＣＶＤ法により上記余剰分を埋めるシリコ
ン窒化膜でなる第２絶縁膜２２を形成、異方性エッチン
グにより側壁を残留させる。
（第１絶縁膜）２１に対し、例えば図８〜図１０のよう
な方法を利用して、実質的な配線領域より１０〜２０％
程寸法の大きな、余剰分を含んだ配線領域（ビアホール
２４及びこれに繋がる配線溝２５）を形成する。その
後、プラズマＣＶＤ法により上記余剰分を埋めるシリコ
ン窒化膜でなる第２絶縁膜２２を形成、異方性エッチン
グにより側壁を残留させる。
【００４５】次に、このような配線領域内に対し、スパ
ッタ法によりバリアメタルＢＭを被覆する。ここではス
パッタ条件で、より狭い領域つまりビアホール２４内に
はバリアメタルＢＭが被覆されない。こうしてＣｕの充
填量が多く、かつ前の異方性エッチングで拡散防止能力
のある膜が薄くなった配線溝２５底部にバリアメタルＢ
Ｍが被覆される。その後、上記配線領域にＣｕ配線部材
２６を埋め込んだ形に加工する。
ッタ法によりバリアメタルＢＭを被覆する。ここではス
パッタ条件で、より狭い領域つまりビアホール２４内に
はバリアメタルＢＭが被覆されない。こうしてＣｕの充
填量が多く、かつ前の異方性エッチングで拡散防止能力
のある膜が薄くなった配線溝２５底部にバリアメタルＢ
Ｍが被覆される。その後、上記配線領域にＣｕ配線部材
２６を埋め込んだ形に加工する。
【００４６】上記実施形態の方法によっても、多層配線
によるＣｕ配線部材の形成において、上層の配線層が同
様に繰り返し形成される。これにより、絶縁膜２１のエ
ッチングによりビアホールＶＨを介してＣｕ配線部材２
６と接続される場合、Ｃｕ配線部材２６縁部での絶縁膜
２２の厚さ分だけエッチングずれをカバーすることがで
きる。
によるＣｕ配線部材の形成において、上層の配線層が同
様に繰り返し形成される。これにより、絶縁膜２１のエ
ッチングによりビアホールＶＨを介してＣｕ配線部材２
６と接続される場合、Ｃｕ配線部材２６縁部での絶縁膜
２２の厚さ分だけエッチングずれをカバーすることがで
きる。
【００４７】また、バリアメタルＢＭの被覆は接続面積
の狭いビアホール２４内に対しては高抵抗化を招くの
で、その形成を避ける構造となっている。これは絶縁膜
２２がＣｕの拡散防止能力を持つ構造に有用である。
の狭いビアホール２４内に対しては高抵抗化を招くの
で、その形成を避ける構造となっている。これは絶縁膜
２２がＣｕの拡散防止能力を持つ構造に有用である。
【００４８】その他、図示しないが、絶縁膜２１として
ＢＣＢ（Benzocyclobutene）膜のようなＣｕの拡散速度
が非常に遅い低誘電率膜を使用することによって、バリ
アメタルＢＭの形成省略が考えられる。あるいは、絶縁
膜２２をシリコン窒化膜からシリコン酸化膜に代えるこ
とも期待できる。
ＢＣＢ（Benzocyclobutene）膜のようなＣｕの拡散速度
が非常に遅い低誘電率膜を使用することによって、バリ
アメタルＢＭの形成省略が考えられる。あるいは、絶縁
膜２２をシリコン窒化膜からシリコン酸化膜に代えるこ
とも期待できる。
【００４９】なお、上記各実施形態及び方法では、多層
配線を構成する金属配線部材として、Ｃｕを主成分とし
たＣｕ配線部材が形成される構成を示したが、他の金属
配線部材を採用した場合にも本発明の適用が期待でき
る。Ｃｕ配線部材以外としては、例えばＡｕ，Ａｇ，Ａ
ｌ，Ｗ等様々な金属配線部材が考えられる。その際のバ
リアメタルは、その金属に効果的なものが適宜選択され
る。
配線を構成する金属配線部材として、Ｃｕを主成分とし
たＣｕ配線部材が形成される構成を示したが、他の金属
配線部材を採用した場合にも本発明の適用が期待でき
る。Ｃｕ配線部材以外としては、例えばＡｕ，Ａｇ，Ａ
ｌ，Ｗ等様々な金属配線部材が考えられる。その際のバ
リアメタルは、その金属に効果的なものが適宜選択され
る。
【００５０】
【発明の効果】以上説明したように本発明によれば、金
属配線部材の接続領域縁部側壁には第１絶縁膜とはエッ
チング選択比の異なる第２絶縁膜が配される。これによ
り、金属配線部材の形成において、上層の配線層が第１
絶縁膜のエッチングによりビアホールを介して下層の配
線層と接続される場合、下層の配線層の縁部で第２絶縁
膜の厚さ分エッチングずれをカバーすることができる。
この結果、集積回路を構成する埋め込み金属配線材料に
よる微細な多層配線で高信頼性の接続配線構造を有する
半導体装置及びその製造方法を提供することができる。
属配線部材の接続領域縁部側壁には第１絶縁膜とはエッ
チング選択比の異なる第２絶縁膜が配される。これによ
り、金属配線部材の形成において、上層の配線層が第１
絶縁膜のエッチングによりビアホールを介して下層の配
線層と接続される場合、下層の配線層の縁部で第２絶縁
膜の厚さ分エッチングずれをカバーすることができる。
この結果、集積回路を構成する埋め込み金属配線材料に
よる微細な多層配線で高信頼性の接続配線構造を有する
半導体装置及びその製造方法を提供することができる。
【図１】本発明の基本的実施形態に係る半導体装置を示
す断面図である。
す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方
法の要部を示す第１の断面図である。
法の要部を示す第１の断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方
法の要部を示す図２に続く第２の断面図である。
法の要部を示す図２に続く第２の断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方
法の要部を示す図３に続く第３の断面図である。
法の要部を示す図３に続く第３の断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方
法の要部を示す図４に続く第４の断面図である。
法の要部を示す図４に続く第４の断面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方
法の要部を示す図５に続く第５の断面図である。
法の要部を示す図５に続く第５の断面図である。
【図７】図２〜図６に示した一実施形態の方法における
より好ましい半導体装置の製造方法の要部を示す断面図
である。
より好ましい半導体装置の製造方法の要部を示す断面図
である。
【図８】デュアルダマシン構造の形成例の第１例を示す
要部の断面図である。
要部の断面図である。
【図９】デュアルダマシン構造の形成例の第２例を示す
要部の断面図である。
要部の断面図である。
【図１０】デュアルダマシン構造の形成例の第３例を示
す要部の断面図である。
す要部の断面図である。
【図１１】従来のＣｕ配線材料による多層配線形態を示
す断面図である。
す断面図である。
【図１２】図１１の構成における問題を示す断面図であ
る。
る。
１０（１０１，１０２），２１，４０（４０１，４０
２）…層間の絶縁膜 １０１，２１…第１絶縁膜 １０２，２２…第２絶縁膜 １１…バリアメタル １２，２６，４１，４２…Ｃｕ配線部材 ２１，２２…絶縁膜 ２３，ＣＴＡ…コンタクト領域 ２４，ＶＨ…ビアホール ２５，４２１…配線溝 ＢＭ…バリアメタル ＣＡＰ，４１３…拡散バリア層 ＥＳ…エッチングストッパ膜 Ｈ…開口
２）…層間の絶縁膜 １０１，２１…第１絶縁膜 １０２，２２…第２絶縁膜 １１…バリアメタル １２，２６，４１，４２…Ｃｕ配線部材 ２１，２２…絶縁膜 ２３，ＣＴＡ…コンタクト領域 ２４，ＶＨ…ビアホール ２５，４２１…配線溝 ＢＭ…バリアメタル ＣＡＰ，４１３…拡散バリア層 ＥＳ…エッチングストッパ膜 Ｈ…開口
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH08 HH11 HH13 HH14 HH19
HH21 HH22 HH23 HH27 HH32
HH33 HH34 JJ01 JJ08 JJ11
JJ13 JJ14 JJ19 JJ21 JJ22
JJ23 JJ27 JJ32 JJ33 JJ34
KK01 KK08 KK11 KK13 KK14
KK19 KK21 KK22 KK23 KK27
KK32 KK33 KK34 MM02 MM08
MM12 MM13 NN06 NN07 PP15
PP27 QQ09 QQ16 QQ25 QQ26
QQ35 QQ37 QQ48 RR04 RR06
RR09 RR11 RR21 RR23 RR25
RR29 SS04 SS11 SS22 TT07
TT08 XX01 XX09 XX15
Claims (14)
- 【請求項１】 所定の金属配線部材を配して多層配線が
構成される半導体装置であって、 前記多層配線の層間の絶縁膜として、大部分を構成する
第１のエッチング選択比を有する第１絶縁膜の他に少な
くともこの第１絶縁膜に隣接して前記金属配線部材どう
しの接続領域縁部側壁を構成する第２のエッチング選択
比を有する第２絶縁膜を具備したことを特徴とする半導
体装置。 - 【請求項２】 前記第２絶縁膜は窒化膜系または酸化膜
系から選択されたものであることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記第１絶縁膜は無機膜系であることを
特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記第１絶縁膜は有機系低誘電率膜であ
ることを特徴とする請求項１または２記載の半導体装
置。 - 【請求項５】 前記第１絶縁膜は無機系低誘電率膜であ
ることを特徴とする請求項１または２記載の半導体装
置。 - 【請求項６】 前記第１絶縁膜は膜中に空孔を導入した
多孔質低誘電率膜であることを特徴とする請求項１また
は２記載の半導体装置。 - 【請求項７】 前記第２絶縁膜と前記金属配線部材の間
の所定領域にバリアメタルが介在していることを特徴と
する請求項１〜６いずれか一つに記載の半導体装置。 - 【請求項８】 前記バリアメタルは、前記金属配線部材
どうしの接続領域におけるビアコンタクト側壁以外の前
記第２絶縁膜と前記金属配線部材の間に設けられること
を特徴とする請求項７記載の半導体装置。 - 【請求項９】 所定の金属配線部材を含んで回路配線が
構成される半導体装置の製造方法であって、 少なくとも第１のエッチング選択比を有する第１絶縁膜
を選択的に除去し実質的な配線領域より所定寸法だけ大
きい余剰分を含んだ配線領域を形成する工程と、 前記配線領域内表面に少なくとも余剰分を埋めるように
第２のエッチング選択比を有する第２絶縁膜を形成する
工程と、 前記第２絶縁膜を前記配線領域の余剰分が含まれる側壁
に残す異方性エッチング工程と、 前記配線領域を金属配線部材で埋め込み、配線構造を現
出させる工程と、を具備したことを特徴とする半導体装
置の製造方法。 - 【請求項１０】 前記配線領域を形成する工程におい
て、下層の導電領域へのホール形状の形成と共に配線溝
の形成を伴なうデュアル・ダマシン構造の形態がとられ
る所定領域を設けることを特徴とする請求項９記載の半
導体装置の製造方法。 - 【請求項１１】 前記配線領域を形成する工程におい
て、配線溝の形成を伴い、配線溝形成の前に、予め下層
の導電領域へのホール形状を形成しておき、前記配線溝
の形成工程において前記ホール形状が含まれるようにし
たデュアル・ダマシン構造の形態がとられる所定領域を
設けることを特徴とする請求項９記載の半導体装置の製
造方法。 - 【請求項１２】 前記配線領域を形成する工程におい
て、配線溝の形成を伴い、前記配線溝の形成工程の後
に、この配線溝内で下層の導電領域へのホール形状を形
成するようにしたデュアル・ダマシン構造の形態がとら
れる所定領域を設けることを特徴とする請求項９記載の
半導体装置の製造方法。 - 【請求項１３】 前記配線領域を形成する工程の後、前
記配線領域を前記金属配線部材で埋め込む前に予め前記
第２絶縁膜上を含む所定領域にバリアメタルを被覆する
工程を具備したことを特徴とする請求項９〜１２いずれ
か一つに記載の半導体装置の製造方法。 - 【請求項１４】 前記配線領域を形成する工程におい
て、下層の導電領域へのホール形状の形成と配線溝の形
成を伴ない、この所定の配線領域形成後、前記金属配線
部材で埋め込む前に、前記ホール形状以外の前記配線溝
の領域にバリアメタルを被覆する工程を具備したことを
特徴とする請求項９〜１２いずれか一つに記載の半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008714A JP2003209166A (ja) | 2002-01-17 | 2002-01-17 | 半導体装置及びその製造方法 |
| US10/345,890 US6818995B2 (en) | 2002-01-17 | 2003-01-16 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008714A JP2003209166A (ja) | 2002-01-17 | 2002-01-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209166A true JP2003209166A (ja) | 2003-07-25 |
Family
ID=27646902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002008714A Withdrawn JP2003209166A (ja) | 2002-01-17 | 2002-01-17 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6818995B2 (ja) |
| JP (1) | JP2003209166A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088003B2 (en) * | 2004-02-19 | 2006-08-08 | International Business Machines Corporation | Structures and methods for integration of ultralow-k dielectrics with improved reliability |
| KR20050114784A (ko) * | 2004-06-01 | 2005-12-07 | 동부아남반도체 주식회사 | 반도체 소자의 구리배선 형성방법 |
| JP2007053220A (ja) * | 2005-08-18 | 2007-03-01 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246430A (ja) * | 2001-02-21 | 2002-08-30 | Hitachi Ltd | 半導体装置の製造方法 |
| US6605540B2 (en) * | 2001-07-09 | 2003-08-12 | Texas Instruments Incorporated | Process for forming a dual damascene structure |
-
2002
- 2002-01-17 JP JP2002008714A patent/JP2003209166A/ja not_active Withdrawn
-
2003
- 2003-01-16 US US10/345,890 patent/US6818995B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030178640A1 (en) | 2003-09-25 |
| US6818995B2 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383920B1 (en) | Process of enclosing via for improved reliability in dual damascene interconnects | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US20090283912A1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| JP2007019187A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| US6514856B2 (en) | Method for forming multi-layered interconnect structure | |
| US6620727B2 (en) | Aluminum hardmask for dielectric etch | |
| US20070200237A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11317447A (ja) | 半導体装置およびその製造方法 | |
| US7666782B2 (en) | Wire structure and forming method of the same | |
| JP2007294625A (ja) | 半導体装置の製造方法 | |
| JP2004228111A (ja) | 半導体装置及びその製造方法 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JP5613272B2 (ja) | 半導体装置 | |
| JPH10261707A (ja) | 半導体装置の製造方法 | |
| US20070141842A1 (en) | Method of Manufacturing Semiconductor Device | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2003209166A (ja) | 半導体装置及びその製造方法 | |
| JP2012134422A (ja) | 半導体装置及びその製造方法 | |
| JP2008021862A (ja) | 半導体装置およびその製造方法 | |
| US6509257B1 (en) | Semiconductor device and process for making the same | |
| JP2006114724A (ja) | 半導体装置及びその製造方法 | |
| US20060226549A1 (en) | Semiconductor device and fabricating method thereof | |
| JP2007081284A (ja) | 半導体装置およびその製造方法 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| US20030183905A1 (en) | Interconnection structure and interconnection structure formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060922 |